JPH0675352B2

JPH0675352B2 - サブコード処理装置

Info

Publication number: JPH0675352B2
Application number: JP21358889A
Authority: JP
Inventors: 滋松井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-08-18
Filing date: 1989-08-18
Publication date: 1994-09-21
Anticipated expiration: 2009-09-21
Also published as: JPH0378182A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は回転ヘツド式デイジタルオーデイオテープレ
コーダ（以下、「Ｒ−DAT」という）のサブコード再生
装置に関する。

［従来の技術］Ｒ−DATにおいては、２個の磁気ヘツドで磁気テープの
長手方向に順次斜めにトラツクを形成するようにデータ
が記録されている。第４図は磁気テープの記録パターン
およびトラツク上の信号記録領域を示した図である。図
において、（31）は磁気テープ、矢印（32）は磁気テー
プ（31）の走行方向、矢印（33）は図示していない磁気
ヘツドの操作方向、（34）はオーデイオ信号が記録され
るPCM領域で、128ブロツクのデータで構成されている。
（35），（36）は曲番、経過時間等の付加情報（以下、
「サブコード」という）が記録されているサブコード領
域1,2でそれぞれ８ブロツクのデータで構成されてい
る。

第５図はPCM領域（34）およびサブコード領域（35），
（36）を構成している１つのブロツク内のデータ構成を
示した図で、１つのブロツクは全体で36バイトのデータ
で構成されており、先頭の第１バイトにはブロツク同期
信号が記録され、第２および第３バイトにはそれぞれ識
別信号（以下、「IDコード」という）（42），（43）が
記録され、第４バイトにはIDコード（42），（43）のパ
リテイチエツクデータ（44）が記録されで、IDコード
（42），（43）の信頼性向上のために使用される。

また、残りの第５〜第36バイト（45）には、サブコード
領域ならばサブコードデータが、PCM領域ならばオーデ
イオ信号が記録されている。なお、この発明は、サブコ
ードの再生に関するものであるので、以下、サブコード
についてさらに説明する。

サブコードデータには、曲内経過時間（p-time）、絶対
時間（A-time）等があり、これらはそれぞれ、８バイト
のデータで構成された１つのパツクを単位として記録さ
れている。第６図は１つのパツク内のデータの構成を示
す図で、先頭バイトD₀の内、上位４ビツトの斜線を施し
た部分には、当該パツクのデータ内容を識別するための
アイテムコードが記録されており、16種類のデータの識
別が可能である。また、D₆の後半４ビツトから大７バイ
トD₆まではパツクデータが記録されており、さらに、第
８バイトD₇にはで求まるパリテイが記録されており、このパリテイで、
そのパツクデータの信頼性チエツクが行なわれる。ま
た、各ブロツクには０から15までのブロツクアドレスが
付加されており、IDコード（43）に記録されている。

第７図は１トラツクのサブコード領域1,2に記録されて
いるサブコードデータを示した図で、2nおよび2n＋１
（ただし、ｎは０〜７の整数）のブロツクアドレスが付
加されている。

P₀〜P₇は８バイトからなるパツクを示し、パツクP₇には
サブコードデータの誤り訂正用の冗長符号が記録されて
いる。

したがつて、１トラツク分のサブコードデータ内には、
全体で８×７＝56パツク分のデータが記録可能であり、
上記のように、16種のアイテムコードにより識別される
ので、任意のパツクデータを任意回数多重記録される。

以上のようなフオーマツトで記録されたサブコードデー
タ（45）を再生する場合、アイテムコードにより所望の
パツクのデータを検索して出力する操作が行なわれる。

第８図はパツクデータ検索処理動作を行なうサブコード
出力装置のブロツク回路図で、（１）は磁気ヘツドで再
生した信号が入力される端子、（２）は復調回路、
（３）は８ビツトの入出力端子を有するメモリ、（４）
は各パツクのパリテイチエツク回路、（５）はセレク
タ、（６）は一致検出回路、（７）はメモリ制御回路、
（８）はアイテム指定コードの入力端子、（９）は再生
されたパツクデータの出力端子、（10）はシステム制御
用のマイクロコンピユータ（以下、「マイコン」とい
う）である。

次に動作について説明する。

端子（１）から入力された再生データは、８ビツト−10
ビツト変調がほどこされているので、復調回路（２）で
もとの8bitのデータに復調された後、メモリ（３）に書
き込まれる。このとき復調回路（２）からデータ書き込
み用クロツクおよびID情報（11）がメモリ制御回路
（７）へ入力され、メモリ制御回路（７）は、第３図に
示したメモリ（３）内のサブコードデータのアドレスマ
ツプの領域に、サブコード領域（35），（36）の全パツ
クのデータが、それぞれ所定のメモリアドレス領域に書
き込まれるように制御する。第３図は、メモリ（３）内
のメモリマツプを示しており、ｘアドレスがパツクP₀〜
P₇の位置およびパツク内の各バイトのデータが、第７図
の順に並ぶように設定されており、ｙアドレスが、ブロ
ツクアドレス０〜15に対応するように設定されている。
なお、破線で囲つた部分は、ｎ＝３に該当する６番目と
７番目のブロツクアドレスを示している。

つぎに、メモリ（３）に貯えられたサブコードデータに
対し、マイコン（10）からは、曲内経過時間、絶対時間
等の表示を行なうために、入力端子（８）を介して所望
のパツクを取り出すためのアイテム指定コード（12）が
出力される。メモリ制御回路（７）は、このアイテム指
定コード（12）がマイコン（10）より入力されたことを
検出すると、ｘ＝0,y＝０にメモリアドレスをリセツト
し、ｙ＝０のアドレスから順に矢印ｙの方向にアイテム
検索を開始し、ｙ＝15に達すると、ｘ＝８にして再びｙ
＝０から矢印ｙの方向に検索を行ない、以下、同様の検
索動作を繰返してｘ＝8n,y＝ｍ（ｎは０〜3,mは０〜15
の整数）のアドレスに相当するデータが検索される。こ
こで、ｘ＝8nのアドレスに相当するデータは、第６図お
よび第７図より各パツク内のデータの内の第１バイトD0
のデータであるため、検索されたデータの上位4bitであ
るアイテムコードと、アイテム指定コード（12）との一
致検出が一致検出回路（６）で行なわれる。メモリ制御
回路（９）はこの一致検出結果に基づき、一致した場合
には検索を中止し、一致しないときは検索を続行し、ｘ
＝24,y＝15の最終パツクまで検索しても一致なしのとき
は検索を停止する。

つぎに、マイコン（10）は、メモリ制御回路（７）がア
イテム検索に要する所定の時間（ウエイトタイム）待つ
た後、メモリ制御回路（７）に対してデータ出力用のク
ロツク（13）を送出する。メモリ制御回路（７）はクロ
ツク（13）を受け取ると、検索を中止したアドレス（ｘ
＝8n,y＝ｍ）のデータD₀を先頭にして以下順にｘアドレ
スを進め、１バイトずつ、第７バイト目までのパツクデ
ータD₆をマイコン（10）に転送するとともに、パリテイ
チエツク回路（４）にも入力する。パリテイチエツク回
路（４）では、入力順に、入力データDiについての演算を行う。その後、メモリ制御回路（７）より第８
バイト目のデータ（ｘ＝8n＋7,y＝ｍのアドレスのデー
タ）であるパツクパリテイD₈がパリテイチエツク回路
（４）に入力されると、このパリテイD₈と上記演算結果
の一致検出が一致検出回路（６）で行なわれ、一致した
ときは第７バイト目までのデータが正しいことを示すフ
ラグを第８バイト目のデータとしてマイコン（10）に転
送する。このとき、データとフラグの切り換えはメモリ
制御回路（７）からの選択信号（14）によりセレクタ
（５）で行なわれる。

マイコン（10）では、上記８バイト分のデータの内、最
後に送られてきたフラグがデータが正しいことを示す場
合のみ、第１バイト〜第７バイトまでのデータD₀〜D₆を
用いて時間表示等の動作を行う。

［発明が解決しようとする課題］サブコード再生装置は以上のように構成されているの
で、パツクパリテイチエツクの結果、データが正しくな
い場合には、マイコン（10）は、パリテイチエツクOKの
データが入力されるまで、その都度同一のアイテム指定
コード（12）を入力し、メモリ制御回路（７）に対して
検索動作を続行させる必要があつた。

また、メモリ制御回路（７）は、アイテム指定コードが
マイコン（10）より入力されたことを検出すると、ｘ＝
0,y＝０にメモリアドレスをリセツトし、ｙ＝０のアド
レスから順に矢印ｙの方向にアイテム検索を開始するの
で、第３図に示したように常にサブコード領域１から検
索を実行していた。

このため、磁気テープ（31）と磁気ヘツドの接触状況に
よつてサブコード領域１よりもサブコード領域２の方が
データの誤り率がよい場合、サブコード領域１から検索
するとパリテイチエツクOKのデータがなかなか得られな
い場合があつた。特に極端な場合には、サブコード領域
２に入つてからパリテイチエツクOKのデータが得られる
ため、メモリ制御回路（７）が検索動作に要する時間が
増大し、マイコン（10）のウエイトタイムが増加すると
いう問題があつた。

この発明は上記のような問題点を解決するためになされ
たもので、マイコンがアイテム指定コードを入力すれば
任意のメモリアドレス位置から任意の数だけアイテム検
索動作を行なわせられるように構成し、マイコンのウエ
イトタイムの短縮を図つたサブコード再生装置を得るこ
とを目的とする。

［課題を解決するための手段］この発明によるサブコード再生装置は、再生データから
復調されたパツクデータが書き込まれるメモリと、この
メモリより読み出したパツクデータ内のアイテムコード
とアイテム検索指令コードとの一致を検出するアイテム
コード一致検出回路と、上記アイテム検索指令コードが
入力されると上記メモリに書き込まれた各パツクデータ
のうち上記アイテムコードが書き込まれている領域のみ
を順次アクセスして上記アイテムコード一致検出回路の
検出結果が一致するまでのアクセスを続行し、一致した
ときにアクセスを中止してその一致したアイテムコード
が含まれているパツクデータをメモリより読み出すメモ
リ制御回路を備えたものであつて、このメモリ制御回路
のアドレス出力を制御し、任意のアイテムコードを含む
パツクデータのアドレスよりアイテム検索を開始させる
アドレス制御回路を備え、このアドレス制御回路はアイ
テム検索位置を指定するアイテム検索開始位置指定手段
と、上記メモリ制御回路で発生したアドレスと上記アイ
テム検索開始位置指定手段で発生した検索開始位置とを
加算する加算手段と、この加算手段の加算結果および上
記アイテム検索開始位置指定手段の出力結果に応動して
アドレス制御を行うアドレス制御手段とを備えたもので
ある。

［作用］アイテム検索開始位置指定手段によつて所定の上記アイ
テムコードが含まれるアドレスが指定され、加算手段に
よつてメモリ制御回路のアドレス出力とアイテム検索開
始位置指定手段で指定されたアドレスが加算されること
により、所定のアドレスから上記メモリがアクセスさ
れ、アドレス制御手段によつて上記所定のアドレスから
上記メモリをアクセスする順序が制御されることによ
り、所定のアドレスから所定の順序で上記アイテムコー
ドが含まれるアドレスがアクセスされる。

［発明の実施例］以下、この発明の一実施例を図について説明する。

第１図において、（15）はアドレス制御回路で、メモリ
制御回路（７）のアドレス出力（16），（17）を制御
し、任意のアドレスよりアイテム検索を開始させるよう
にするためのものであり、出力結果はｘアドレス（1
8）,yアドレス（19）としてメモリ（３）に入力され
る。このときのｘアドレス（18）,yアドレス（19）は第
３図に示したメモリマツプ上のアドレスを表わすものと
する。

第２図はこのアドレス制御回路（15）の構成を示したブ
ロツク回路図で、（202）はアイテム検索位置を示す情
報を入力する入力端子、（201）は上記検索位置情報を
処理するための入力回路、（203），（204）はｘアドレ
スおよびｙアドレスの検索開始位置を指定するためのｘ
アドレス指定回路およびｙアドレス指定回路で、以上で
アイテム検索開始位置指定手段（20）を構成する。（20
5），（206）はそれぞれメモリ制御回路（７）で発生し
たｘ方向のアドレス（16）およびｙ方向のアドレス（1
7）をＡ入力とし、ｘアドレス指定回路（203）およびｙ
アドレス指定回路（204）の出力をＢ入力とするMOD32加
算器およびMOD16加算器であり、加算手段（30）を構成
している。（207），（208）はそれぞれMOD32加算器（2
05）およびMOD16加算器（206）の出力結果に応動して、
アドレス制御を行うｘアドレス制御回路（207）および
ｙアドレス制御回路（208）であつてアドレス制御手段
（40）を構成している。

なお、ｘアドレス制御回路（207）の出力（18）と、ｙ
アドレス制御回路（208）の出力（19）は、それぞれメ
モリ（３）のｘアドレス入力とｙアドレス入力に接続さ
れている。

次に動作について説明する。

端子（１）から入力された再生データは、復調回路
（２）を介してメモリ（３）に書き込まれる。従来例と
同様に復調回路（２）からデータ書き込み用クロツク、
ID情報（11）がメモリ制御回路（７）に入力され、メモ
リ制御回路（７）に制御されて、第３図に示したように
サブコード領域1,2の全パツクのデータが所定のメモリ
アドレス領域に書き込まれる。

なお、この実施例は従来例と同様に第３図に示したメモ
リアドレスの配置がなされている例について説明する。
また、メモリ制御回路（７）がアイテム指定コードを入
力し、アイテム検索を行う際、これに応動してメモリ
（３）を制御するアドレス制御回路（15）の動作につい
てのみ説明をする。その他の部分については、従来例と
同様である。

以下、入力端子（202）より第３図に示したサブコード
領域２よりアイテム検索が行なわれる場合を例にとる
と、まず入力回路（201）に入力された情報は、ｘアド
レス指定回路（204）とｙアドレス指定回路（203）を動
作させる指令に変換される。ｘアドレス指定回路（20
4）は、入力回路（201）よりの指令が入力されるとサブ
コード領域２の先頭アドレスであるｘ＝０なるデータを
出力する。

同様に、ｙアドレス指定回路（203）は、サブコード領
域２の先頭アドレスであるｙ＝８なるデータを出力す
る。このとき、メモリ制御回路（７）はアイテム検索開
始時点において、ｘ＝0,y＝０を出力しているので、MOD
32加算器（205）では、加算結果がｘ＝０となり、MOD16
加算器（206）では加算結果がｙ＝８となる。これらの
加算結果はｘアドレス制御回路（207）、ｙアドレス制
御回路（208）を通過し、メモリ（３）にそのまま入力
され、ｘ＝0,y＝８なるサブコード領域２の先頭アドレ
スより検索が開始される。以下、メモリ制御回路（７）
は、まずｘアドレスを固定とし、ｙ＝０よりｙ＝15まで
変化するので、MOD32加算器（05）の加算結果はｘ＝０
のまま固定、MOD16加算器（206）の加算結果はｙ＝８よ
りｙ＝15まで変化すると、MOD16の加算のために、ｙ＝1
6→ｙ＝0,y＝17→ｙ＝1,…ｙ＝31→ｙ＝７と順次変化
し、サブコード領域２の次はサブコード領域１が検索さ
れるようになる。

次にメモリ制御回路（７）は、ｙ＝15となつたときｘ＝
８とし、再びｙ＝０よりｙ＝15まで変化するので、MOD3
2加算器（205）の加算結果はｘ＝８となり、MOD16加算
器（206）の加算結果はｙ＝８よりｙ＝15まで変化した
後、ｙ＝０よりｙ＝７まで変化する。

以下同様に、ｘアドレス制御回路（207）およびｙアド
レス制御回路（208）が制御動作を行なわない限り、ｘ
＝24,y＝７なるアドレスになるまでメモリ（３）におけ
る検索動作が続行される。ただし、上記の場合において
入力回路（201）の指令により、例えばｙアドレス制御
回路（208）MOD16加算器（206）の加算結果の内、最上
位ビツトを常に１とする操作を行なえば、メモリ（３）
に入力されるｙアドレスは、ｙ＝８からｙ＝15まで変化
すると、再びｙ＝８にもどり、サブコード領域２のみを
２回くり返して検索することもできる。

次にサブコード領域１から検索を開始するが、ｘアドレ
スの途中、すなわち第３図に示したP₂〜P₆のパツクから
検索させる場合について説明する。

例えばP₄から検索させる場合には以下のようになる。

このとき、入力回路（201）よりの指令でｘアドレス指
定回路（204）はｘ＝16なるアドレスを出力するので、M
OD32加算器（205）の加算結果は、メモリ制御回路
（７）の出力（16）がｘ＝０であるときｘ＝16となる。
ｙアドレス指定回路（203）はｙ＝０なるアドレスを出
力するので、MOD16加算器（206）の加算結果は、メモリ
制御回路（７）の出力（17）の通りに変化し、ｙ＝０か
らｙ＝15まで変化する。したがつて、メモリ（３）はｘ
＝16,y＝０〜15なる領域が検索される。

以下、順にメモリ制御回路（７）の出力（17）がｘ＝８
のとき、メモリ（３）ではｘ＝24となり、ｘ＝16のとき
ｘ＝０にもどり、ｘ＝24でｘ＝８となり、メモリ（３）
ではｘ＝8,y＝15となつたときに検索が中止される。

また、このときも入力回路（201）の指令により、ｘア
ドレス制御回路（207）が、MOD32加算器（205）の加算
結果の最上位ビツトを常に１とする操作を行なえば、メ
モリ（３）に入力されるｘアドレスはｘ＝16,x＝24のみ
選択される。以上のようにして、入力回路（201）より
の指令でｘアドレス指定回路（204）、ｙアドレス指定
回路（203）にｘアドレスの開始点、ｙアドレスの開始
点を発生させることにより任意のアドレス位置よりアイ
テム検索を行なわせることができる。

次に一致検出回路（６）にて所望のアイテムが検索さ
れ、一致検出がなされたとき、メモリ制御回路（７）は
ｙアドレスを固定とするので、メモリ（３）ではｙアド
レスが固定となり、このときｘアドレスはメモリ制御回
路（７）でｘ＝8n（ｎは０〜３の整数）よりｘ＝8n＋７
まで変化するので、メモリ（３）ではｘ＝［8n＋8m］MO
D32なるアドレスよりｘ＝［8n＋７＋8m］MOD32まで変化
する。（ただし、ｍは０〜３の整数で、ｘアドレス指定
回路（204）の値）である。

したがつて、アイテム一致が検出されたパツクのデータ
が順次メモリ（３）から読み出されるとともに、パリテ
イチエツク回路（４）にてパツクパリテイのチエツクが
行なわれる。

次にｘアドレス制御回路（207）およびｙアドレス制御
回路（208）の動作について説明する。MOD32加算器（20
5）およびMOD16加算器（206）の加算結果に対して、最
上位ビツトを１にする動作は上記で述べたが、この他に
入力回路（201）の指令によつてｙアドレス制御回路（2
08）についていえば、全ビツトを反転する動作も行なわ
れる。この場合、例えば、メモリ制御回路（７）がｙ＝
０を出力し、ｙアドレス指定回路（203）もｙ＝０を出
力しているときには、MOD16加算器（206）は０を出力す
るが、メモリ（３）に送られるｙアドレスはｙ＝15とな
る。次にメモリ制御回路（７）がｙ＝１を出力すると、
メモリ（３）のｙアドレスはｙ＝14となり、順次ｙ＝15
のときｙアドレスはｙ＝０となり、アイテム検索が行な
われる順序はｙ＝15からｙ＝０へと逆方向に進む。

また、ｘアドレス制御回路（207）については、入力回
路（201）の指令により、入力データがｘ＝０のときｘ
＝24,x＝８のときｘ＝16,x＝16のときｘ＝8,x＝24のと
きｘ＝０なるビツト変換を行う動作が行なわせることも
できる。したがつて、第３図のｘアドレスの矢印と逆方
向に検索を進ませることができる。

以上のようにして、入力端子（202）からアイテム検索
をスタートさせる位置および方向を示す情報を入力する
と、入力回路（201）の指令によつて第３図に示したメ
モリ（３）のメモリマツプ上を任意にアイテム検索させ
ることができ、サブコードデータを再生した場合、最も
誤り率の低い箇所、または所望のデータが存在する箇所
から検索を開始させることができる。

［発明の効果］この発明によるサブコード再生装置は、再生データから
復調されたパツクデータが書き込まれるメモリと、この
メモリより読み出したパツクデータ内のアイテムコード
とアイテム検索指令コードとの一致を検出するアイテム
コード一致検出回路と、上記アイテム検索指令コードが
入力されると上記メモリに書き込まれた各パツクデータ
のうち上記アイテムコードが書き込まれている領域のみ
を順次アクセスして上記一致検出回路の検出経過が一致
するまでのアクセスを続行し、一致したときにアクセス
を中止してその一致したアイテムコードガ含まれている
パツクデータをメモリより読み出すメモリ制御回路と、
このメモリ制御回路のアドレス出力を制御して任意のア
イテムコードを含むパツクデータのアドレスよりアイテ
ム検索を開始させるアドレス制御回路とを具備し、この
アドレス制御回路が、アイテム検索位置を指定するアイ
テム検索開始位置指定手段と、上記メモリ制御回路で発
生したアドレスと上記アイテム検索開始位置指定手段で
発生した検索開始位置とを加算する加算手段と、この加
算手段の加算結果および上記アイテム検索開始位置指定
手段の出力結果に応動してアドレス制御を行うアドレス
制御手段とで構成されたものであるから、アイテム検索
開始位置指定手段および加算手段によつて、任意のアイ
テムコードが含まれる上記パツクデータよりアイテム検
索を開始でき、アドレス制御手段によつてアイテム検索
を行う順序を変更することができるので、パツクデータ
中の最も誤り率の良い所または所望のアイテムコードを
もつパツクデータが存在する箇所から検索を始めること
ができ、所定のパツクデータをすばやく検索でき、しか
も、誤りの少ない信頼度の高いデータを得ることが可能
となり、所望のデータを得るまでのマイコンウエイトタ
イムを短縮することができるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロツク回路図、第２図
はこの実施例におけるアドレス制御回路の構成を示すブ
ロツク回路図、第３図はこの実施例および従来例におけ
るメモリ内のサブコードデータのアドレスマツプを示す
図、第４図はＲ−DATにおけるトラツクパターンおよび
信号記録領域を示す図、第５図は１ブロツク内のデータ
構成を示す図、第６図はサブコード領域を構成する１つ
のパツクデータの構成とアイテムコードの位置を示す
図、第７図は１つのトラツクに記録されるサブコード領
域1,2のパツク配置を示す図、第８図は従来のサブコー
ド再生装置のブロツク回路図である。（３）……メモリ、（４）……パリテイチエツク回路、
（５）……セレクタ、（６）……一致検出回路、（７）
……メモリ制御回路、（10）……マイクロコンピユー
タ、（15）……アドレス制御回路、（20）……アイテム
検索位置指定手段、（30）……加算手段、（40）……ア
ドレス制御手段、（201）……入力回路、（203）……ｙ
アドレス指定回路、（204）……ｘアドレス指定回路、
（205）……MOD32加算器、（206）……MOD16加算器、
（207）……ｘアドレス制御回路、（208）……ｙアドレ
ス制御回路。なお、各図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】テープの長手方向に対し斜めに形成された
トラツクの一部の領域に情報データとその情報データの
種別を示すアイテムコードと、当該情報データの誤り検
出用のパリテイチエツクデータとを含んだ複数個のデイ
ジタル信号からなるパツクデータが複数個記録された磁
気テープから複数個の回転ヘツドを用いて当該パツクデ
ータを再生するサブコード再生装置であつて、再生され
たパツクデータを記憶するメモリと、このメモリより読
み出したパツクデータ内のアイテムコードとアイテム検
索指令コードとの一致を検出するアイテムコード一致検
出回路と、上記アイテム検索指令コードが入力されると
上記メモリに書き込まれた各パツクデータのうち上記ア
イテムコードが書き込まれている領域のみを順次アクセ
スして上記一致検出回路の検出結果が一致するまでのア
クセスを続行し、一致したときにアクセスを中止として
その一致したアイテムコードが含まれているパツクデー
タを上記メモリより読み出すメモリ制御回路と、このメ
モリ制御回路のアドレス出力を制御して任意のアイテム
コードを含む上記パツクデータのアドレスよりアイテム
検索を開始させるアドレス制御回路とを具備し、このア
ドレス制御回路が、アイテム検索位置を指定するアイテ
ム検索開始位置指定手段と、上記メモリ制御回路で発生
したアドレスと上記アイテム検索開始位置指定手段で発
生した検索開始位置とを加算する加算手段と、この加算
手段の加算結果および上記アイテム検索開始位置指定手
段の出力結果に応動してアドレス制御を行うアドレス制
御手段で構成されてなることを特徴とするサブコード処
理装置。