JPH0670243A - Video switch circuit - Google Patents

Video switch circuit

Info

Publication number
JPH0670243A
JPH0670243A JP21806592A JP21806592A JPH0670243A JP H0670243 A JPH0670243 A JP H0670243A JP 21806592 A JP21806592 A JP 21806592A JP 21806592 A JP21806592 A JP 21806592A JP H0670243 A JPH0670243 A JP H0670243A
Authority
JP
Japan
Prior art keywords
transistor
output
current source
lower limit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21806592A
Other languages
Japanese (ja)
Inventor
Ryozo Furuya
良三 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21806592A priority Critical patent/JPH0670243A/en
Publication of JPH0670243A publication Critical patent/JPH0670243A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a video switch circuit provided with the limiter and clamper functions simple in configuration and less in signal deterioration. CONSTITUTION:An upper limit transistor TR Q7 and a lower limit TR Q9 are connected to a TR Q8 which takes out the selection output in an emitter follower structure. Thus the upper and lower limit levels of the selection output are limited. Then the output of the TR Q8 is compared with the clamp voltage V4 by an operational amplifier 1. The negative feedback control is applied to the current of a current source I2 based on the comparison output.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複数の入力ビデオ信号を
選択的に出力するビデオスイッチ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video switch circuit for selectively outputting a plurality of input video signals.

【0002】[0002]

【従来の技術】従来のビデオスイッチ回路の回路図が図
4に示されている。図4において、一方の入力ビデオ信
号AがトランジスタQ1のベースに、他方の入力ビデオ
信号BがトランジスタQ4のベースにそれぞれ導かれて
いる。切換えパルス1と切換えパルス2は選択的に入力
され、切換えパルス1が入力されると、トランジスタQ
2とトランジスタQ3がオンする一方、トランジスタQ5
とトランジスタQ6がオフするため、入力ビデオ信号A
のみがトランジスタQ8を介して出力される。反対に、
切換えパルス2が入力されると、トランジスタQ5とト
ランジスタQ6がオンする一方、トランジスタQ2とトラ
ンジスタQ3がオフするため、入力ビデオ信号Bのみが
トランジスタQ8を介して出力される。
2. Description of the Related Art A circuit diagram of a conventional video switch circuit is shown in FIG. In FIG. 4, one input video signal A is led to the base of the transistor Q 1 and the other input video signal B is led to the base of the transistor Q 4 . Switching pulse 1 and switching pulse 2 are selectively input, and when switching pulse 1 is input, transistor Q
2 and transistor Q 3 turn on, while transistor Q 5
And the transistor Q 6 turns off, the input video signal A
Only is output via transistor Q 8 . Conversely,
When the switching pulse 2 is input, the transistors Q 5 and Q 6 are turned on, while the transistors Q 2 and Q 3 are turned off, so that only the input video signal B is output via the transistor Q 8 .

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のビデオスイッチ回路は、単にビデオ信号を選択する
だけなので、選択されたビデオ信号にリミッター処理や
クランプ処理を行う場合にはビデオスイッチ回路の後に
図5に示すようなリミッター回路や図6に示すようなク
ランプ回路を別個に直列に接続していた。そのため、部
品点数が多く、又、信号の経路が長くなり信号劣化も大
きいという欠点があった。
However, the above-mentioned conventional video switch circuit merely selects a video signal. Therefore, when the limiter process or the clamp process is performed on the selected video signal, it is necessary to perform the process after the video switch circuit. The limiter circuit shown in FIG. 5 and the clamp circuit shown in FIG. 6 are separately connected in series. Therefore, there are disadvantages that the number of parts is large, the signal path is long, and the signal deterioration is large.

【0004】そこで、本発明はリミッター処理やクラン
プ処理の機能を付加し、回路の簡潔化を図ると共に信号
劣化を極力防止したビデオスイッチ回路を提供すること
を課題とする。
Therefore, it is an object of the present invention to provide a video switch circuit in which functions of limiter processing and clamp processing are added to simplify the circuit and prevent signal deterioration as much as possible.

【0005】[0005]

【課題を解決するための手段】上記課題を達成するため
の請求項1に係る発明のビデオスイッチ回路は、複数の
ビデオ入力信号を切換えパルスに応じて選択的に出力
し、この選択信号をエミッタフォロア構成のトランジス
タを介して出力し、前記トランジスタのベースにエミッ
タを接続し、ベースに上限レベル電圧が印加されて前記
トランジスタ出力の上限レベルを制限する上限用トラン
ジスタと、前記トランジスタとエミッタ結合し、ベース
に下限レベル電圧が印加されて前記トランジスタ出力の
下限レベルを制限する下限用トランジスタとを設けたも
のである。
According to a first aspect of the present invention, there is provided a video switch circuit for selectively outputting a plurality of video input signals in accordance with a switching pulse, and outputting the selection signals. Output through a follower transistor, an emitter is connected to the base of the transistor, and an upper limit transistor for limiting the upper limit level of the transistor output by applying an upper limit level voltage to the base, and the transistor is emitter-coupled. A lower limit transistor for limiting the lower limit level of the transistor output by applying a lower limit level voltage to the base is provided.

【0006】請求項2に係る発明のビデオスイッチ回路
は、複数のビデオ入力信号を切換えパルスに応じて選択
的に出力し、この選択出力を出力レベル調整用抵抗を介
して取り出す電流源を設け、前記出力レベル調整用抵抗
と前記電流源の共通接続点から取り出す出力とクランプ
電圧との偏差に応じて前記電流源の電流を負帰還制御す
るクランプ回路を設けたものである。
The video switch circuit of the invention according to claim 2 is provided with a current source for selectively outputting a plurality of video input signals in response to the switching pulse and for extracting the selected output via the output level adjusting resistor. A clamp circuit is provided to perform negative feedback control of the current of the current source according to the deviation between the clamp voltage and the output taken out from the common connection point of the output level adjusting resistor and the current source.

【0007】請求項3に係る発明のビデオスイッチ回路
は、複数のビデオ入力信号を切換えパルスに応じて選択
的に出力し、この選択出力を出力レベル調整用抵抗を介
して取り出す電流源を設け、前記出力レベル調整用抵抗
と前記電流源の共通接続点から取り出す選択出力をエミ
ッタフォロア構成のトランジスタを介して出力し、前記
トランジスタのベースにエミッタを接続し、ベースに上
限レベル電圧が印加されて前記トランジスタ出力の上限
レベルを制御する上限用トランジスタを設け、前記トラ
ンジスタとエミッタ結合し、ベースに下限レベル電圧が
印加されて前記トランジスタ出力の下限レベルを制限す
る下限用トランジスタを設け、前記トランジスタの出力
とクランプ電圧との偏差に応じて前記電流源の電流を負
帰還制御するクランプ回路を設けたものである。
The video switch circuit of the invention according to claim 3 is provided with a current source for selectively outputting a plurality of video input signals in response to the switching pulse and for extracting the selected output through the output level adjusting resistor. A selected output taken out from a common connection point of the output level adjusting resistor and the current source is output through a transistor of an emitter follower configuration, an emitter is connected to a base of the transistor, and an upper limit level voltage is applied to the base to output the selected output. An upper limit transistor for controlling the upper limit level of the transistor output is provided, an emitter coupling with the transistor is provided, and a lower limit transistor for limiting the lower limit level of the transistor output by applying a lower limit level voltage to the base is provided, and an output of the transistor is provided. A class for negative feedback controlling the current of the current source according to the deviation from the clamp voltage. It is provided with a flop circuit.

【0008】[0008]

【作用】請求項1に係る発明によれば、選択されたビデ
オ信号をエミッターフォロア構成のトランジスタに導
き、このトランジスタに接続された上限用トランジスタ
と下限用トランジスタによって選択ビデオ信号の上下限
レベルを制限する。
According to the first aspect of the invention, the selected video signal is guided to the transistor of the emitter follower structure, and the upper and lower limit levels of the selected video signal are limited by the upper limit transistor and the lower limit transistor connected to this transistor. To do.

【0009】請求項2に係る発明によれば、選択ビデオ
信号を取り出すための電流源自体を制御することによっ
て選択ビデオ信号をクランプ電圧にクランプする。
According to the second aspect of the present invention, the selected video signal is clamped to the clamp voltage by controlling the current source itself for extracting the selected video signal.

【0010】請求項3に係る発明によれば、選択された
ビデオ信号をエミッターフォロア構成のトランジスタに
導き、このトランジスタに接続された上限用トランジス
タと下限用トランジスタによって選択ビデオ信号の上下
限レベルを制限すると共に選択ビデオ信号を取り出すた
めの電流源自体を制御することによって選択ビデオ信号
をクランプ電圧にクランプする。
According to the third aspect of the present invention, the selected video signal is guided to the transistor having the emitter follower structure, and the upper and lower limit levels of the selected video signal are limited by the upper limit transistor and the lower limit transistor connected to this transistor. In addition, the selected video signal is clamped to the clamp voltage by controlling the current source itself for extracting the selected video signal.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1には本発明の第1実施例を示すリミッタ機能付
きのビデオスイッチ回路の回路図が示されている。図1
において、一方の入力ビデオ信号AはトランジスタQ1
のベースに、他方の入力ビデオ信号BはトランジスタQ
4のベースにそれぞれ導かれ、各トランジスタQ1,Q4
の出力はトランジスタQ3,Q6によってそれぞれ出力さ
れる。この各トランジスタQ3,Q6のオン・オフはトラ
ンジスタQ2,Q5によってそれぞれ制御され、この各ト
ランジスタQ2,Q5のベースに切換えパルス1,2がそ
れぞれ供給されている。この2つの切換えパルス1,2
は選択的に入力される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a video switch circuit with a limiter function showing a first embodiment of the present invention. Figure 1
, One input video signal A has a transistor Q 1
The other input video signal B to the base of the transistor Q
4 are respectively led to the bases of the respective transistors Q 1 and Q 4
Is output by transistors Q 3 and Q 6 , respectively. The on / off of each of the transistors Q 3 and Q 6 is controlled by the transistors Q 2 and Q 5 , respectively, and the switching pulses 1 and 2 are supplied to the bases of the transistors Q 2 and Q 5 , respectively. These two switching pulses 1 and 2
Is selectively input.

【0012】トランジスタQ3,Q6のエミッタ側はダイ
オードD1,D2を介して共に電流源I2に接続され、こ
の電流源I2より選択出力が取り出される。この電流源
2とダイオードD1,D2との共通接続点がエミッタフ
ォロア構成のトランジスタQ8のベースに接続され、選
択ビデオ信号がこのトランジスタQ8を介して出力され
る。
The emitter sides of the transistors Q 3 and Q 6 are both connected to the current source I 2 via the diodes D 1 and D 2, and the selective output is taken out from the current source I 2 . A common connection point between the current source I 2 and the diodes D 1 and D 2 is connected to the base of a transistor Q 8 having an emitter follower structure, and a selected video signal is output via this transistor Q 8 .

【0013】上限用トランジスタQ7はそのエミッタ側
がダイオードD3を介してトランジスタQ8のベースに接
続されると共にそのベースに上限レベル電圧V2が印加
されている。下限用トランジスタQ9はトランジスタQ8
とエミッタ結合され、そのベースに下限レベル電圧V3
が印加されている。尚、ダイオードD1,D2,D3は入
出力のバイアスを合せるためのものである。
The upper limit transistor Q 7 has its emitter side connected to the base of the transistor Q 8 via a diode D 3 and has an upper limit level voltage V 2 applied to its base. Lower limit transistor Q 9 is transistor Q 8
And emitter-coupled to the base of the lower limit level voltage V 3
Is being applied. The diodes D 1 , D 2 and D 3 are for matching the input and output biases.

【0014】上記構成において、切換えパルス1が入力
されると、トランジスタQ2,Q3がオンする一方、トラ
ンジスタQ5,Q6がオフして入力ビデオ信号Aのみがト
ランジスタQ8のベースに供給される。そして、このベ
ース電圧がV2+2Vbe(ベースエミッタ間電圧)より
大きくなると、上限用トランジスタQ7がオンするため
ベース電圧はV2+2Vbeより大きくならない。又、ベ
ース電圧がV3より小さくなると、下限用トランジスタ
9がオンする。
In the above structure, when the switching pulse 1 is input, the transistors Q 2 and Q 3 are turned on while the transistors Q 5 and Q 6 are turned off and only the input video signal A is supplied to the base of the transistor Q 8. To be done. When the base voltage becomes higher than V 2 + 2V be (base-emitter voltage), the upper limit transistor Q 7 is turned on, and the base voltage does not become higher than V 2 + 2V be . When the base voltage becomes lower than V 3 , the lower limit transistor Q 9 turns on.

【0015】従って、トランジスタQ8のエミッタ側に
は上限電圧V2+Vbe、下限電圧V3−Vbeでリミッター
のかけられたビデオ信号Aが出力される。
Therefore, the video signal A limited by the upper limit voltage V 2 + V be and the lower limit voltage V 3 -V be is output to the emitter side of the transistor Q 8 .

【0016】図2には本発明の第2実施例を示すクラン
プ機能付きのビデオスイッチ回路の回路図が示されてい
る。図2において、第1実施例と同一構成の箇所は図面
に同一符号を付してその説明を省略し、異なる構成のみ
を説明する。即ち、上限用トランジスタQ7、下限用ト
ランジスタQ9等は設けられておらず、電流源I2には出
力レベル調整用抵抗R2が直列に接続され、この出力レ
ベル調整用抵抗R2を介して電流源I2より選択出力を取
り出すよう構成されている。又、トランジスタQ8のエ
ミッタ側は演算増幅器1の+入力端子に接続されてい
る。この演算増幅器1の−入力端子にはクランプ電圧V
4が印加されている。演算増幅器1は両入力電圧の偏差
に応じた出力を電流源I2に供給し、電流源I2はこの出
力に反比例して電流量を制御する。演算増幅器1、電流
源I2等によってクランプ回路2を構成している。尚、
図中Cは積分用のコンデンサである。
FIG. 2 is a circuit diagram of a video switch circuit with a clamp function showing a second embodiment of the present invention. In FIG. 2, parts having the same configurations as those of the first embodiment are designated by the same reference numerals in the drawing, the description thereof will be omitted, and only different configurations will be described. That is, the upper limit for the transistor Q 7, are not provided lower transistor Q 9, etc., the current source I 2 the output level adjusting resistor R 2 connected in series, via the output level adjusting resistor R 2 The selected output is taken out from the current source I 2 . The emitter side of the transistor Q 8 is connected to the + input terminal of the operational amplifier 1. A clamp voltage V is applied to the-input terminal of the operational amplifier 1.
4 is being applied. The operational amplifier 1 supplies an output according to the deviation of both input voltages to the current source I 2 , and the current source I 2 controls the current amount in inverse proportion to this output. A clamp circuit 2 is configured by the operational amplifier 1, the current source I 2, and the like. still,
In the figure, C is a condenser for integration.

【0017】上記構成において、切換えパルス1が入力
されると、第1実施例と同様にしてビデオ信号Aがトラ
ンジスタQ8のベースに供給され、このビデオ信号Aが
トランジスタQ8を介して出力される。そして、ビデオ
信号Aとクランプ電圧V4との偏差に応じた出力を電流
源I2に供給して負帰還制御される。即ち、入力ビデオ
信号Aの直流レベルを0Vとすると、出力の直流レベル
DCは下記式のようになる。
In the above structure, when the switching pulse 1 is input, the video signal A is supplied to the base of the transistor Q 8 as in the first embodiment, and the video signal A is output via the transistor Q 8. It Then, an output corresponding to the deviation between the video signal A and the clamp voltage V 4 is supplied to the current source I 2 , and negative feedback control is performed. That is, assuming that the DC level of the input video signal A is 0V, the DC level DC of the output is given by the following equation.

【0018】 DC=−Vbe−R1・I1+Vbe+R2・I2−Vbe =−Vbe−R1・I1+R2・I2 上式でI2の値をコントロールして出力の直流レベルD
Cがクランプ電圧V4と等しくなるようループが閉じる
ため、出力がクランプ電圧V4にクランプされる。
[0018] DC = -V be -R 1 · I 1 + V be + R 2 · I 2 -V be = in -V be -R 1 · I 1 + R 2 · I 2 above expression to control the value of I 2 Output DC level D
Since C is closed is equal so that the loop and the clamp voltage V 4, the output is clamped to the clamp voltage V 4.

【0019】図3には本発明の第3実施例を示すリミッ
ター機能及びクランプ機能付きのビデオスイッチ回路の
回路図が示されている。図3において、第2実施例と同
一構成の箇所は図面に同一符号を付してその説明を省略
し、異なる構成のみを説明する。即ち、トランジスタQ
8には第1実施例と同様に上限用トランジスタQ7、下限
用トランジスタQ9等が付加されている。
FIG. 3 is a circuit diagram of a video switch circuit having a limiter function and a clamp function according to a third embodiment of the present invention. In FIG. 3, parts having the same configurations as those of the second embodiment are designated by the same reference numerals in the drawing, the description thereof will be omitted, and only different configurations will be described. That is, the transistor Q
The 8 upper transistor Q 7 as in the first embodiment, the lower limit for the transistor Q 9 and the like are added.

【0020】上記構成において、選択ビデオ信号A又は
Bは上限トランジスタQ7と下限トランジスタQ9によっ
てリミッターがかけられ、且つ、クランプ回路2によっ
てクランプ電圧V4にクランプされて出力される。
In the above structure, the selected video signal A or B is limited by the upper limit transistor Q 7 and the lower limit transistor Q 9 and clamped to the clamp voltage V 4 by the clamp circuit 2 and output.

【0021】尚、上記実施例1〜3によれば、2つの入
力ビデオ信号A,Bを選択するよう構成されているが、
トランジスタQ1,Q2,Q3等の組を追加することによ
って3つ以上の入力ビデオ信号を選択できるよう構成で
きる。
According to the first to third embodiments, the two input video signals A and B are selected.
It can be configured to allow selecting the three or more input video signal by adding a set of such transistors Q 1, Q 2, Q 3 .

【0022】[0022]

【発明の効果】以上述べたように請求項1によれば、エ
ミッターフォロア構成のトランジスタに上限用トランジ
スタと下限用トランジスタを接続してリミッター機能を
付加したので、回路の簡潔化が図れると共に信号劣化を
極力防止できるという効果を奏する。
As described above, according to the first aspect of the present invention, since the upper limit transistor and the lower limit transistor are connected to the transistor of the emitter follower structure and the limiter function is added, the circuit can be simplified and the signal deterioration can be achieved. The effect that can be prevented as much as possible.

【0023】また、請求項2によれば、選択ビデオ信号
を取り出すための電流源自体を制御することによってク
ランプ機能を付加したので、回路の簡潔化が図れると共
に信号劣化を極力防止できるという効果を奏する。
Further, according to the second aspect, since the clamp function is added by controlling the current source itself for extracting the selected video signal, it is possible to simplify the circuit and prevent the signal deterioration as much as possible. Play.

【0024】さらに、請求項3によれば、エミッターフ
ォロア構成のトランジスタに上限用トランジスタと下限
用トランジスタを接続してリミッター機能を付加すると
共に選択ビデオ信号を取り出すための電流源自体を制御
することによってクランプ機能を付加したので、回路の
簡潔化が図れると共に信号劣化を極力防止できるという
効果を奏する。
Further, according to claim 3, by connecting the upper limit transistor and the lower limit transistor to the transistor of the emitter follower structure to add a limiter function and controlling the current source itself for extracting the selected video signal. Since the clamp function is added, the circuit can be simplified and the signal deterioration can be prevented as much as possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】リミッター機能付きのビデオスイッチ回路図
(第1実施例)。
FIG. 1 is a video switch circuit diagram with a limiter function (first embodiment).

【図2】クランプ機能付きのビデオスイッチ回路図(第
2実施例)。
FIG. 2 is a video switch circuit diagram with a clamp function (second embodiment).

【図3】リミッター機能及びクランプ機能付きのビデオ
スイッチ回路図(第3実施例)。
FIG. 3 is a video switch circuit diagram with a limiter function and a clamp function (third embodiment).

【図4】ビデオスイッチ回路図(従来例)FIG. 4 Video switch circuit diagram (conventional example)

【図5】リミッター回路図(従来例)FIG. 5: Limiter circuit diagram (conventional example)

【図6】クランプ回路図(従来例)FIG. 6 is a clamp circuit diagram (conventional example).

【符号の説明】[Explanation of symbols]

7…上限用トランジスタ Q8…トランジスタ Q9…下限用トランジスタ V2…上限レベル電圧 V3…下限レベル電圧 I2…電流源 2…クランプ回路Q 7 ... upper transistor Q 8 ... transistors Q 9 ... lower transistor V 2 ... upper-level voltage V 3 ... lower level voltage I 2 ... current source 2 ... clamp circuit

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年1月12日[Submission date] January 12, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0016】図2には本発明の第2実施例を示すクラン
プ機能付きのビデオスイッチ回路の回路図が示されてい
る。図2において、第1実施例と同一構成の箇所は図面
に同一符号を付してその説明を省略し、異なる構成のみ
を説明する。即ち、上限用トランジスタQ、下限用タ
ランジスタQ等は設けられておらず、電流源Iには
出力レベル整用抵抗Rが直列に接続され、この出力レ
ベル調整用抵抗Rを介して電流源源Iより選択出力
を取り出すよう構成されている。又、トランジスタQ
のエミッタ側はスイッチSWを介して演算増幅器1の
入力端子に接続され、前記スイッチSWはクランプパル
スによりオンする。この演算増幅器1の入力端子には
クランプ電圧Vが印加されている。演算増幅器1は
抗R及びコンデンサCよりなるミラー積分回路であ
り、両入力電圧の偏差に応じた出力を電流源Iに供給
し、電流源Iはこの出力に反比例して電流量を制御す
る。演算増幅器1、電流源I等によってクランプ回路
2を構成している。
FIG. 2 is a circuit diagram of a video switch circuit with a clamp function showing a second embodiment of the present invention. In FIG. 2, parts having the same configurations as those of the first embodiment are designated by the same reference numerals in the drawing, the description thereof will be omitted, and only different configurations will be described. That is, the upper limit for the transistor Q 7, are not provided lower for Taranjisuta Q 9, etc., the current source I resistor R 2 output level settling for 2 are connected in series, via the output level adjusting resistor R 2 The selected output is taken out from the current source I 2 . Also, the transistor Q 8
The emitter side of the operational amplifier 1 through the switch SW of the -
Connected to the input terminal, the switch SW is a clamp pulse
Switch on. The clamp voltage V 4 is applied to the + input terminal of the operational amplifier 1. The operational amplifier 1 is resistance
It is a Miller integrating circuit consisting of anti-R 3 and capacitor C
Ri, and supplies an output corresponding to the deviation of both the input voltage to the current source I 2, the current source I 2 controls the amount of current in inverse proportion to the output. A clamp circuit 2 is configured by the operational amplifier 1, the current source I 2, and the like.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Name of item to be corrected] 0023

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0023】また、請求項2によれば、選択ビデオ信号
を取り出すための電流源自体を制御することによってク
ランプ機能を付加したので、回路の簡潔化が図れると共
に信号劣化を極力防止できるという効果を奏する。又負
帰還制御するクランプ回路によりトランジスタのVbe
のバラツキ、温特に強い回路となる
Further, according to the second aspect, since the clamp function is added by controlling the current source itself for extracting the selected video signal, it is possible to simplify the circuit and prevent the signal deterioration as much as possible. Play. Again negative
V be of the transistor by a clamp circuit for feedback control
Variation, temperature becomes a particularly strong circuit .

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0024[Name of item to be corrected] 0024

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0024】さらに、請求項3によれば、エミッターフ
ォロア構成のトランジスタに上限用トランジスタと下限
用トランジスタを接続してリミッター機能を付加すると
共に選択ビデオ信号を取り出すための電流源自体を制御
することによってクランプ機能を付加したので、回路の
簡潔化が図れると共に信号劣化を極力防止できるという
効果を奏する。又、負帰還制御するクランプ回路により
トランジスタのVbeのバラツキ、温特に強い回路とな
Further, according to claim 3, by connecting the upper limit transistor and the lower limit transistor to the transistor of the emitter follower structure to add a limiter function and controlling the current source itself for extracting the selected video signal. Since the clamp function is added, the circuit can be simplified and the signal deterioration can be prevented as much as possible. Also, with a clamp circuit that controls negative feedback
Variability of V be of the transistor, temperature becomes a particularly strong circuit.
It

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図2[Name of item to be corrected] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図2】 [Fig. 2]

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図3[Name of item to be corrected] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図3】 [Figure 3]

【手続補正6】[Procedure correction 6]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図6[Name of item to be corrected] Figure 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図6】 [Figure 6]

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のビデオ入力信号を切換えパルスに
応じて選択的に出力し、この選択信号をエミッタフォロ
ア構成のトランジスタを介して出力し、 前記トランジスタのベースにエミッタを接続し、ベース
に上限レベル電圧が印加されて前記トランジスタ出力の
上限レベルを制限する上限用トランジスタと、前記トラ
ンジスタとエミッタ結合し、ベースに下限レベル電圧が
印加されて前記トランジスタ出力の下限レベルを制限す
る下限用トランジスタとを設けたことを特徴とするビデ
オスイッチ回路。
1. A plurality of video input signals are selectively output according to a switching pulse, the selection signals are output via a transistor having an emitter follower structure, an emitter is connected to a base of the transistor, and an upper limit is applied to the base. An upper limit transistor for applying a level voltage to limit the upper limit level of the transistor output, and a lower limit transistor for emitter-coupled with the transistor and applying a lower limit level voltage to the base to limit the lower limit level of the transistor output. A video switch circuit characterized by being provided.
【請求項2】 複数のビデオ入力信号を切換えパルスに
応じて選択的に出力し、この選択出力を出力レベル調整
用抵抗を介して取り出す電流源を設け、前記出力レベル
調整用抵抗と前記電流源の共通接続点から取り出す出力
とクランプ電圧との偏差に応じて前記電流源の電流を負
帰還制御するクランプ回路を設けたことを特徴とするビ
デオスイッチ回路。
2. A current source for selectively outputting a plurality of video input signals in response to a switching pulse and extracting the selected output via an output level adjusting resistor, the output level adjusting resistor and the current source. The video switch circuit is provided with a clamp circuit for performing negative feedback control of the current of the current source according to a deviation between an output taken out from the common connection point and the clamp voltage.
【請求項3】 複数のビデオ入力信号を切換えパルスに
応じて選択的に出力し、この選択出力を出力レベル調整
用抵抗を介して取り出す電流源を設け、 前記出力レベル調整用抵抗と前記電流源の共通接続点か
ら取り出す選択出力をエミッタフォロア構成のトランジ
スタを介して出力し、 前記トランジスタのベースにエミッタを接続し、ベース
に上限レベル電圧が印加されて前記トランジスタ出力の
上限レベルを制御する上限用トランジスタを設け、 前記トランジスタとエミッタ結合し、ベースに下限レベ
ル電圧が印加されて前記トランジスタ出力の下限レベル
を制限する下限用トランジスタを設け、 前記トランジスタの出力とクランプ電圧との偏差に応じ
て前記電流源の電流を負帰還制御するクランプ回路を設
けたことを特徴とするビデオスイッチ回路。
3. A current source for selectively outputting a plurality of video input signals in response to a switching pulse and extracting the selected output via an output level adjusting resistor, the output level adjusting resistor and the current source. For outputting the selected output from the common connection point of the transistors through the transistor of the emitter follower configuration, connecting the emitter to the base of the transistor, and applying the upper limit level voltage to the base to control the upper limit level of the transistor output. A transistor is provided, which is emitter-coupled to the transistor and has a lower limit transistor that limits the lower limit level of the transistor output by applying a lower limit level voltage to the base, and the current depending on the deviation between the output of the transistor and the clamp voltage. Video featuring a clamp circuit for negative feedback control of the source current Switch circuit.
JP21806592A 1992-08-18 1992-08-18 Video switch circuit Pending JPH0670243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21806592A JPH0670243A (en) 1992-08-18 1992-08-18 Video switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21806592A JPH0670243A (en) 1992-08-18 1992-08-18 Video switch circuit

Publications (1)

Publication Number Publication Date
JPH0670243A true JPH0670243A (en) 1994-03-11

Family

ID=16714103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21806592A Pending JPH0670243A (en) 1992-08-18 1992-08-18 Video switch circuit

Country Status (1)

Country Link
JP (1) JPH0670243A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2296271A1 (en) * 2008-06-09 2011-03-16 Shimadzu Corporation Limiter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2296271A1 (en) * 2008-06-09 2011-03-16 Shimadzu Corporation Limiter circuit
EP2296271A4 (en) * 2008-06-09 2013-11-20 Shimadzu Corp Limiter circuit

Similar Documents

Publication Publication Date Title
US4475151A (en) Switching amplifier circuit
JP4014383B2 (en) High precision differential switched current source
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPH0670243A (en) Video switch circuit
US5157347A (en) Switching bridge amplifier
JPH01274220A (en) Method for limiting output current of current feeder and circuit apparatus therefor
JP2761807B2 (en) Signal processing device
US20020044002A1 (en) Mixer circuitry
JPH1155119A (en) Analog-to-digital converter
JP3103104B2 (en) Buffer circuit
JPH0918248A (en) High-voltage operational amplifier
JPS6234416A (en) Signal selecting circuit
JP2570877B2 (en) Clamp circuit with switch
EP0028229B1 (en) A balanced amplifier output stage
JP2885848B2 (en) Hysteresis circuit
US6211660B1 (en) MOS transistor output circuits using PMOS transistors
US5311298A (en) Chroma adjustment circuit
KR920004811Y1 (en) Compensation circuit of muti-external input signal
KR880010583A (en) Circuit device for signal connection
JPH0315844B2 (en)
JPH04127306A (en) Voltage stabilizer
JP3002553B2 (en) Analog switch circuit
JP2761806B2 (en) Signal processing device
JPS62208712A (en) Analog switch circuit
JPH07302125A (en) Voltage/current generating device