JPH0669932A - Preamble decoding reproduction system for repeater for lan - Google Patents

Preamble decoding reproduction system for repeater for lan

Info

Publication number
JPH0669932A
JPH0669932A JP4219870A JP21987092A JPH0669932A JP H0669932 A JPH0669932 A JP H0669932A JP 4219870 A JP4219870 A JP 4219870A JP 21987092 A JP21987092 A JP 21987092A JP H0669932 A JPH0669932 A JP H0669932A
Authority
JP
Japan
Prior art keywords
preamble
pattern
buffer memory
repeater device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4219870A
Other languages
Japanese (ja)
Inventor
Minoru Sekine
実 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4219870A priority Critical patent/JPH0669932A/en
Publication of JPH0669932A publication Critical patent/JPH0669932A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To implement communication with an efficient preamble length eliminating the need for setting of a preamble length longer in advance while expecting a preamble number lost in the repeater and not especially needing setting revision against extension or reduction of network configuration. CONSTITUTION:The system is provided with a buffer memory 8a buffering tentatively reception data from a medium 1a. A preamble is written in advance to the buffer memory 8a from a pattern generating section 6a via a selector 7a. On the other hand, when a border of a preamble pattern is detected from a frame 5a, a frame detection section 5a generates a selection signal to control continuously writing the reception data after the detected border just after the preamble pattern written in advance in the buffer memory 8a to control the selector 7a. Thus, the decoded frame with the preamble added automatically thereto is outputted to a medium 1b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はバス型ローカルエリアネ
ットワークのリピータ装置のプリアンブル復元再生方式
に関し、特にリタイミング機能を有するリピータ装置の
プリアンブル復元再生方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a preamble restoration / playback system for a repeater device of a bus type local area network, and more particularly to a preamble restoration / playback system for a repeater device having a retiming function.

【0002】[0002]

【従来の技術】従来、この種のバス型ローカルエリアネ
ットワーク(以下、LANと称す)は、リピータ装置が
リタイミング機能を有するときにリピータ装置のなかで
ビット損失を起こすことを見込み、リピータ装置段数分
だけプリアンブルの先頭が欠落しても十分残る長さのプ
リアンブル長を付加するのが一般的である。例えば、I
EEE802.3に規定されるようなCSMA/CD方
式、いわゆるEthernet系統のLANシステムで
は、衝突検出範囲の規定と関連してネットワークの構成
についてリピータ装置の段数や幹線の伝送路長などネッ
トワークの構成ルールが明確に規定されており、その制
限内で上述した設定が比較的容易に決定できる。
2. Description of the Related Art Conventionally, this type of bus-type local area network (hereinafter referred to as LAN) is expected to cause a bit loss in the repeater device when the repeater device has a retiming function. It is general to add a preamble length that is long enough even if the beginning of the preamble is lost by the amount. For example, I
In the CSMA / CD system as defined in EEE802.3, a so-called Ethernet LAN system, the network configuration rules such as the number of stages of repeater devices and the transmission line length of the trunk line are related to the network configuration in relation to the definition of the collision detection range. Is clearly defined, and the above-mentioned settings can be determined relatively easily within the restriction.

【0003】また、同じバス型LANでも、IEEE8
02.4に規定されているトークンパッシングバス方式
の場合、ネットワークの規模はトークンを巡回させるの
に要する時間とのトレードオフで決まり、伝送路長やリ
ピータの段数が増加してもネットワークを巡回するトー
クンの巡回周期が増加し且つ伝送遅延時間が増えるだけ
で、システムの論理的動作に矛盾を与えることはない。
つまり、運用においてはトークン巡回の目標時間やトー
クン制御のためのスロット時間を適応させれば良いが、
この方式でリピータ装置を使用する場合、リピータ装置
の段数制限等は、上述した理由で得策でない。従って、
全経路において各リピータ装置で失われるプリアンブル
長を計算し、その最大値を考慮して全端末の受信機で最
小限必要なプリアンブル長を確保できるように、送信側
でつけるプリアンブル長を調整している。
Even if the same bus type LAN is used, IEEE8
In the case of the token passing bus method specified in 02.4, the network scale is determined by the trade-off with the time required to circulate the token, and the network circulates even if the transmission path length and the number of repeater stages increase. Only the cycle of the token is increased and the transmission delay time is increased, and the logical operation of the system is not inconsistent.
In other words, in operation, the target time for token circulation and the slot time for token control should be adapted,
When the repeater device is used in this system, limiting the number of stages of the repeater device or the like is not a good idea for the above-mentioned reason. Therefore,
Calculate the preamble length lost in each repeater device on all routes, and adjust the preamble length attached on the transmission side so that the minimum required preamble length can be secured in the receivers of all terminals considering the maximum value. There is.

【0004】[0004]

【発明が解決しようとする課題】上述したトークンパッ
シングバス方式においてプリアンブル長を設定するため
には、使用される各リピータ装置の失うプリアンブル数
を把握する必要がある。これは、マルチベンダで運用す
る際には各ベンダ間で異なる可能性が高いことや、ネッ
トワークの構成上の全ての経路において最大のものを捜
すといった必要があることから、システム構築上は煩わ
しい作業といえる。
In order to set the preamble length in the above token passing bus system, it is necessary to grasp the number of preambles lost by each repeater device used. This is a cumbersome task for system construction because it is highly likely that each vendor will differ when operating with multiple vendors, and it is necessary to search for the largest one in all routes in the network configuration. Can be said.

【0005】また、ネットワークはその性格上システム
の拡張の可能性が比較的多いと考えなければならず、拡
張時にネットワーク経路のリピータ装置段数が増えた場
合、全端末についてプリアンブル長の再設定を必要とす
ることになり、運用上影響が大きい。もし、その拡張を
見込んで十分長いプリアンブル長をあらかじめ設定して
おけば、システム構成上の煩雑さからは解放される。し
かしながら、トークンのデータ部分がわずか20バイト
足らずであることを考慮すれば、各パケットの必要以上
のプリアンブル増加によるオーバーヘッドが性能を悪化
させる要因となる。すなわち、常時高速にトークンを巡
回している方式においては、性能悪化が著しい。
Also, it is necessary to consider that the network has a relatively high possibility of system expansion due to its nature, and if the number of repeater stages of the network route increases at the time of expansion, it is necessary to reset the preamble length for all terminals. As a result, the operational impact will be large. If a sufficiently long preamble length is set in advance in anticipation of the expansion, the complexity of the system configuration is released. However, considering that the data portion of the token is less than 20 bytes, the overhead due to an increase in the number of preambles in each packet is a factor that deteriorates the performance. That is, in the system in which the tokens are constantly patroled at high speed, the performance is significantly deteriorated.

【0006】本発明の目的は、かかるリピータ装置で失
われるプリアンブル数を考慮することなく、しかもネッ
トワークの拡張や縮小に対しても効率的なプリアンブル
長を実現できるLAN用リピータ装置のプリアンブル復
元再生方式を提供することにある。
An object of the present invention is to provide a preamble restoration / playback system for a repeater device for LAN which can realize an efficient preamble length even when the network is expanded or reduced without considering the number of preambles lost in the repeater device. To provide.

【0007】[0007]

【課題を解決するための手段】本発明のLAN用リピー
タ装置のプリアンブル復元再生方式は、バス型ローカル
エリアネットワークに使用されるリタイミング機能を有
するリピータ装置のプリアンブル復元再生方式におい
て、受信データを一時的にバッファするFIFO型のバ
ッファメモリと、あらかじめ適応すべきネットワークで
規定されたプリアンブルパタンを前記バッファメモリ内
にデータとして書き込んでおく手段と、実際に受信され
たデータフレームから前記プリアンブルパタンのビット
パタンの境界を検出する手段と、検出された境界以降の
データフレームを前記バッファメモリにあらかじめ書き
込まれた前記プリアンブルパタンの直後に書き込む手段
とを有して構成される。
A preamble restoration / playback system for a LAN repeater device of the present invention is a preamble restoration / playback system for a repeater device having a retiming function used in a bus type local area network. Buffer memory for dynamically buffering, a means for writing a preamble pattern defined by a network to be adapted in advance in the buffer memory as data, and a bit pattern of the preamble pattern from an actually received data frame. And a unit for writing a data frame after the detected boundary immediately after the preamble pattern previously written in the buffer memory.

【0008】また、本発明のLAN用リピータ装置のプ
リアンブル復元再生方式は、バス型ローカルエリアネッ
トワークに使用されるリタイミング機能を有するリピー
タ装置のプリアンブル復元再生方式において、受信され
たデータフレームからプリアンブルパタンのビットパタ
ンの境界を検出する手段と、検出された境界以降のデー
タフレームを一時的にバッファするFIFO型のバッフ
ァメモリと、適応すべきネットワークにおいて規定され
た前記プリアンブルパタンを生成するプリアンブルパタ
ン生成手段とを有し、中継する際に前記プリアンブルパ
タン生成手段の発生した信号を送信してから前記バッフ
ァメモリ内の受信データをそれに連続して送信するよう
に構成される。
The preamble restoration / playback system of the LAN repeater device of the present invention is a preamble restoration / playback system of a repeater device having a retiming function used for a bus type local area network, in which a preamble pattern is received from a received data frame. Means for detecting the boundary of the bit pattern, a buffer memory of FIFO type for temporarily buffering the data frame after the detected boundary, and a preamble pattern generating means for generating the preamble pattern specified in the network to be adapted. And is configured to transmit the signal generated by the preamble pattern generating means at the time of relaying and then continuously transmit the received data in the buffer memory.

【0009】[0009]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例を示すLAN用リ
ピータ装置のブロック図である。図1に示すように、本
実施例は片側のセグメントの媒体1aにレシーバ2aが
接続される。この媒体1a上に生起する信号はレシーバ
2aにより検出・増幅され、クロック抽出部3aでクロ
ック成分を抽出される。このクロック抽出部3aでは受
信信号に同期した受信クロックが生成され、デコーダ4
aに供給される。次に、デコーダ4aは受信信号をNR
Z信号に復号変換し、フレーム検出部5aおよびセレク
タ7aに供給する。一方、フレーム検出部5aはこれを
監視するために、受信データ入力を検出してセレクタ7
aを制御する選択信号を発生する。また、セレクタ7a
のもう一方の入力にはパタン発生部6aからのパタン出
力と送信クロック発生部11の発生する送信クロックを
入力する。前述したフレーム検出部5aからの選択信号
により、セレクタ7aは受信信号か、パタン発生部6a
の出力かあるいはOFF信号かのいずれかの信号を選択
出力し、FIFO機能を有するバッファメモリ8aに一
時蓄積する。しかる後、バッファメモリ8aの出力は送
出クロック発生部11からの送信クロックに同期してエ
ンコーダ9aで符号化され、ドライバ10aによって物
理信号に変換されてから逆側のセグメントの媒体1b上
へ出力される。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram of a LAN repeater device showing an embodiment of the present invention. As shown in FIG. 1, in this embodiment, the receiver 2a is connected to the medium 1a of the segment on one side. The signal generated on the medium 1a is detected and amplified by the receiver 2a, and the clock component is extracted by the clock extraction unit 3a. The clock extraction unit 3a generates a reception clock synchronized with the reception signal, and the decoder 4
is supplied to a. Next, the decoder 4a outputs the received signal to NR
The Z signal is decoded and converted and supplied to the frame detection unit 5a and the selector 7a. On the other hand, in order to monitor this, the frame detector 5a detects the received data input and selects the selector 7
A selection signal for controlling a is generated. Also, the selector 7a
The pattern output from the pattern generation unit 6a and the transmission clock generated by the transmission clock generation unit 11 are input to the other input. Depending on the selection signal from the frame detection unit 5a described above, the selector 7a receives the received signal or the pattern generation unit 6a.
Or the OFF signal is selectively output and temporarily stored in the buffer memory 8a having the FIFO function. Thereafter, the output of the buffer memory 8a is encoded by the encoder 9a in synchronization with the transmission clock from the transmission clock generator 11, converted into a physical signal by the driver 10a, and then output onto the medium 1b of the opposite segment. It

【0010】次に、セグメント媒体1bから媒体1aへ
の中継も同様に行われる。すなわち、レシーバ2bから
ドライバ10bまでの各回路は前述したレシーバ2aか
らドライバ10aまでの回路と同様に動作する。このた
め、説明は省略する。
Next, the relay from the segment medium 1b to the medium 1a is similarly performed. That is, each circuit from the receiver 2b to the driver 10b operates similarly to the circuit from the receiver 2a to the driver 10a described above. Therefore, the description is omitted.

【0011】尚、本実施例ではIEEE802.4のフ
レームフォーマットで使用されるリピータ装置を想定し
て説明するが、他のフレームフォーマットでも原理的に
同様に実施することが可能である。以下、受信信号のフ
レームフォーマットを説明する。
In the present embodiment, the repeater device used in the IEEE802.4 frame format will be described, but the same principle can be applied to other frame formats. The frame format of the received signal will be described below.

【0012】図2(a)〜(c)はそれぞれ図1におけ
るプリアンブルの付加状態を説明するためのフレーム図
である。まず、図2(a)に示すように、このフォーマ
ットは受信信号のフレームを表わし、L1の部分がプリ
アンブルの部分である。通常、この方式では初期状態で
パタン発生部6aの出力が一定ビット数バッファメモリ
8aに書き込まれると、アイドル状態に移行する。この
パタン発生部6aは“101010…”パタン、つまり
プリアンブルパタンを発生している。また、アイドル状
態で媒体1a上からの物理信号がレシーバ2aに検出さ
れると、中継状態に移行する。この中継状態では、レベ
ル変換された受信信号に基づき、クロック抽出部3aは
受信信号に同期した受信クロックを生成し、各部に供給
する。この時点の受信信号はクロック成分を含んだ符
号、例えばマンチェスタ符号やCMI符号が使用されて
いるので、デコーダ4aは復号変換を行い、NRZ信号
にしてセレクタ7aに出力する。同時に、この受信信号
はフレーム検出部5aにも供給され、フレームの頭につ
いているプリアンブルのビットパタンとマッチングを行
い、プリアンブルデータの境界点を捜す。かかるプリア
ンブルは、“10101010…”の羅列であるが、最
初の数ビットが欠落した場合でも“10”の繰り返しパ
タンが認識されたところでフレームと認識する。このと
き、ビットパタン“10”をペアと考え、ここを境界と
決める。このフレーム検出部5aからの選択信号はビッ
トパタンの“1”に同期させて発生させることにする。
つまり、それ以前のパタンはセレクタ7aの入力切り換
えで捨てられるようにする。これによって、初期状態で
あらかじめ書き込むプリアンブルパタンが“1010…
…1010”としておけば、バッファメモリ8a上で連
結した場合、正しいプリアンブルパタンを復元再生する
ことができる。
2 (a) to 2 (c) are frame diagrams for explaining the preamble addition state in FIG. 1, respectively. First, as shown in FIG. 2A, this format represents a frame of a received signal, and the portion L1 is the preamble portion. Normally, in this method, when the output of the pattern generating section 6a is written in the constant bit number buffer memory 8a in the initial state, the state shifts to the idle state. The pattern generating unit 6a generates a "101010 ..." Pattern, that is, a preamble pattern. When the physical signal from the medium 1a is detected by the receiver 2a in the idle state, the relay state is entered. In this relay state, the clock extraction unit 3a generates a reception clock synchronized with the reception signal based on the level-converted reception signal and supplies the reception clock to each unit. Since the received signal at this time uses a code including a clock component, such as Manchester code or CMI code, the decoder 4a performs decoding conversion and outputs it as an NRZ signal to the selector 7a. At the same time, the received signal is also supplied to the frame detection section 5a, where it matches the bit pattern of the preamble at the head of the frame to search for the boundary point of the preamble data. The preamble is a list of "10101010 ...", but even if the first few bits are missing, it is recognized as a frame when the repeated pattern of "10" is recognized. At this time, the bit pattern “10” is considered as a pair, and this is determined as the boundary. The selection signal from the frame detector 5a is generated in synchronization with the bit pattern "1".
That is, the patterns before that are discarded by switching the input of the selector 7a. As a result, the preamble pattern to be written in advance in the initial state is "1010 ...
If set to 1010 ", the correct preamble pattern can be restored and reproduced when connected on the buffer memory 8a.

【0013】次に、図2(b)に示すように、前述した
図2(a)の受信フレームはクロック抽出やフレーム検
出でプリアンブルの一部をロス(L3)し、プリアンブ
ル長L2となる。
Next, as shown in FIG. 2 (b), the received frame of FIG. 2 (a) described above loses part (L3) of the preamble due to clock extraction and frame detection, and becomes the preamble length L2.

【0014】更に、図2(c)に示すように、ロスによ
りプリアンブル長が短かくなるが、あらかじめバッファ
メモリ8a内には長さL4の付加プリアンブルパタンを
入れてある。従って、エンコーダ9aが読みだして送信
するフレームは、プリアンブル長L5のフレームフォー
マットになる。このバッファメモリ8aにあらかじめ書
き込む付加プリアンブル長L4は、このリピータ装置が
ロスする最大のプリアンブルビット数に等しいかそれ以
上である。尚、選択信号は受信データがなくなるまで保
持される。それ故、受信データがなくなると、セレクタ
7aの出力はOFFとなり、バッファメモリ8aへの入
力は無くなる。
Further, as shown in FIG. 2C, although the preamble length becomes short due to loss, an additional preamble pattern of length L4 is previously stored in the buffer memory 8a. Therefore, the frame read and transmitted by the encoder 9a has a frame format of the preamble length L5. The additional preamble length L4 written in advance in the buffer memory 8a is equal to or greater than the maximum number of preamble bits lost by the repeater device. The selection signal is held until there is no received data. Therefore, when there is no received data, the output of the selector 7a turns off and the input to the buffer memory 8a disappears.

【0015】しかるに、エンコーダ9aによってバッフ
ァメモリ8aの読みだしが終了してデータが空になる
と、読みだしたデータをドライバ10aから送信終了し
た後、リピータ装置は中継状態から初期状態に移行し、
バッファメモリ8a上への付加プリアンブルパタンのロ
ードを実行する。もし、この間に受信信号が入ってきて
も、リピータ装置はアイドル状態ではないので無視す
る。尚、初期状態からアイドル状態への移行時には、入
力信号がOFFであることを条件とする。
However, when the encoder 9a finishes reading the buffer memory 8a and empties the data, the repeater unit shifts from the relay state to the initial state after the transmission of the read data from the driver 10a ends.
The loading of the additional preamble pattern on the buffer memory 8a is executed. If a received signal comes in during this period, the repeater device is not in the idle state and is ignored. It should be noted that the condition is that the input signal is OFF when shifting from the initial state to the idle state.

【0016】更に、本実施例におけるリピータ装置の媒
体1aから1bへの系統の回路と媒体1bから1aへの
系統の回路とは独立に動作することが可能であり、初期
状態やアイドル状態への移行も独立に行われることを前
提にしているが、全2重動作が必要ない場合には回路を
共通化しても本方式を容易に実現することができる。
Further, the circuit of the system from the medium 1a to 1b and the circuit of the system from the medium 1b to 1a of the repeater device in this embodiment can operate independently, and can be operated in the initial state or the idle state. It is premised that the transfer is also performed independently, but if full-duplex operation is not required, this method can be easily realized even if the circuit is shared.

【0017】図3は本発明の他の実施例を示すLAN用
リピータ装置のブロック図である。図3に示すように、
本実施例は片側のセグメントの媒体1aにレシーバ2a
が接続される。この媒体1a上に生起する信号はレシー
バ2aにより検出・増幅され、クロック抽出部3aでク
ロック成分を抽出される。このクロック抽出部3aでは
受信信号に同期した受信クロックが生成され、デコーダ
4aに供給される。次に、デコーダ4aは受信信号をN
ARZ信号に復号変換し、プリアンブル検出部12aに
供給する。このプリアンブル検出部12aはこれを監視
するために、受信データ入力を検出してパタン発生部6
aをスタートさせ、セレクタ7aを制御する選択信号を
発生させる。これにより、パタン発生部6aの出力はエ
ンコーダ9aに供給される。一方、プリアンブル検出部
12aを通過した受信データはFIFO機能を有するバ
ッファメモリ8aに一時蓄積され、パタン発生部6aが
付加プリアンブル長のパタン発生終了まで待たされる。
しかる後、規定量のパタンがセレクタ7aを介しエンコ
ーダ9aに送り込まれると、セレクタ7aのもう一方の
入力からバッファメモリ8aに蓄積されていたデータ、
つまり受信データを入力し、選択出力する。このセレク
タ7aから出力された受信データは送信クロック発生部
11からの送信クロックに同期しエンコーダ9aで符号
化され、ドライバ10aによって物理信号に変換されて
から逆側のセグメントの媒体1b上へ出力される。ま
た、本実施例も前述した一実施例と同様、セグメント媒
体1bから媒体1aへの中継も同様に行われる。
FIG. 3 is a block diagram of a LAN repeater device showing another embodiment of the present invention. As shown in FIG.
In this embodiment, the receiver 2a is attached to the medium 1a of one segment.
Are connected. The signal generated on the medium 1a is detected and amplified by the receiver 2a, and the clock component is extracted by the clock extraction unit 3a. The clock extraction unit 3a generates a reception clock synchronized with the reception signal and supplies the reception clock to the decoder 4a. Next, the decoder 4a outputs the received signal to N
It is decoded and converted into an ARZ signal and supplied to the preamble detection unit 12a. In order to monitor this, the preamble detection unit 12a detects the received data input and detects the pattern generation unit 6a.
a is started, and a selection signal for controlling the selector 7a is generated. As a result, the output of the pattern generator 6a is supplied to the encoder 9a. On the other hand, the received data that has passed through the preamble detection unit 12a is temporarily stored in the buffer memory 8a having the FIFO function, and the pattern generation unit 6a waits until the pattern generation of the additional preamble length is completed.
Then, when a prescribed amount of pattern is sent to the encoder 9a via the selector 7a, the data stored in the buffer memory 8a from the other input of the selector 7a,
That is, the received data is input and selected and output. The reception data output from the selector 7a is synchronized with the transmission clock from the transmission clock generator 11, encoded by the encoder 9a, converted into a physical signal by the driver 10a, and then output onto the medium 1b of the opposite segment. It Also, in the present embodiment, the relay from the segment medium 1b to the medium 1a is performed in the same manner as in the above-described one embodiment.

【0018】尚、本実施例も前述した一実施例と同様の
フレームフォーマットで使用されるリピータ装置を想定
して説明するが、他のフレームフォーマットでも原理的
に同様に実施することが可能である。以下、受信信号の
フレームフォーマットを説明する。また、この場合も、
図2(a)〜(c)を参照する。
The present embodiment is also described by assuming a repeater device used in the same frame format as that of the above-mentioned one embodiment, but the same principle can be applied to other frame formats. . The frame format of the received signal will be described below. Also in this case,
Reference is made to FIGS.

【0019】通常、この方式の場合、レシーバ2aに信
号を検出するまでの何の動作もせず、レシーバ2aに受
信信号が検出されると、中継状態に移行する。この中継
状態では、レベル変換された受信信号に基づきクロック
抽出部3aは受信信号に同期した受信クロックを生成
し、各部に供給する。この時点の受信信号はクロック成
分を含んだ符号、例えばマンチェスタ符号やCMI符号
が使用されているので、デコーダ4aで復号変換を行
い、NRZ信号にしてプリアンブル検出部12aに入力
する。このプリアンブル検出部12aはフレームの頭に
ついているプリアンブルのビットパタンとパタンマッチ
ングを行い、プリアンブルデータの境界点を捜す。かか
るプリアンブルは、“10101010…”の羅列であ
るが、最初の数ビットが欠落した場合でも“10”の繰
り返しパタンが認識されたところでフレームと認識す
る。このとき、ビットパタン“10”をペアと考え、こ
こを境界を決める。このフレームとして認識したデータ
の最初のビットパタンが“10”で始まるところから後
段のバッファメモリ8aに蓄積する。これにより、パタ
ン発生部6aの生成する付加プリアンブルを“1010
10…10”としておけば、セレクタ7aで切り換えた
とき、エンコーダ9aには正しいプリアンブルパタンが
復元再生される。
Normally, in this system, the receiver 2a does not perform any operation until a signal is detected, and when the receiver 2a detects a received signal, the receiver 2a shifts to a relay state. In this relay state, the clock extraction unit 3a generates a reception clock synchronized with the reception signal based on the level-converted reception signal and supplies the reception clock to each unit. Since the received signal at this time uses a code including a clock component, such as Manchester code or CMI code, it is decoded and converted by the decoder 4a and input to the preamble detection unit 12a as an NRZ signal. The preamble detection unit 12a performs pattern matching with the preamble bit pattern attached to the head of the frame to search for a boundary point of the preamble data. The preamble is a list of "10101010 ...", but even if the first few bits are missing, it is recognized as a frame when the repeated pattern of "10" is recognized. At this time, the bit pattern “10” is considered as a pair, and the boundary is determined here. The first bit pattern of the data recognized as this frame is accumulated in the buffer memory 8a at the subsequent stage from the beginning of "10". As a result, the additional preamble generated by the pattern generation unit 6a is set to "1010".
If set to 10 ... 10 ", the correct preamble pattern is restored and reproduced in the encoder 9a when switched by the selector 7a.

【0020】図2(a)に示す受信フレームは、クロッ
ク抽出やプリアンブル検出でプリアンブルの一部(L
3)をロスして図2(b)に示すようにプリアンブル長
がL1からL2となるが、受信データを一時待たせ、パ
タン発生部6aから図2(c)に示すような長さL4の
プリアンブルパタンを挿入するので、エンコーダ9aが
送信するフレームは図2(c)に示すプリアンブル長L
5のフレームフォーマットになる。このパタン発生部6
aから挿入する付加プリアンブル長L4はこのリピータ
装置がロスする最大のプリアンブルビット数に等しいか
それ以上である。また、バッファメモリ8aの大きさ
(蓄積ビット数)は付加プリアンブル長L4と受信/送
信のクロック偏差を吸収するための必要量とから決ま
る。
The received frame shown in FIG. 2 (a) is part of the preamble (L
3) is lost and the preamble length is changed from L1 to L2 as shown in FIG. 2B, but the received data is temporarily held and the pattern generation unit 6a changes the length L4 as shown in FIG. 2C. Since the preamble pattern is inserted, the frame transmitted by the encoder 9a has a preamble length L shown in FIG.
The frame format is 5. This pattern generator 6
The additional preamble length L4 inserted from a is equal to or greater than the maximum number of preamble bits lost by this repeater device. Further, the size of the buffer memory 8a (the number of accumulated bits) is determined by the additional preamble length L4 and the necessary amount for absorbing the reception / transmission clock deviation.

【0021】更に、このリピータ装置における媒体1a
から1bへの系統の回路と媒体1bから1aへの系統の
回路とは独立に動作することが可能であるが、全2重動
作が必要ない場合には、回路を共通化しても本方式を容
易に実現することができる。
Further, the medium 1a in this repeater device
Although it is possible to operate the circuit of the system from 1 to 1b and the circuit of the system from 1b to 1a independently, when full duplex operation is not required, even if the circuit is shared, this method is used. It can be easily realized.

【0022】[0022]

【発明の効果】以上説明したように、本発明のLAN用
リピータ装置のプリアンブル復元再生方式は、リピータ
装置を通過することによって失うプリアンブルを自動的
に復元再生するので、リピータ装置を何段通してもプリ
アンブル長は減少せず、ネットワーク設計に当たっても
経路で失われるプリアンブル長を考慮する必要がないと
いう効果がある。また、本発明は導入時には容易に最適
なプリアンブル長を決定でき、拡張時にも何の変更もし
なくとも最適なプリアンブル長を維持でき、システムの
性能を効率的に使用できるという効果がある。
As described above, according to the preamble restoration / playback method of the LAN repeater device of the present invention, the preamble lost by passing through the repeater device is automatically restored / played, so that the repeater device can be passed through many stages. However, the preamble length does not decrease, and there is an effect that it is not necessary to consider the preamble length lost in the route even when designing the network. In addition, the present invention has an effect that the optimum preamble length can be easily determined at the time of introduction, the optimum preamble length can be maintained without any change at the time of expansion, and the system performance can be efficiently used.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すLAN用リピータ装置
のブロック図である。
FIG. 1 is a block diagram of a LAN repeater device according to an embodiment of the present invention.

【図2】図1におけるプリアンブルの付加状態を説明す
るためのフレーム図である。
FIG. 2 is a frame diagram for explaining a preamble addition state in FIG.

【図3】本発明の他の実施例を示すLAN用リピータ装
置のブロック図である。
FIG. 3 is a block diagram of a LAN repeater device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1a,1b 媒体 2a,2b レシーバ 3a,3b クロック抽出部 4a,4b デコーダ 5a,5b フレーム検出部 6a,6b パタン発生部 7a,7b セレクタ 8a,8b バッファメモリ 9a,9b エンコーダ 10a,10b ドライバ 11 送信クロック発生部 12a,12b プリアンブル検出部 1a, 1b medium 2a, 2b receiver 3a, 3b clock extraction unit 4a, 4b decoder 5a, 5b frame detection unit 6a, 6b pattern generation unit 7a, 7b selector 8a, 8b buffer memory 9a, 9b encoder 10a, 10b driver 11 transmission clock Generation unit 12a, 12b Preamble detection unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 バス型ローカルエリアネットワークに使
用されるリタイミング機能を有するリピータ装置のプリ
アンブル復元再生方式において、受信データを一時的に
バッファするFIFO型のバッファメモリと、あらかじ
め適応すべきネットワークで規定されたプリアンブルパ
タンを前記バッファメモリ内にデータとして書き込んで
おく手段と、実際に受信されたデータフレームから前記
プリアンブルパタンのビットパタンの境界を検出する手
段と、検出された境界以降のデータフレームを前記バッ
ファメモリにあらかじめ書き込まれた前記プリアンブル
パタンの直後に書き込む手段とを有することを特徴とす
るLAN用リピータ装置のプリアンブル復元再生方式。
1. In a preamble restoration reproduction system of a repeater device having a retiming function used for a bus type local area network, a FIFO type buffer memory for temporarily buffering received data and a network to be adapted in advance are defined. Means for writing the selected preamble pattern as data in the buffer memory, means for detecting the boundary of the bit pattern of the preamble pattern from the actually received data frame, and the data frame after the detected boundary. A preamble restoration / playback system for a LAN repeater device, comprising means for writing immediately after the preamble pattern previously written in a buffer memory.
【請求項2】 バス型ローカルエリアネットワークに使
用されるリタイミング機能を有するリピータ装置のプリ
アンブル復元再生方式において、受信されたデータフレ
ームからプリアンブルパタンのビットパタンの境界を検
出する手段と、検出された境界以降のデータフレームを
一時的にバッファするFIFO型のバッファメモリと、
適応すべきネットワークにおいて規定された前記プリア
ンブルパタンを生成するプリアンブルパタン生成手段と
を有し、中継する際に前記プリアンブルパタン生成手段
の発生した信号を送信してから前記バッファメモリ内の
受信データをそれに連続して送信することを特徴とする
LAN用リピータ装置のプリアンブル復元再生方式。
2. In a preamble restoration / reproduction method of a repeater device having a retiming function used for a bus type local area network, means for detecting a boundary of a bit pattern of a preamble pattern from a received data frame, and the detected means. A FIFO type buffer memory for temporarily buffering data frames after the boundary,
It has a preamble pattern generating means for generating the preamble pattern defined in the network to be adapted, and transmits the signal generated by the preamble pattern generating means when relaying the received data in the buffer memory to it. A preamble restoration / playback method for a repeater device for LAN, which is characterized by continuous transmission.
JP4219870A 1992-08-19 1992-08-19 Preamble decoding reproduction system for repeater for lan Pending JPH0669932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4219870A JPH0669932A (en) 1992-08-19 1992-08-19 Preamble decoding reproduction system for repeater for lan

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4219870A JPH0669932A (en) 1992-08-19 1992-08-19 Preamble decoding reproduction system for repeater for lan

Publications (1)

Publication Number Publication Date
JPH0669932A true JPH0669932A (en) 1994-03-11

Family

ID=16742351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4219870A Pending JPH0669932A (en) 1992-08-19 1992-08-19 Preamble decoding reproduction system for repeater for lan

Country Status (1)

Country Link
JP (1) JPH0669932A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808841A (en) * 1986-11-12 1989-02-28 Hitachi, Ltd. Centralized control system for home electric appliances
JPH0918344A (en) * 1995-06-22 1997-01-17 Fr Telecom Manchester coding/decoding device
JP2007221688A (en) * 2006-02-20 2007-08-30 Sumitomo Electric Ind Ltd Repeating device and repeating method of optical signal
JP2018182375A (en) * 2017-04-03 2018-11-15 パナソニックIpマネジメント株式会社 Communication device and communication method
US11416438B2 (en) 2017-05-19 2022-08-16 Seiko Epson Corporation Circuit device, electronic device, cable harness, and data transfer method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808841A (en) * 1986-11-12 1989-02-28 Hitachi, Ltd. Centralized control system for home electric appliances
JPH0918344A (en) * 1995-06-22 1997-01-17 Fr Telecom Manchester coding/decoding device
JP2006203942A (en) * 1995-06-22 2006-08-03 Fr Telecom Encoding apparatus, decoding apparatus, and method
JP2007221688A (en) * 2006-02-20 2007-08-30 Sumitomo Electric Ind Ltd Repeating device and repeating method of optical signal
JP2018182375A (en) * 2017-04-03 2018-11-15 パナソニックIpマネジメント株式会社 Communication device and communication method
US11416438B2 (en) 2017-05-19 2022-08-16 Seiko Epson Corporation Circuit device, electronic device, cable harness, and data transfer method

Similar Documents

Publication Publication Date Title
HU216563B (en) Multiprotocol infra-red communication control method and system
JPH04220829A (en) Cell phase changing circuit
EP0217955B1 (en) Transmitting data processing system
JPH0669932A (en) Preamble decoding reproduction system for repeater for lan
JP3125348B2 (en) Parallel bit synchronization method
US5791993A (en) Communication system and relay thereof
US5734836A (en) Method of preventing double data reception in selective reception communication system
JP2603608B2 (en) Propagation time difference correction circuit for switched space diversity digital wireless communication.
JP2714624B2 (en) Data transmission equipment
JP3268337B2 (en) Line switching method
JP3230308B2 (en) Ring LAN
JP2004254188A (en) Communication network and transmission control method
JPH104423A (en) Access method
JP3189571B2 (en) Data processing device
JP2672737B2 (en) Control method of multi-frame synchronization circuit
JP2593118B2 (en) repeater
JP3371066B2 (en) Bit phase synchronization circuit and bit phase synchronization method
JPH08223192A (en) Transmission equipment
JPH01185047A (en) System for switching individual/shared line
JP2000049836A (en) Data transmission system for ring-shaped network
JPH0556024A (en) Time division direction control transmission system
JPH066331A (en) Phase control circuit
JP2001186200A (en) Digital signal relay transmitting device
JPH11346239A (en) Repeating installation and relay method
JPH07135519A (en) Speed converter

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990216