JPH0668671B2 - 薄膜エレクトロルミネツセンス・デイスプレイ制御時にその列駆動回路へ制御信号を伝送する方法 - Google Patents
薄膜エレクトロルミネツセンス・デイスプレイ制御時にその列駆動回路へ制御信号を伝送する方法Info
- Publication number
- JPH0668671B2 JPH0668671B2 JP60120727A JP12072785A JPH0668671B2 JP H0668671 B2 JPH0668671 B2 JP H0668671B2 JP 60120727 A JP60120727 A JP 60120727A JP 12072785 A JP12072785 A JP 12072785A JP H0668671 B2 JPH0668671 B2 JP H0668671B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- driving circuit
- control signal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title claims description 8
- 238000005401 electroluminescence Methods 0.000 title 1
- 230000003287 optical effect Effects 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】 本発明の主題は、特許請求の範囲第１項の前提部によ
る、薄膜エレクトロルミネッセンス・ディスプレイの制
御時に、その走査側の列駆動回路へ制御信号を伝送する
方法である。
る、薄膜エレクトロルミネッセンス・ディスプレイの制
御時に、その走査側の列駆動回路へ制御信号を伝送する
方法である。
更に詳述すると、本方法は、薄膜エレクトロルミネッセ
ンス・ディスプレイに関連して使用されるもので、制御
信号をその列駆動回路へ伝送し、この列駆動回路の接地
点にはシステムの接地点を基準にした交流電圧が供給さ
れる。
ンス・ディスプレイに関連して使用されるもので、制御
信号をその列駆動回路へ伝送し、この列駆動回路の接地
点にはシステムの接地点を基準にした交流電圧が供給さ
れる。
列駆動回路用には代表的な５個の制御信号がある。これ
らはデータ信号、クロック信号、例駆動回路の全ての入
力段を同時に活性化する信号（ストローブ）および奇数
列または偶数列のいずれかを制御する駆動回路を、活性
化（奇数列エネイブルおよび偶数列エネイブル）のため
選ぶ２つの信号である。これらの信号は、それとして、
例えば光アイソレータを使用して制御電子回路から列駆
動回路へ伝送させることができる。
らはデータ信号、クロック信号、例駆動回路の全ての入
力段を同時に活性化する信号（ストローブ）および奇数
列または偶数列のいずれかを制御する駆動回路を、活性
化（奇数列エネイブルおよび偶数列エネイブル）のため
選ぶ２つの信号である。これらの信号は、それとして、
例えば光アイソレータを使用して制御電子回路から列駆
動回路へ伝送させることができる。
テキサス・インスツルメント発行の刊行物「ディスプレ
イ・ドライバ・ハンドブック（Display Driver Handboo
k 1983 年版）には、光アイソレータの後段にインバー
タを使用して一つの離隔信号から列エネイブル信号を形
成する方法が開示されている。同刊行物には、また、交
流電圧源に関連してデータ信号を局部的に形成できるこ
とが開示されている。この方法で得られるのは離隔され
る３つの信号である。
イ・ドライバ・ハンドブック（Display Driver Handboo
k 1983 年版）には、光アイソレータの後段にインバー
タを使用して一つの離隔信号から列エネイブル信号を形
成する方法が開示されている。同刊行物には、また、交
流電圧源に関連してデータ信号を局部的に形成できるこ
とが開示されている。この方法で得られるのは離隔され
る３つの信号である。
上記刊行物による解決方法では、データ信号を局部的に
発生させるための前提として正の直流電圧源と、この直
流電圧源の電圧にほぼ等しい正の振幅を有する交流電圧
源が存在しなければならない。しかしながら、スイッチ
ング・トランジスタおよびダイオードの障壁電圧および
該交流電圧源の電流を制限する必要があるために、得ら
れるデータ信号の振幅は信頼性ある動作を論理回路にさ
せるには不十分である。また、直流電圧源は、この直流
電圧源を利用する解決方法に適う交流電圧源の設計に制
限を加えるため、この直流電圧源を必要とすることは第
２の欠点である。第３の欠点は、高電圧の直流および交
流電圧源が投入されない限り、駆動回路の論理回路部の
試験が別個の試験結合部なしには不可能であるというこ
とである。
発生させるための前提として正の直流電圧源と、この直
流電圧源の電圧にほぼ等しい正の振幅を有する交流電圧
源が存在しなければならない。しかしながら、スイッチ
ング・トランジスタおよびダイオードの障壁電圧および
該交流電圧源の電流を制限する必要があるために、得ら
れるデータ信号の振幅は信頼性ある動作を論理回路にさ
せるには不十分である。また、直流電圧源は、この直流
電圧源を利用する解決方法に適う交流電圧源の設計に制
限を加えるため、この直流電圧源を必要とすることは第
２の欠点である。第３の欠点は、高電圧の直流および交
流電圧源が投入されない限り、駆動回路の論理回路部の
試験が別個の試験結合部なしには不可能であるというこ
とである。
本発明の目的は、上述の従来技術に生じる欠点を回避
し、そして直流的（galvanic）な絶縁要件を減少させる
完全に新しい型式の方法を提供することである。
し、そして直流的（galvanic）な絶縁要件を減少させる
完全に新しい型式の方法を提供することである。
更に具体的には、本願発明は、その基準接地レベルがデ
ィスプレイ装置のグラウンドであるところの制御信号
を、その基準接地レベルが高電圧パルス源に接続される
ところの走査側の列駆動回路に、できるだけ有利に伝送
するための方法に関する。
ィスプレイ装置のグラウンドであるところの制御信号
を、その基準接地レベルが高電圧パルス源に接続される
ところの走査側の列駆動回路に、できるだけ有利に伝送
するための方法に関する。
本発明は、次の事項に基づいている： 1. 列駆動回路の５つの制御信号を、２本の直流的に絶
縁した線（ＡとＢ）を介して伝送する。
縁した線（ＡとＢ）を介して伝送する。
2. 線Ａの信号が奇数（または偶数）列エネイブルとデ
ータ信号の組合せとなり、線Ｂの信号が偶数（または奇
数）列エネイブルとクロック信号の組合せとなるよう
に、線ＡとＢのパルスのタイミングを選んだ。
ータ信号の組合せとなり、線Ｂの信号が偶数（または奇
数）列エネイブルとクロック信号の組合せとなるよう
に、線ＡとＢのパルスのタイミングを選んだ。
3. １つの論理ゲートにより線ＡとＢの信号からストロ
ーブ信号を形成する。
ーブ信号を形成する。
なお制御信号を走査側の列駆動回路に入力するには、一
般に、光アイソレータを用いるが、他の公知の手段、例
えば、パルス変圧器、あるいはトランジスタを用いたレ
ベルシフタ回路等を用いてもよい。
般に、光アイソレータを用いるが、他の公知の手段、例
えば、パルス変圧器、あるいはトランジスタを用いたレ
ベルシフタ回路等を用いてもよい。
更に詳述すると、本発明による方法の特徴は、特許請求
の範囲第１項の特徴部に記載したとおりである。
の範囲第１項の特徴部に記載したとおりである。
本発明を、添付図面に示した例示的な実施例に関し以下
に詳述する。なお、この実施例では、制御信号を列駆動
回路に入力するのに光アイソレータを用いた場合を例に
説明してある。
に詳述する。なお、この実施例では、制御信号を列駆動
回路に入力するのに光アイソレータを用いた場合を例に
説明してある。
第1a図は、光アイソレータにより線ＡとＢの直流的な絶
縁を示し、第1b図は対応する信号、すなわち奇数列エネ
イブル／データおよび偶数列エネイブル／クロック、さ
らに、これらからORゲートを介して得られたストローブ
信号を示す。
縁を示し、第1b図は対応する信号、すなわち奇数列エネ
イブル／データおよび偶数列エネイブル／クロック、さ
らに、これらからORゲートを介して得られたストローブ
信号を示す。
列駆動回路の論理回路部は、出力段を動作可能にし（エ
ネイブル・イン）、出力段の全てを活性化する（ストロ
ーブ・イン）ことを可能にする転送レジスタおよびゲー
トを普通有している。従来技術のリフレッシ駆動モード
では、ディスプレイ段階中に一度に一出力段が活性化の
ために選ばれ、リフレッシ段階中にはすべての出力段が
同時に切り換えられてオンになる。
ネイブル・イン）、出力段の全てを活性化する（ストロ
ーブ・イン）ことを可能にする転送レジスタおよびゲー
トを普通有している。従来技術のリフレッシ駆動モード
では、ディスプレイ段階中に一度に一出力段が活性化の
ために選ばれ、リフレッシ段階中にはすべての出力段が
同時に切り換えられてオンになる。
次に第１図ｂを参照して列駆動の動作を説明する。まず
第１列のチャートに示すように、奇数列はリフレッシパ
ルスの後の最初のパルスで活性化（アクティブ）され、
第２列のチャートに示すように偶数列は、リフレッシパ
ルスの前の最後のパルスで活性化される。なお、奇数列
エネイブル／データ信号と偶数列エネイブル／クロック
信号はそれぞれ論理“1"の状態のときアクティブとな
り、ストローブ信号は、これと反対に、論理“0"の状態
のときアクティブとなる。
第１列のチャートに示すように、奇数列はリフレッシパ
ルスの後の最初のパルスで活性化（アクティブ）され、
第２列のチャートに示すように偶数列は、リフレッシパ
ルスの前の最後のパルスで活性化される。なお、奇数列
エネイブル／データ信号と偶数列エネイブル／クロック
信号はそれぞれ論理“1"の状態のときアクティブとな
り、ストローブ信号は、これと反対に、論理“0"の状態
のときアクティブとなる。
列駆動の機能の点からは、期間t9およびt10における奇
数列エネイブル／データ信号の論理“1"は不要ではある
が、害になるものではない。本発明では、この論理“1"
の信号は偶数列、奇数列両方の駆動回路に共通のデータ
信号であるので、これらの期間（t9、t10）に論理“1"
が該駆動回路のシフトレジスタの第一段にロードされ
る。これに対して、偶数列エネイブル／クロック信号は
期間t9における論理“1"が共通のクロック信号となる。
数列エネイブル／データ信号の論理“1"は不要ではある
が、害になるものではない。本発明では、この論理“1"
の信号は偶数列、奇数列両方の駆動回路に共通のデータ
信号であるので、これらの期間（t9、t10）に論理“1"
が該駆動回路のシフトレジスタの第一段にロードされ
る。これに対して、偶数列エネイブル／クロック信号は
期間t9における論理“1"が共通のクロック信号となる。
クロック信号が列駆動回路のシフトレジスタを動作する
際にデータ信号は期間t9、t10以外では論理“0"である
から、ある期間に論理“1"の状態で、かつ他の期間では
論理“0"であるシフトレジスタはただ１つとなる。した
がって、列駆動回路の出力は、マトリクスディスプレイ
の制御原理に従い、ある期間だけアクティブとなる。
際にデータ信号は期間t9、t10以外では論理“0"である
から、ある期間に論理“1"の状態で、かつ他の期間では
論理“0"であるシフトレジスタはただ１つとなる。した
がって、列駆動回路の出力は、マトリクスディスプレイ
の制御原理に従い、ある期間だけアクティブとなる。
ストローブ信号は、一般的には、全ての列に同時に供給
される正のリフレッシパルスが放電される期間t8の間に
だけアクティブであることが必要となる。ただし、ディ
スプレイ期間の後、選択された列の書き込みパルスの放
電が不十分である場合には、他の期間でもストローブ信
号がアクティブであることは有利となる。
される正のリフレッシパルスが放電される期間t8の間に
だけアクティブであることが必要となる。ただし、ディ
スプレイ期間の後、選択された列の書き込みパルスの放
電が不十分である場合には、他の期間でもストローブ信
号がアクティブであることは有利となる。
本発明の範囲内で、上述の例示的な実施例とは異なる解
決方法を考えることもできる。したがって、速度の点で
光アイソレータに課すべき要件は、光アイソレータの後
段に、シュミット・トリガを有するゲートを使用すれ
ば、厳密性をそれほど要しないようにできる（第２
図）。同時に、干渉の許容誤差が改善できる。
決方法を考えることもできる。したがって、速度の点で
光アイソレータに課すべき要件は、光アイソレータの後
段に、シュミット・トリガを有するゲートを使用すれ
ば、厳密性をそれほど要しないようにできる（第２
図）。同時に、干渉の許容誤差が改善できる。
リフレッシ・パルスが立下がるときにリフレッシ段階の
後半には活動するストローブ信号が必要とされないの
で、列駆動回路の転送レジスタへの論理「１」の格納
は、リフレッシ段階の前半に生じるようにしてもよい。
後半には活動するストローブ信号が必要とされないの
で、列駆動回路の転送レジスタへの論理「１」の格納
は、リフレッシ段階の前半に生じるようにしてもよい。
本願発明によれば、次のような効果が得られる。
制御信号を列駆動回路に直流的に絶縁して入力させるの
に、速度、大きさ、干渉の許容誤差の点で、光アイソレ
ータが用いられることが多い。しかしながら、十分な速
度をもち干渉防止型の光アイソレータは高価である。本
発明によれば、そのような光アイソレータの数を減らす
ことができる。
に、速度、大きさ、干渉の許容誤差の点で、光アイソレ
ータが用いられることが多い。しかしながら、十分な速
度をもち干渉防止型の光アイソレータは高価である。本
発明によれば、そのような光アイソレータの数を減らす
ことができる。
さらに、本発明では、列駆動回路の論理回路部が高電圧
を投入せずに、システムの接地点に関して試験できるの
で、列駆動回路の試験は容易となる。
を投入せずに、システムの接地点に関して試験できるの
で、列駆動回路の試験は容易となる。
第1a図は、本発明による方法を適用できる一システムの
略図であり、 第1b図は、時間の関数として第1a図によるシステムに生
じる信号を示し、 第２図は、本発明による方法を適用できる他のシステム
の略図である。 ［主要部分の符号の説明］ 第１の線……Ａ 第２の線……Ｂ
略図であり、 第1b図は、時間の関数として第1a図によるシステムに生
じる信号を示し、 第２図は、本発明による方法を適用できる他のシステム
の略図である。 ［主要部分の符号の説明］ 第１の線……Ａ 第２の線……Ｂ
Claims (7)
- 【請求項１】薄膜エレクトロルミネッセンス・ディスプ
レイを制御するために、その走査側の列駆動回路へ制御
信号のパルスを伝送する方法において、該制御信号が、
データ信号と、該データ信号をクロックするクロック信
号と、前記列駆動回路の全ての入力段を同時に活性化す
るストローブ信号と、奇数列および偶数列を制御する駆
動回路を活性化のためそれぞれ選択する２つの信号とか
ら成り、 前記方法が、 １本の第１の線（Ａ）および１本の第２の線（Ｂ）を介
してストローブ信号を除く全ての制御信号を伝送し、 前記第１の線（Ａ）の信号が奇数（または偶数）列エネ
イブルとデータ信号との組み合わせと成り、そして前記
第２の線（Ｂ）の信号が偶数（または奇数）列エネイブ
ルとクロック信号との組み合わせと成るように、前記第
１の線（Ａ）と前記第２の線（Ｂ）のパルスのタイミン
グを選び、そして、 前記第１の線（Ａ）と前記第２の線（Ｂ）の信号から、
１つの論理ゲートにより該ゲートに接続される第３の線
に出力される前記ストローブ信号を形成することを特徴
とする方法。 - 【請求項２】特許請求の範囲第１項記載の方法におい
て、前記ストローブ信号をORゲートにより形成すること
を特徴とする薄膜エレクトロルミネッセンス・ディスプ
レイ制御時に、その列駆動回路へ制御信号を伝送する方
法。 - 【請求項３】特許請求の範囲第１項記載の方法におい
て、前記ストローブ信号をシュミット・トリガ入力部を
備えたゲートにより形成することを特徴とする、薄膜エ
レクトロルミネッセンス・ディスプレイ制御時に、その
列駆動回路へ制御信号を伝送する方法。 - 【請求項４】特許請求の範囲第１項記載の方法におい
て、前記第１の線（Ａ）と前記第２の線（Ｂ）を光アイ
ソレータを介し接続し、かつ該光アイソレータの出力部
を前記論理ゲートに接続することにより前記ストローブ
信号を形成することを特徴とする薄膜エレクトロルミネ
ッセンス・ディスプレイ制御時に、その列駆動回路へ制
御信号を伝送する方法。 - 【請求項５】特許請求の範囲第１項記載の方法におい
て、前記第１の線（Ａ）と前記第２の線（Ｂ）をレベル
シフタ回路を介し接続し、かつ該レベルシフタ回路の出
力部を前記論理ゲートに接続することにより前記ストロ
ーブ信号を形成することを特徴とする、薄膜エレクトロ
ルミネッセンス・ディスプレイ制御時に、その列駆動回
路へ制御信号を伝送する方法。 - 【請求項６】特許請求の範囲第１項記載の方法におい
て、前記第１の線（Ａ）と第２の線（Ｂ）は電気的に分
離されていることを特徴とする、薄膜エレクトロルミネ
ッセンス・ディスプレイ制御時に、その列駆動回路へ制
御信号を伝送する方法。 - 【請求項７】特許請求の範囲第１項記載の方法におい
て、前記制御信号は、直接に前記列駆動回路に接続され
ることを特徴とする、薄膜エレクトロルミネッセンス・
ディスプレイ制御時に、その列駆動回路へ制御信号を伝
送する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI842257A FI69720C (fi) | 1984-06-05 | 1984-06-05 | Foerfarande foer foermedling av styrsignaler till raddrivkretsarna vid styrning av tunnfilmelektroluminens-displayanordningar |
| FI842257 | 1984-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6113292A JPS6113292A (ja) | 1986-01-21 |
| JPH0668671B2 true JPH0668671B2 (ja) | 1994-08-31 |
Family
ID=8519197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60120727A Expired - Lifetime JPH0668671B2 (ja) | 1984-06-05 | 1985-06-05 | 薄膜エレクトロルミネツセンス・デイスプレイ制御時にその列駆動回路へ制御信号を伝送する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4929870A (ja) |
| JP (1) | JPH0668671B2 (ja) |
| FI (1) | FI69720C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09299628A (ja) * | 1996-05-10 | 1997-11-25 | Chuo Tsushin Densetsu Kk | ワイヤプロテクタ切断工具 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU4329497A (en) * | 1996-08-28 | 1998-03-19 | Add-Vision, Inc. | Transportable electroluminescent display system |
| US6788614B2 (en) * | 2001-06-14 | 2004-09-07 | Micron Technology, Inc. | Semiconductor memory with wordline timing |
| KR101559334B1 (ko) * | 2008-10-07 | 2015-10-12 | 삼성전자주식회사 | 써지신호를 제거할 수 있는 타이밍 컨트롤러 및 상기 타이밍 컨트롤러를 포함하는 디스플레이 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628088A (en) * | 1969-07-18 | 1971-12-14 | Larry J Schmersal | High-voltage interface address circuit and method for gas discharge panel |
| US3842259A (en) * | 1973-09-24 | 1974-10-15 | Bell Telephone Labor Inc | High voltage amplifier |
| US3911421A (en) * | 1973-12-28 | 1975-10-07 | Ibm | Selection system for matrix displays requiring AC drive waveforms |
| DE2804924A1 (de) * | 1978-02-06 | 1979-08-09 | Vdo Schindling | Anzeigeeinrichtung mit vakuum- fluoreszenzelementen |
| JPS54139395A (en) * | 1978-04-20 | 1979-10-29 | Sharp Corp | Driving unit of thin film el display device |
| US4346378A (en) * | 1979-05-03 | 1982-08-24 | National Research Development Corporation | Double trace electro optic display |
-
1984
- 1984-06-05 FI FI842257A patent/FI69720C/fi not_active IP Right Cessation
-
1985
- 1985-06-05 JP JP60120727A patent/JPH0668671B2/ja not_active Expired - Lifetime
-
1988
- 1988-06-08 US US07/206,899 patent/US4929870A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09299628A (ja) * | 1996-05-10 | 1997-11-25 | Chuo Tsushin Densetsu Kk | ワイヤプロテクタ切断工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4929870A (en) | 1990-05-29 |
| FI69720B (fi) | 1985-11-29 |
| FI69720C (fi) | 1986-03-10 |
| JPS6113292A (ja) | 1986-01-21 |
| FI842257A0 (fi) | 1984-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208168B1 (en) | Output driver circuits having programmable pull-up and pull-down capability for driving variable loads | |
| US20030210220A1 (en) | Shift register apparatus and display apparatus | |
| US5815129A (en) | Liquid crystal display devices having redundant gate line driver circuits therein which can be selectively disabled | |
| EP0504531A2 (en) | Scanning circuit | |
| US20110122123A1 (en) | Gate Driving Circuit of Liquid Crystal Display | |
| US5699085A (en) | Display device | |
| KR940003425B1 (ko) | 표시장치의 열전극구동회로 | |
| JPH0668671B2 (ja) | 薄膜エレクトロルミネツセンス・デイスプレイ制御時にその列駆動回路へ制御信号を伝送する方法 | |
| KR920013454A (ko) | 반도체 기억장치 | |
| KR100668506B1 (ko) | 위치에 따른 오버드라이빙 구동량을 테스트하기 위한반도체메모리소자 | |
| US11715409B2 (en) | Driving circuit | |
| US5834949A (en) | Bus driver failure detection system | |
| KR100206915B1 (ko) | 반도체 메모리소자의 접지잡음 격리회로 | |
| EP0337172A2 (en) | Static random access memory device with a power dissipation reduction function | |
| JP2637977B2 (ja) | ドライバ回路及びその駆動方法 | |
| KR100224790B1 (ko) | 스트로브 신호 제어 수단을 갖는 반도체 장치 | |
| JP3160047B2 (ja) | 半導体装置 | |
| US11308909B2 (en) | Gate driver on array circuit | |
| KR19990008507A (ko) | 신호감쇠를 최소화한 log 패널 | |
| JPS62140453A (ja) | 半導体集積回路装置 | |
| KR20010009693A (ko) | 칼럼어드레스 라인의 부하에 기인하는 오동작을 방지할 수 있는반도체 메모리장치 | |
| KR19990011727A (ko) | 박막 트랜지스터 액정 표시 장치의 구동 장치 | |
| JPS6110361Y2 (ja) | ||
| JPS6239427Y2 (ja) | ||
| JP2659663B2 (ja) | ポート機能を有するｌｃｄ駆動回路 |