JPH0666318B2 - Heterojunction bipolar semiconductor device - Google Patents

Heterojunction bipolar semiconductor device

Info

Publication number
JPH0666318B2
JPH0666318B2 JP18095385A JP18095385A JPH0666318B2 JP H0666318 B2 JPH0666318 B2 JP H0666318B2 JP 18095385 A JP18095385 A JP 18095385A JP 18095385 A JP18095385 A JP 18095385A JP H0666318 B2 JPH0666318 B2 JP H0666318B2
Authority
JP
Japan
Prior art keywords
layer
type
base
base layer
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18095385A
Other languages
Japanese (ja)
Other versions
JPS6242451A (en
Inventor
康己 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18095385A priority Critical patent/JPH0666318B2/en
Publication of JPS6242451A publication Critical patent/JPS6242451A/en
Publication of JPH0666318B2 publication Critical patent/JPH0666318B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、ヘテロ接合バイポーラ半導体装置に於いて、
2次元キャリヤ・ガス層が生成される程度に薄いベース
層を高抵抗のバリヤ層で挟んだ構成とすることに依り、
高速化を図る為にベース層を薄くしても、その抵抗値を
低く維持し、そして、耐圧も高く保ち得るようにしたも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention relates to a heterojunction bipolar semiconductor device,
By forming a base layer that is thin enough to generate a two-dimensional carrier gas layer between high-resistance barrier layers,
Even if the base layer is thinned in order to increase the speed, the resistance value can be kept low and the breakdown voltage can be kept high.

〔産業上の利用分野〕[Industrial application field]

本発明は、例えばGaAs/AlGaAs系或いはGe/GaAs系のヘ
テロ接合を利用するバイポーラ半導体装置の改良に関す
る。
The present invention relates to an improvement of a bipolar semiconductor device utilizing a heterojunction of GaAs / AlGaAs system or Ge / GaAs system, for example.

〔従来の技術〕[Conventional technology]

近年、薄い半導体層を積層して縦方向に電流を流すよう
にした高速のバイポーラ半導体装置が知られていて、例
えば、ヘテロ接合バイポーラ・トランジスタ(heteroju
nction bipolar transistor:HBT)もその一つであり、
斯かる種類のバイポーラ半導体装置は、電流駆動能力が
大、即ち、伝達コンダクタンスgmが大きいから、負荷容
量を充放電する時間が短い為、それ自体は勿論、機器全
体が高速化される。
In recent years, high-speed bipolar semiconductor devices have been known in which thin semiconductor layers are stacked to allow a current to flow in the vertical direction. For example, heterojunction bipolar transistors (heteroju
nction bipolar transistor (HBT) is one of them,
Such a type of bipolar semiconductor device has a large current driving capability, that is, a large transfer conductance gm, and therefore the time for charging / discharging the load capacitance is short. Therefore, the device itself as a whole is speeded up.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前記のようなパイポーラ半導体装置に於けるスピード
は、キャリヤがベース層を走行する時間に依存してい
る。
The speed in the bipolar semiconductor device as described above depends on the time during which the carrier travels in the base layer.

従って、ベース層を薄くすればキャリヤの走行時間が短
くなって高速化する。
Therefore, if the base layer is made thin, the transit time of the carrier is shortened and the speed is increased.

然しながら、ベース層を単に薄くしたのでは、ベース抵
抗が大きくなり、却ってスピードは低下してしまう。
However, if the base layer is simply thinned, the base resistance will increase and the speed will rather decrease.

そこで、ベース層に高濃度の不純物ドーピングを行っ
て、その導電性を高めることが必要になるが、そのよう
に高濃度に不純物がドーピングされたベース層に対し、
それとは反対導電型の不純物が高濃度にドーピングされ
たエミッタ層或いはコレクタ層が接合された場合、当然
のことながら、耐圧が低下することになる。
Therefore, it is necessary to perform high-concentration impurity doping on the base layer to increase its conductivity. For such a high-concentration impurity-doped base layer,
When the emitter layer or the collector layer, which is doped with an impurity of the opposite conductivity type at a high concentration, is joined, the breakdown voltage naturally lowers.

本発明は、ヘテロ接合を有するバイポーラ半導体装置に
於いて、更に高速化を図るためベース層を薄くしても、
ベース抵抗が増大することなく且つ耐圧が低下すること
もないようにする。
The present invention, in a bipolar semiconductor device having a heterojunction, even if the base layer is thinned in order to further increase the speed,
The base resistance does not increase and the breakdown voltage does not decrease.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に依るヘテロ接合バイポーラ半導体装置に於いて
は、2次元キャリヤ・ガス層(例えば2次元ホール・ガ
ス層10が生成され得る厚さを有する一導電型半導体ベー
ス層(例えばp+型GaAsベース層3)と、その一導電型半
導体ベース層を挟んで積層され且つそれに比較してエネ
ルギ・バンド・ギャップが広いノン・ドープ或いは低濃
度反対導電型半導体バリヤ層(例えばi型或いはn-型Al
GaAsバリヤ層2及び4)と、該バリヤ層を介して積層さ
れ且つ相対向する反対導電型半導体エミッタ層及びコレ
クタ層(例えばn+型GaAsエミッタ層5及びn+型GaAsコレ
クタ層1)とを備えてなる構成になっている。
In the heterojunction bipolar semiconductor device according to the present invention, a one-conductivity-type semiconductor base layer (for example, p + -type GaAs base) having a thickness such that a two-dimensional carrier gas layer (for example, the two-dimensional hole gas layer 10) can be generated. Layer 3) and a non-doped or low-concentration opposite conductivity type semiconductor barrier layer (for example, i-type or n - type Al) which is laminated with one conductivity type semiconductor base layer sandwiched therebetween and has a wider energy band gap than that.
GaAs barrier layers 2 and 4) and semiconductor layers of opposite conductivity type and collector layers (for example, n + -type GaAs emitter layer 5 and n + -type GaAs collector layer 1) which are laminated via the barrier layer and face each other. It is prepared to be prepared.

〔作用〕[Action]

このような構成を採っていることから、ベース層が薄く
ても、実質的には2次元キャリヤ・ガス層がベースとし
て作用するので、その抵抗値は充分に低く、また、ベー
ス層が高濃度にドーピングされていても、エミッタ層と
の間或いはコレクタ層との間には高抵抗のスペーサ層が
介在しているので、耐圧は高く保持される。
With such a structure, even if the base layer is thin, the two-dimensional carrier gas layer substantially acts as a base, so that the resistance value is sufficiently low and the base layer has a high concentration. Even if it is doped to the emitter layer, a high resistance spacer layer is interposed between the emitter layer and the collector layer, so that the breakdown voltage is kept high.

〔実施例〕〔Example〕

第1図は本発明一実施例の要部切断側面図を表してい
る。尚、本実施例はnpn型に関するものである。
FIG. 1 shows a cutaway side view of an essential part of an embodiment of the present invention. The present embodiment relates to the npn type.

図に於いて、1はn+型GaAsコレクタ層、2はi型(或い
はn-型)AlGaAsバリヤ層、3はp+型GaAsベース層、4は
i型(或いはn-型)AlGaAsバリヤ層、5はn+型GaAsエミ
ッタ層、6はp+型ベース・コンタクト領域、7はエミッ
タ電極、8はベース電極、9はコレクタ電極をそれぞれ
示している。尚、本実施例に於いては、コレクタ層1は
基板を兼ねている。
In the figure, 1 is an n + type GaAs collector layer, 2 is an i type (or n type) AlGaAs barrier layer, 3 is a p + type GaAs base layer, 4 is an i type (or n type) AlGaAs barrier layer 5 is an n + type GaAs emitter layer, 6 is a p + type base contact region, 7 is an emitter electrode, 8 is a base electrode, and 9 is a collector electrode. In this embodiment, the collector layer 1 also serves as the substrate.

本実施例に於ける各部分の諸データを例示すると次の通
りである。
The following is an example of various data of each part in this embodiment.

(1) n+型GaAsコレクタ層1について 不純物濃度:1×1018〜1019〔cm-3〕 (2) i型(或いはn-型)AlGaAsバリヤ層2について 厚さ:500〔Å〕 (3) p+型GaAsベース層3について 厚さ:100〔Å〕以下 不純物濃度:1×1018〜1019〔cm-3〕 (4) i型(或いはn-型)AlGaAsバリヤ層4について 厚さ:300〜500〔Å〕 (5) n+型GaAsエミッタ層5について 厚さ:1000〔Å〕以上 不純物濃度:1×1018〔cm-3〕以上 (6) p+型ベース・コンタクト領域6について 不純物濃度:5×1018〜1019〔cm-3〕 第2図は第1図に関して説明した実施例に於けるエミッ
タ電極7の直下に於けるエネルギ・バンド・ダイヤグラ
ムを表し、第1図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
(1) About n + type GaAs collector layer 1 Impurity concentration: 1 × 10 18 to 10 19 [cm −3 ] (2) About i type (or n type) AlGaAs barrier layer 2 Thickness: 500 [Å] ( 3) About p + type GaAs base layer 3 Thickness: 100 [Å] or less Impurity concentration: 1 × 10 18 to 10 19 [cm -3 ] (4) About i type (or n type) AlGaAs barrier layer 4 Thickness Length: 300 to 500 [Å] (5) About n + type GaAs emitter layer 5 Thickness: 1000 [Å] or more Impurity concentration: 1 × 10 18 [cm -3 ] or more (6) p + type base contact region No. 6 Impurity concentration: 5 × 10 18 to 10 19 [cm −3 ] FIG. 2 shows an energy band diagram immediately below the emitter electrode 7 in the embodiment described with reference to FIG. The same symbols as those used in the figures represent the same parts or have the same meanings.

図に於いて、10は2次元ホール・ガス層、ECは伝導帯の
底、EFはフェルミ・レベル、EVは価電子帯の頂、e-はエ
レクトロン、○内に+印は正電荷、○内に−印は負電荷
をそれぞれ示している。
In the figure, 10 is a two-dimensional hole gas layer, E C is the bottom of the conduction band, E F is the Fermi level, E V is the top of the valence band, e is the electron, and the + sign inside ○ is positive. The electric charge and the-mark in the circle indicate negative electric charge.

各図から判るように、前記実施例に於いては、エミッタ
層5からコレクタ層1へ流れる電子流を制御する為のベ
ース層3としては、p型ドーパントから供給されるホー
ルが、ヘテロ接合に於けるバリヤの存在に依り、2次元
ホール・ガス層10を生成するので、それを利用してい
る。即ち、2次元ホール・ガス層10に於いては、その2
次元性に基づくフェルミ・エネルギの増大とスクリーニ
ング効果とに依り、高移動度のホール・ガスが存在する
ので、それを低抵抗のベースとして利用するようにして
いる。そして、充分に低いベース抵抗値を実現する為に
ベース層3は高濃度にドーピングしてあるが、コレクタ
層或いはエミッタ層5との間にはバリヤ層2或いは4が
介在しているので、耐圧は充分に高く維持される。
As can be seen from the figures, in the above-described embodiment, as the base layer 3 for controlling the electron flow flowing from the emitter layer 5 to the collector layer 1, a hole supplied from a p-type dopant forms a heterojunction. Since the two-dimensional hole gas layer 10 is generated due to the existence of the barrier in the barrier, it is used. That is, in the two-dimensional hole / gas layer 10,
Due to the increase of the Fermi energy based on the dimensionality and the screening effect, there is a hole gas of high mobility, so that it is used as a base of low resistance. The base layer 3 is highly doped in order to realize a sufficiently low base resistance value, but since the barrier layer 2 or 4 is interposed between the base layer 3 and the collector layer or the emitter layer 5, the breakdown voltage is high. Is maintained high enough.

前記実施例に於いて、p+型GaAsベース層3を形成する場
合、高濃度にp型ドーパントを導入する手段としてプレ
ーナ・ドーピング法を適用すると良い。これは、例えば
分子線エピタキシャル成長(molecular beam epitaxy:M
BE)法のように極薄層を形成することができる技術を適
用し、例えばp型GaAs層を成長させるには、GaAs膜の成
長と、可能ならば単原子層に近いような薄いp型不純物
膜の成長とを繰り返し、結果的に高濃度のp型不純物を
含有したGaAs層を得るものである。また、前記実施例に
於いては、npn型を対象としたが、各半導体層の導電型
を反対にすればpnp型にも適用できることは云うまでも
ない。
When forming the p + -type GaAs base layer 3 in the above-mentioned embodiment, it is preferable to apply the planar doping method as a means for introducing the p-type dopant in a high concentration. This is the case, for example, for molecular beam epitaxy (M).
For example, in order to grow a p-type GaAs layer by applying a technique capable of forming an ultra-thin layer such as the BE) method, the growth of a GaAs film and, if possible, a thin p-type similar to a monoatomic layer. The growth of the impurity film is repeated, and as a result, a GaAs layer containing a high concentration of p-type impurities is obtained. Further, although the npn type is targeted in the above-mentioned embodiment, it is needless to say that the present invention can be applied to the pnp type if the conductivity types of the respective semiconductor layers are reversed.

〔発明の効果〕〔The invention's effect〕

本発明に依るヘテロ接合バイポーラ半導体装置に於いて
は、2次元キャリヤ・ガス層が生成され得る厚さを有す
る一導電型半導体ベース層と、該一導電型半導体ベース
層を挟んで積層され且つそれに比較してエネルギ・バン
ド・ギャップが広いノン・ドープ或いは低濃度反対導電
型半導体バリヤ層と、該バリヤ層を介して積層され且つ
相対向する反対導電型半導体エミッタ層及びコレクタ層
(或いは基板)とを備えた構成になっている。この構成
に依ると、ベース層は2次元キャリヤ・ガス層が生成さ
れる程度の厚さとなっているので極めて薄く、従って、
キャリヤがベース層を走行する時間は非常に短いから高
速であり、また、ヘテロ構造を持たないホモ接合バイポ
ーラ半導体装置に比較した場合には勿論のこと、通常の
ヘテロ接合バイポーラ半導体装置に比較してもベース抵
抗は低くすることが可能であり、更にまた、そのように
ベース抵抗が低くてもバリヤ層の存在に依り耐圧は充分
に高く維持され、しかも、エミッタ層側のヘテロ接合に
依り、ベース層にホット・エレクトロンを注入すること
ができる為、その高速性は更に向上する。
In a heterojunction bipolar semiconductor device according to the present invention, a one-conductivity-type semiconductor base layer having a thickness capable of generating a two-dimensional carrier gas layer, and a one-conductivity-type semiconductor base layer sandwiched between the one-conductivity-type semiconductor base layer and A non-doped or low-concentration opposite conductivity type semiconductor barrier layer having a wider energy band gap, and an opposite conductivity type semiconductor emitter layer and a collector layer (or a substrate) which are laminated via the barrier layer and face each other. It is configured with. According to this structure, the base layer is so thin that the two-dimensional carrier gas layer is generated, so that
The carrier travels in the base layer for a very short time, which is fast, and when compared with a homojunction bipolar semiconductor device having no heterostructure, it can be compared with a normal heterojunction bipolar semiconductor device. It is possible to lower the base resistance, and even if the base resistance is low, the breakdown voltage is maintained sufficiently high due to the existence of the barrier layer, and the heterojunction on the emitter layer side allows the base resistance to be high. The ability to inject hot electrons into the layer further improves its speed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明一実施例の要部切断側面図、第2図は第
1図に見られる実施例に於けるエネルギ・バンド・ダイ
ヤグラムをそれぞれ表している。 図に於いて、1はn+型GaAsコレクタ層、2はi型(或い
はn-型)AlGaAsバリヤ層、3はp+型GaAsベース層、4は
i型(或いはn-型)AlGaAsバリヤ層、5はn+型GaAsエミ
ッタ層、6はp+型ベース・コンタクト領域、7はエミッ
タ電極、8はベース電極、9はコレクタ電極、10は2次
元ホール・ガス層をそれぞれ示している。
FIG. 1 is a side view of a main part of an embodiment of the present invention, and FIG. 2 is an energy band diagram of the embodiment shown in FIG. In the figure, 1 is an n + type GaAs collector layer, 2 is an i type (or n type) AlGaAs barrier layer, 3 is a p + type GaAs base layer, 4 is an i type (or n type) AlGaAs barrier layer 5 is an n + type GaAs emitter layer, 6 is ap + type base contact region, 7 is an emitter electrode, 8 is a base electrode, 9 is a collector electrode, and 10 is a two-dimensional hole gas layer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】2次元キャリヤ・ガス層が生成され得る厚
さを有する一導電型半導体ベース層と、 該一導電型半導体ベース層を挟んで積層され且つそれに
比較してエネルギ・バンド・ギャップが広いノン・ドー
プ或いは低濃度反対導電型半導体バリヤ層と、 該バリヤ層を介して積層され且つ相対向する反対導電型
半導体エミッタ層及びコレクタ層(或いは基板)と を備えてなることを特徴とするヘテロ接合バイポーラ半
導体装置。
1. A one-conductivity-type semiconductor base layer having a thickness with which a two-dimensional carrier gas layer can be generated, and a one-conductivity-type semiconductor base layer sandwiched between the one-conductivity-type semiconductor base layer and an energy band gap in comparison therewith. It is characterized by comprising a wide non-doped or low-concentration opposite conductivity type semiconductor barrier layer, and opposite conductivity type semiconductor emitter layer and collector layer (or substrate) which are laminated via the barrier layer and oppose each other. Heterojunction bipolar semiconductor device.
JP18095385A 1985-08-20 1985-08-20 Heterojunction bipolar semiconductor device Expired - Lifetime JPH0666318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18095385A JPH0666318B2 (en) 1985-08-20 1985-08-20 Heterojunction bipolar semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18095385A JPH0666318B2 (en) 1985-08-20 1985-08-20 Heterojunction bipolar semiconductor device

Publications (2)

Publication Number Publication Date
JPS6242451A JPS6242451A (en) 1987-02-24
JPH0666318B2 true JPH0666318B2 (en) 1994-08-24

Family

ID=16092160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18095385A Expired - Lifetime JPH0666318B2 (en) 1985-08-20 1985-08-20 Heterojunction bipolar semiconductor device

Country Status (1)

Country Link
JP (1) JPH0666318B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2696849B2 (en) * 1987-09-02 1998-01-14 日本電気株式会社 Semiconductor device
US4825269A (en) * 1988-03-04 1989-04-25 Stanford University Double heterojunction inversion base transistor
JPH0291948A (en) * 1988-09-29 1990-03-30 Fujitsu Ltd Bipolar transistor
JP2679639B2 (en) * 1994-09-12 1997-11-19 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP6202409B2 (en) * 2016-02-04 2017-09-27 株式会社パウデック Heterojunction bipolar transistors and electrical equipment
WO2023089653A1 (en) * 2021-11-16 2023-05-25 日本電信電話株式会社 Bipolar transistor

Also Published As

Publication number Publication date
JPS6242451A (en) 1987-02-24

Similar Documents

Publication Publication Date Title
JP2773487B2 (en) Tunnel transistor
JPH0611056B2 (en) High-speed semiconductor device
JPS5943097B2 (en) semiconductor device
JPH0665216B2 (en) Semiconductor device
JPH0666318B2 (en) Heterojunction bipolar semiconductor device
JPS63306660A (en) Hetero junction bipolar transistor
JPH0665217B2 (en) Transistor
EP0092645B1 (en) Transistor and circuit including a transistor
JPS61147577A (en) Complementary semiconductor device
JPS61121358A (en) High-speed semiconductor device
JPH0459786B2 (en)
JP2800299B2 (en) Heterostructure semiconductor device
JP3246401B2 (en) Heterojunction bipolar transistor
JPH0831471B2 (en) Resonant tunneling transistor
JPH07161727A (en) Heterobipolar transistor
JPH088360B2 (en) Tunnel transistor and manufacturing method thereof
JPH04221834A (en) Double hetero bipolar transistor
JP2658934B2 (en) Tunnel transistor
JPH07263708A (en) Tunnel transistor
JP2621854B2 (en) High mobility transistor
JP2655594B2 (en) Integrated semiconductor device
JPH0620142B2 (en) Semiconductor device
JPS6292368A (en) Semiconductor device
JPS6247157A (en) Semiconductor device
JP2623698B2 (en) Heterojunction transistor