JPH0665994B2 - Peak value detection circuit - Google Patents
Peak value detection circuitInfo
- Publication number
- JPH0665994B2 JPH0665994B2 JP59146821A JP14682184A JPH0665994B2 JP H0665994 B2 JPH0665994 B2 JP H0665994B2 JP 59146821 A JP59146821 A JP 59146821A JP 14682184 A JP14682184 A JP 14682184A JP H0665994 B2 JPH0665994 B2 JP H0665994B2
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- output
- transistor
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は信号のピーク値を検出する回路に係り、特に光
デイジタル伝送システムにおける光出力信号のように直
流成分と信号成分が重畳された信号のピーク値を検出す
るに好適なピーク値検出回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for detecting a peak value of a signal, and particularly to a signal in which a direct current component and a signal component are superposed, such as an optical output signal in an optical digital transmission system. The present invention relates to a peak value detection circuit suitable for detecting a peak value.
従来のピーク値検出回路は第１図に示すように端子１か
ら入力された信号をコンデンサ２で交流分だけを通し、
ダイオード３、コンデンサ４で信号振幅を検出するもの
であり、端子１に入力される直流レベルが一般的に高
く、コンデンサ２を短絡して直流結合させることが不可
能なため、直流成分の重畳された信号のピーク値を検出
することはできなかつた。In the conventional peak value detection circuit, as shown in FIG. 1, the signal input from the terminal 1 is passed through the capacitor 2 by the alternating current component,
Since the signal amplitude is detected by the diode 3 and the capacitor 4, the DC level input to the terminal 1 is generally high, and it is impossible to short-circuit the DC connection of the capacitor 2 and therefore the DC component is superimposed. It was not possible to detect the peak value of the signal.
さらに、端子５のピーク値検出出力を増幅し、基準値と
比較する動作が必要であり回路構成が複雑となつてい
た。Further, it is necessary to amplify the peak value detection output of the terminal 5 and compare it with a reference value, which complicates the circuit configuration.
本発明の目的は、直流成分が重畳されている信号に対し
ても正確にピーク値検出を行なうことが可能であり、同
時に基準値との比較を同時に行なえるピーク値検出回路
を提供することにある。An object of the present invention is to provide a peak value detection circuit capable of accurately detecting a peak value even for a signal on which a direct current component is superimposed and simultaneously performing comparison with a reference value. is there.
本発明は信号入力とピーク値検出回路を直流結合するこ
とにより、従来不可能であつた直流が重畳された信号の
ピーク値検出を可能とし、また基準電圧を入力すること
により従来別々に行なわれていたピーク値検出、基準値
との比較という２つの動作を同時に行なえるようにした
ものである。The present invention makes it possible to detect the peak value of a signal on which a direct current is superimposed, which has been impossible in the past, by DC coupling the signal input and the peak value detection circuit. Also, the present invention can be performed separately by inputting a reference voltage. The two operations, that is, the peak value detection and the comparison with the reference value, can be performed at the same time.
以下本発明の１実施例を図を用いて詳細に説明する。第
２図は本発明を光デイジタル送信機の光出力モニタ回路
に適用した場合のブロツク図を示す。同図において端子
10に入力された信号は、駆動回路11、発光素子12により
光信号となり送り出される。同時に光信号の１部は受光
器13により検出され、増幅器14により電圧信号に変換さ
れる。さらに本発明によるピーク値検出回路15によりピ
ーク値が検出され、基準値との誤差信号が端子16より出
力される。この誤差信号を駆動回路11に帰還し、光出力
を一定に制御する。An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 2 is a block diagram when the present invention is applied to an optical output monitor circuit of an optical digital transmitter. Terminal in the figure
The signal input to 10 is converted into an optical signal by the drive circuit 11 and the light emitting element 12, and is sent out. At the same time, a part of the optical signal is detected by the photodetector 13 and converted into a voltage signal by the amplifier 14. Further, the peak value detection circuit 15 according to the present invention detects the peak value, and an error signal with respect to the reference value is output from the terminal 16. This error signal is fed back to the drive circuit 11 and the light output is controlled to be constant.
ところで光出力は第３図に示すように直流成分P2に交流
成分が重畳されたものである。第４図はこの光出力に対
応するモニタ電圧出力（第２図14の出力）を示してい
る。同図でV1,V2はそれぞれ光出力のピークP1、光出力
の直流分P2に対応している。V0は光出力が零の時に対応
する。従来のピーク値検出回路では（V1−V2）しか検出
できないため、光出力の交流成分（P1−P2）しか検出で
きないことになり、光出力の直流分P2だけ誤差を生じ
る。By the way, as shown in FIG. 3, the optical output has a direct current component P 2 and an alternating current component superposed thereon. FIG. 4 shows the monitor voltage output (output of FIG. 2) corresponding to this optical output. In the figure, V 1 and V 2 correspond to the peak P 1 of the optical output and the direct current component P 2 of the optical output, respectively. V 0 corresponds to when the light output is zero. Since the conventional peak value detection circuit can detect only (V 1 −V 2 ), only the AC component (P 1 −P 2 ) of the light output can be detected, and an error occurs by the DC component P 2 of the light output.
第５図は実施例の回路図を示す。ここで第２図14の出力
（モニタ出力）はトランジスタQ1のベース（端子20）に
直流結合される。トランジスタQ1のエミツタは抵抗R1、
コンデンサC1を介してトランジスタQ2のエミツタに接続
されている。トランジスタQ2のベース（端子21）には基
準電圧Vrefが印加される。モニタ出力ピーク値は抵抗R1
とコンデンサC1でピーク値が検出され、トランジスタQ3
のエミツタ（端子22）にピーク値と基準値の差（V1−Vr
ef）にほぼ比例した電圧Vpが出力される。トランジスタ
Q4及びQ5はそれぞれトランジスタQ1とQ2及びQ3に流すバ
イアス電流を決める機能を持つ。すなわちQ4及びQ5のベ
ースに与えられる電圧をVB、Q4及びQ5のベース・エミツ
タ間電圧をVbe、及び電源電圧をVEEとすると、トランジ
スタQ1とQ2に流れるバイアス電流はそれぞれ、 IB1＝（Vb−Vbe−VEE）／R2 IB2＝（Vb−Vbe−VEE）／R3 と表すことができる。FIG. 5 shows a circuit diagram of the embodiment. Here, the output (monitor output) of FIG. 2 is DC-coupled to the base (terminal 20) of the transistor Q 1 . The emitter of transistor Q 1 is resistor R 1 ,
It is connected to the emitter of transistor Q 2 via capacitor C 1 . The reference voltage Vref is applied to the base (terminal 21) of the transistor Q 2 . Monitor output peak value is resistance R 1
And the peak value is detected by capacitor C 1 and transistor Q 3
The difference between the peak value and the reference value (V 1 −Vr
A voltage Vp that is almost proportional to ef) is output. Transistor
Q 4 and Q 5 have the function of determining the bias currents to flow in the transistors Q 1 , Q 2 and Q 3 , respectively. That is, if the voltage applied to the bases of Q 4 and Q 5 is V B , the base-emitter voltage of Q 4 and Q 5 is V be, and the power supply voltage is V EE , the bias currents flowing in the transistors Q 1 and Q 2 are Each can be represented as I B1 = (Vb-Vbe-V EE ) / R 2 I B2 = (Vb-Vbe-V EE ) / R 3 .
この回路では、トランジスタQ1のエミツタに容量C1と抵
抗R1が接続されている。そのC1とR1の他端はQ2のエミツ
タに接続され、かつ定電流負荷Q4のコレクタに接続され
ている。したがってQ4で決まる電流（上記IB1）は、Vre
f（Q2のベース電位）とQ2のエミッタ電位（Ve2）、V
1（Q1のベース電位）とQ1のエミッタ電位（Ve1）の大小
関係によりQ1あるいはQ2を流れる。そしてQ1に電流が流
れた場合はR1での電圧分だけQ1のエミッタ電位が上が
り、電流が流れにくくなる。この電位は、容量C1で保持
される。その結果、容量C1の両端の電圧をVCとすると、 V1−Vbe−VC＝Vref−Vbe すなわち、VC＝V1−Vrefとなる。このVCが信号のピーク
値に対応し、Vrefは直流的な基準電位を与える。もちろ
ん電源電圧が自由に選べるのであれば、C1とR1の下端を
グランドレベルとし、Vrefを特に定めなくとも動作する
が、ここでは負電源のみを用いて回路を構成する関係で
Vrefを作っている。第６図はモニタ出力のピーク値と基
準電圧の差（V1−Vref）に対する出力電圧VPの関係を測
定した結果を示している。マーク率（信号の“1"の割
合）を１／2,1／４に変化させているがいずれの場合に
も（V1−Vref）にほぼ比例した出力が得られている。In this circuit, the capacitor C 1 and the resistor R 1 are connected to the emitter of the transistor Q 1 . The other ends of C 1 and R 1 are connected to the emitter of Q 2 and also to the collector of constant current load Q 4 . Therefore, the current determined by Q 4 (above I B1 ) is Vre
f and Q 2 of the emitter potential (base potential of the Q 2) (Ve 2), V
Flowing Q 1 or Q 2 by the magnitude relation of 1 to Q 1 emitter potential (base potential of the Q 1) (Ve 1). And when a current flows in the Q 1 raise the emitter potential of the voltage amount corresponding to Q 1 in R 1, the current hardly flows. This potential is held by the capacitor C 1 . As a result, assuming that the voltage across the capacitor C 1 is V C , V 1 −Vbe−V C = Vref−Vbe, that is, V C = V 1 −Vref. This V C corresponds to the peak value of the signal, and V ref gives a DC reference potential. Of course, if the power supply voltage can be freely selected, the lower ends of C 1 and R 1 can be set to the ground level, and Vref does not have to be specified, but the circuit is constructed using only the negative power supply.
I'm making a Vref. FIG. 6 shows the result of measurement of the relationship between the output voltage V P and the difference (V 1 −Vref) between the peak value of the monitor output and the reference voltage. Output which is substantially proportional to the even (V 1 -Vref) in each case, but is varied to 1 / 2,1 / 4 (ratio of "1" of the signal) the mark ratio is obtained.
本発明によれば、信号振幅ではなく、真のピーク値を検
出でき、また基準値との比較も同時に行なえるため光デ
イジタル信号のように直流が重畳された信号のピーク値
を検出する場合に大きな効果がある。According to the present invention, not the signal amplitude but the true peak value can be detected, and the comparison with the reference value can be performed at the same time. Therefore, when detecting the peak value of a signal on which direct current is superimposed, such as an optical digital signal. It has a great effect.
第１図は従来のピーク値検出回路の回路図、第２図は本
発明の１実施例のブロツク図、第３図は光出力波形を示
す図、第４図は光出力モニタ電圧波形を示す図、第５図
は本発明の１実施例の回路図、第６図は第５図に示した
本発明の１実施例の特性を示す図である。 １……入力端子、２……コンデンサ、３……抵抗、４…
…コンデンサ、５……出力端子、10……入力端子、11…
…駆動回路、12……発光素子、13……受光素子、14……
増幅器、15……ピーク値検出回路、16……出力端子、20
……入力端子、21……基準電圧入力端子、22……ピーク
値出力端子、Q1,Q2,Q3……トランジスタ、R1,R2,R3……
抵抗、C1……コンデンサ。FIG. 1 is a circuit diagram of a conventional peak value detecting circuit, FIG. 2 is a block diagram of one embodiment of the present invention, FIG. 3 is a diagram showing an optical output waveform, and FIG. 4 is a waveform of an optical output monitor voltage. FIG. 5 is a circuit diagram of one embodiment of the present invention, and FIG. 6 is a diagram showing characteristics of one embodiment of the present invention shown in FIG. 1 ... input terminal, 2 ... capacitor, 3 ... resistor, 4 ...
… Capacitor, 5… Output terminal, 10… Input terminal, 11…
… Drive circuit, 12 …… Light emitting element, 13 …… Light receiving element, 14 ……
Amplifier, 15 ... Peak value detection circuit, 16 ... Output terminal, 20
...... Input terminal, 21 …… Reference voltage input terminal, 22 …… Peak value output terminal, Q 1 , Q 2 , Q 3 …… Transistor, R 1 , R 2 , R 3 ……
Resistor, C 1 ... Capacitor.
Claims (1)
コレクタが正電源に接続されベースに信号が入力される
第１のトランジスタと、コレクタが正電源に接続されエ
ミッタが定電流源に接続されベースに基準電圧が入力さ
れる第２のトランジスタと、上記第１のトランジスタ及
び第２のトランジスタのエミッタ間に接続された抵抗と
コンデンサの並列回路とから成り、上記第１のトランジ
スタのエミッタから出力を取り出すことを特徴とするピ
ーク値検出回路。1. A circuit for detecting a peak value of a signal, comprising:
A first transistor having a collector connected to the positive power supply and having a signal input to the base; a second transistor having a collector connected to the positive power supply, having an emitter connected to a constant current source and having a reference voltage input to the base; A peak value detection circuit comprising a parallel circuit of a resistor and a capacitor connected between the emitters of a first transistor and a second transistor, wherein an output is taken out from the emitter of the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59146821A JPH0665994B2 (en) | 1984-07-17 | 1984-07-17 | Peak value detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59146821A JPH0665994B2 (en) | 1984-07-17 | 1984-07-17 | Peak value detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126870A JPS6126870A (en) | 1986-02-06 |
| JPH0665994B2 true JPH0665994B2 (en) | 1994-08-24 |
Family
ID=15416287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59146821A Expired - Lifetime JPH0665994B2 (en) | 1984-07-17 | 1984-07-17 | Peak value detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0665994B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786513B2 (en) * | 1988-12-14 | 1995-09-20 | 三菱電機株式会社 | Data receiver |
-
1984
- 1984-07-17 JP JP59146821A patent/JPH0665994B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6126870A (en) | 1986-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07176782A (en) | Light detection circuit using avalanche photodiode | |
| JPH04212070A (en) | Circuit for measuring level of input electric signal | |
| KR830001456B1 (en) | Overcurrent Protection Circuit for Power Transistor | |
| JP2001511892A (en) | Current sensor based on compensation principle | |
| JPH0665994B2 (en) | Peak value detection circuit | |
| US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
| US4245170A (en) | Detector | |
| JP2915442B2 (en) | Automatic gain control method | |
| US4513245A (en) | DC current detector | |
| JP2001356139A (en) | Current detecting circuit | |
| JP2862370B2 (en) | Current detection circuit | |
| JPS58127134A (en) | Detecting circuit for temperature | |
| GB2272300A (en) | Current measurement by means of shunt resistor | |
| JPS62266470A (en) | Peak value detection circuit | |
| JPH076539Y2 (en) | Transmission line fault current detector | |
| JPH01295175A (en) | Current measuring circuit | |
| JPH05209788A (en) | Photocurrent detecting circuit | |
| KR100355381B1 (en) | Current-controlled power amplifier | |
| JPH0216042B2 (en) | ||
| JP2589744Y2 (en) | Photoelectric detector | |
| JPS58272B2 (en) | transistor rectifier circuit | |
| KR830001932B1 (en) | Amplification circuit | |
| JPS5947356B2 (en) | Logarithmic conversion circuit for resistance change sensor | |
| JPS6234283B2 (en) | ||
| JPH0222816Y2 (en) |