JPH0662440A

JPH0662440A - テレビジョン信号デコーダ

Info

Publication number: JPH0662440A
Application number: JP4032736A
Authority: JP
Inventors: Jon A Fairhurst; ジョン・エイ・フェアハースト
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1991-01-24
Filing date: 1992-01-23
Publication date: 1994-03-04
Anticipated expiration: 2010-12-18
Also published as: US5136368A; EP0496558B1; JPH07274219A; JPH07274220A; EP0496558A2; JPH07118819B2; DE69215119T2; EP0496558A3; DE69215119D1

Abstract

(57)【要約】（修正有）【目的】テレビ信号のデコーダを効率的に構成する。【構成】テレビ信号はタイミング回路２４でモニタされ
ると同時にマルチプレクサ２６の一方の入力端に供給さ
れる。マルチプレクサ２６の他方の入力端には試験信号
メモリＡ２０より試験信号が供給される。タイミング回
路２４はクロック信号と水平・垂直同期同期信号とを発
生し、試験信号発生器及びブランキングシーケンサ１８
と同期発生回路３８とに供給する。混合器３０は包絡線
発生器３２が発生した包絡線信号を用いて２つの入力点
Ａ，Ｂの信号間を滑らかに遷移させる。ブロック３４に
より混合器３０の出力信号をクロミナンス信号及びルミ
ナンス信号に分離しコンポーネント部分に復調する。次
にルミナンス及びクロミナンス成分をマトリックス３６
に供給してＲ，Ｇ，Ｂ出力信号を発生し、マルチプレク
サ４０，４２，４４に夫々供給する。これらマルチプレ
クサは同期発生回路３８からの同期情報によりこれら入
力信号を切換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複合テレビジョン信号
をデコードするデコーダ、特に、製造コストを下げると
共に、性能を改善したテレビジョン信号デコーダに関す
る。

【０００２】

【従来の技術】複合テレビジョン信号は、ルミナンス情
報の主搬送波と、直角位相変調副搬送波とから構成され
ており、この直角位相変調副搬送波は、直角位相変調さ
れたクロミナンスの２つの成分を含み、主搬送波に重畳
されている。デコーダは、最低限、搬送波信号及び副搬
送波信号を分離して、主搬送波の内容を基にしたルミナ
ンス出力を発生すると共に、副搬送波を直角位相復調し
て、２つのクロミナンス（クロマ）成分を発生しなけれ
ばならない。

【０００３】デコーダを商用的に利用できるようにする
ためには、このデコーダに、入出力の直流再生と、出力
同期信号の付加を含めたブランキング処理と、内部試験
信号の発生と、優れたフィルタ処理と、ユーザがパラメ
ータを調整できるようにするローカル制御及びリモート
制御と、標準及び非標準コンポーネント・フォーマット
の少なくとも一部の、好適には総べてのマトリックス変
換と、システムのタイミング要求に合せるのを容易にす
るために電気信号路の長さを可変にすることと、デコー
ダ自体の調整及び故障修理を援助するための機能とが必
要になる。

【０００４】図６は、従来の典型的なカラー・テレビジ
ョン信号デコーダのブロック図である。この従来のデコ
ーダは、分離した赤、緑及び青信号を出力信号として発
生する直前に、これら信号をブランキング処理する。ま
た、典型的には、発生した試験信号と、赤、緑及び青の
コンポーネント・カラー信号とを同期及びブランキング
処理する直前に切り替える。

【０００５】図６の従来のデコーダを更に説明する。こ
のデコーダは、信号調整回路１００により、バッファ、
クランプ、クリッピング等の処理を実行して、複合ビデ
オ信号入力を調整する。クロマ（クロミナンス）・フィ
ルタ１０２により、この調整した複合ビデオ信号をろ波
して、複合信号からクロミナンス直角位相変調副搬送波
を分離する。減算器１０４により、複合信号からクロミ
ナンス信号を減算して、ルミナンス信号を発生する。直
角位相復調器１０６は、クロミナンス信号を直角位相復
調して、ＮＴＳＣではＩ及びＱカラー信号を発生し、Ｐ
ＡＬではＵ及びＶカラー信号を発生する。この直角位相
復調処理には、副搬送波への位相ロックが必要であり、
この位相ロックをカラー・ロック回路１０８により行
う。Ｒ、Ｇ、Ｂマトリックス１１０により、Ｉ、Ｑ及び
ルミナンス信号を赤（Ｒ）、緑（Ｇ）及び青（Ｂ）信号
に変換する。同期及びブランキング処理回路１１２は、
マトリックス１１０からの信号及び同期分離回路１１４
からの信号により、同期及びブランキング処理をし、
Ｇ、Ｇ及びＢ出力信号を発生する。オプションとしてコ
ンポーネント試験信号発生器を設け、Ｒ、Ｇ及びＢ信号
とは別に、コンポーネント試験信号を同期及びブランキ
ング処理回路１１２に供給する。

【０００６】

【発明が解決しようとする課題】上述と同じ機能を、従
来技術よりも効果的に実現できる改良されたテレビジョ
ン信号デコーダが望まれている。

【０００７】したがって、本発明の目的の１つは、その
全体的な設計をより効率的且つ効果的にした新規なテレ
ビジョン信号デコーダを提供することである。この目的
を達成するために、新規なデコーダ設計は、信号経路に
おいて、ブランキング処理と、内部試験信号発生（ＴＳ
Ｇ）とを容易に一体化し、出力端において、同期信号を
容易に付加できるようにする。

【０００８】本発明の他の目的は、デコーダまでの見か
けの電気信号経路長に対する制御を行うことにより、ス
タジオ環境において生じるタイミング問題を解決する手
段を提供することである。この目的は、可変電気信号経
路長入力回路により達成する。この回路は、複合ビデオ
入力信号の種々の信号源に関連した異なる遅延を自動的
に補償する。

【０００９】本発明の更に他の目的は、デコーダの調整
及び故障修理を援助する診断バスの提供にある。この目
的は、同期及び診断に割り当てられたバスと、通常動作
及び診断動作のいずれが行われているかに応じてこのバ
スを制御する相互手段とにより達成できる。

【００１０】

【課題を解決するための手段及び作用】本発明によれ
ば、混合器は、包絡線関数Ｃを用い、次の関係に応じ
て、２つの入力Ａ及びＢを切り替える。その関係とは、
出力＝Ａ＊Ｃ＋Ｂ（１−Ｃ）である（＊は掛け算記
号）。なお、Ａは、通常動作における複合テレビジョン
信号入力か、又は、試験信号発生動作における第１試験
信号メモリの出力信号のいずれかである。また、Ｂは、
通常動作における固定ブランキング・レベルか、又は、
試験信号発生動作における第２試験信号メモリの出力信
号のいずれかである。試験信号発生器及びブランキング
・シーケンサは、２個の試験信号メモリに試験信号を供
給すると共に、包絡線発生器に包絡線制御信号を供給し
て、いつ、どの方向に遷移包絡線信号を混合器に供給す
るかを知らせる。マイクロプロセッサが、可変電気信号
経路長の前端（フロント・エンド）となる。このマイク
ロプロセッサは、メモリから、特定の複合ビデオ信号源
に関連したタイミングを読出し、ＦＩＦＯ（ファースト
・イン・ファースト・アウト）バッファ・メモリに蓄積
されたビデオのフレームをデコーダの残りの部分に供給
する前に、このＦＩＦＯを制御するタイミング回路に適
切な時間だけ待つように指示する。バスは、同期信号
と、関心のある診断点からの信号とに割り当てられ、通
常動作期間は同期発生回路により制御され、診断期間は
マイクロプロセッサにより制御される。

【００１１】

【実施例】本発明を更に理解するために、以下、添付図
を参照して、本発明の好適実施例を説明する。なお、添
付図において、同じ参照番号は、同じ要素を表わす。

【００１２】カラー・テレビジョン信号デコーダは、一
般的には、複合（ＮＴＳＣ又はＰＡＬ）テレビジョン信
号を受け、これにより、コンポーネント・テレビジョン
信号を発生する。このコンポーネント・テレビジョン信
号は、ＲＧＢ、ベータ、ＥＢＵ−Ｎ１０Ｎ等の「３ワイ
ヤ」フォーマットか、ＭＡＣ又は４：２：２等のマルチ
プレクスされたフォーマット等の任意のものでよい。

【００１３】図１は、本発明によるカラー・テレビジョ
ン信号デコーダの一部のブロック図である。本発明で
は、新たな方法で、ブランキング処理と、内部試験信号
発生と、出力同期の付加とを一体化している。複合カラ
ー・テレビジョン信号は、タイミング回路２４によりモ
ニタされると共に、信号選択手段であるマルチプレクサ
（ＭＵＸ）２６の一方の入力端に供給される。このマル
チプレクサ２６の他方の入力端には、試験信号メモリＡ
２０に蓄積された試験信号が供給される。タイミング回
路２４は、クロック信号と、水平及び垂直同期信号とを
発生する。これら信号は、試験信号発生器（ＴＳＧ）及
びブランキング・シーケンサ１８と、同期発生回路３８
とに供給される。

【００１４】信号経路に試験信号発生器を容易に挿入で
きるのが望ましい。なお、この信号経路には、１チャン
ネルのみの情報があり、最大数の下流の回路を通過す
る。これら回路は、故障修理、試験及び調整に有用であ
る。従来は、試験信号発生器がＲ、Ｇ、Ｂ等のコンポー
ネント試験信号を発生するようになっていたので、試験
信号発生器はこのようになっていなかった。このような
装置が提案されて以来、試験信号発生器を信号経路の上
流に挿入するため、これらコンポーネント試験信号をコ
ンポーネント信号に変換する高品質のエンコーダが必要
とされていたが、経済的に実現できなかった。

【００１５】本発明によれば、ＴＳＧ（試験信号発生
器）及びブランキング・シーケンサ１８は、２つの試験
信号を発生する。これら試験信号の各々の期間は、１副
搬送波サイクル（４サンプル）である。この情報の１サ
イクルを繰返し用いて、カラー・バー・パターン内とな
るように、ルミナンス及びクロミナンスの所望の特定組
み合せを発生する。ＴＳＧ及びブランキング・シーケン
サ１８は、単純なステート・マシーンであり、クロック
と、水平及び垂直同期信号と、通常ビデオ・パターン及
び種々の試験パターンを選択する信号とを受ける。クロ
ック信号及び同期信号を用いて、フレーム、ライン及び
ピクセルの点から、ビデオ信号の流れ内の現在位置を追
跡し続ける。かかるステート・マシーンは、制御ロジッ
ク、ＥＰＲＯＭ及びレジスタから構成できる。

【００１６】この方法は、以前は行なわれていなかった
が、ブランキングは、デコーダ・チェイン内で、初期
に、最も効果的に行なう。なお、ここには、単一チャン
ネルの情報がある。これを達成するために、混合器３０
は、包絡線発生器３２が発生した包絡線信号Ｃを用い
て、２つの入力点Ａ及びＢの信号間を滑らかに遷移させ
る（切り替える）。この包絡線の形は、好適には、sin
(x) の２乗の関数である。混合器３０は、包絡線Ｃを用
いて、Ａ＊Ｃ＋Ｂ（１−Ｃ）である出力信号を発生す
る。よって、サンプル数、典型的には約１０のサンプル
数にわたって、Ｃが１から０に変わると、混合器の出力
信号は、総てＡから総てＢに変化する。なお、Ａは、典
型的には、複合カラー・テレビジョン信号であり、Ｂ
は、典型的には、固定ブランキング・レベルである。発
生された包絡線信号は、過度の急激な遷移により帯域か
ら外れたエネルギーの発生を防ぐために、滑らかでなけ
ればならない。

【００１７】ＴＳＧ及びブランキング・シーケンサ１８
からの包絡線制御信号は、包絡線発生器３２へのトリガ
信号として作用する単一ビット信号である。よって、包
絡線発生器３２は、包絡線制御信号が０から１に変化し
た後に、０から１に遷移する包絡線を発生する。また、
包絡線制御信号が１から０に変化した後に、１から０に
遷移する包絡線を開始する。包絡線発生器３２は、同じ
蓄積されたデータを用いて、両方の包絡線を発生する
が、データを単に逆方向に読み出すことにより、逆の遷
移を発生できる。

【００１８】ＴＳＧ選択信号が０のときに、マルチプレ
クサ（信号選択手段）２６及び２８がそれらの上側の入
力を通過させた場合、混合器３０は、複合ビデオ信号及
びブランキング信号の間の遷移に影響を与えることがで
きる。また、ＴＳＧ選択信号が１のときに、これらマル
チプレクサがそれらの下側の入力信号を通過させた場
合、混合器３０は、試験信号メモリＡ２０に蓄積された
一方のクロミナンス及びルミナンス試験信号シーケンス
（４ピクセル）と、試験信号メモリＢ２２に蓄積された
他方のクロミナンス及びルミナンス試験信号シーケンス
との間の遷移に影響を与えることができる。ＴＳＧ選択
信号を、操作者コマンド又は正面パネル・スイッチによ
り制御し、ブランキング期間中のみ、この選択信号をゲ
ートして状態を単に変化させる。

【００１９】カラー・バーを発生するには、上述の如
く、発生すべき第１カラー（色）信号を試験信号メモリ
Ａ２０にロードし、ブランキング・レベルを試験信号メ
モリＢ２２にロードする。Ｃが０で、混合器３０の出力
がＢのブランキング期間中、ＴＳＧ選択信号は、０から
１に変化する。このとき、マルチプレクサ２６及び２８
は、試験信号メモリ２０及び２２からの下側の入力信号
を通過させる。しかし、試験信号メモリＢ２２にブラン
キング・レベルがまだロードされていないので、混合器
３０のＢ入力端に変化がない。そして、このブランキン
グ期間が終わると、包絡線発生器３２は、混合器３０の
入力端Ｃを０から１に滑らかに変化させる包絡線を供給
する。そして、試験信号メモリＡ２０からマルチプレク
サ２６を通過した試験パターンの第１カラー信号は、、
混合器３０により、その入力端Ｃの値が最大値に達する
につれ、大幅に変化する。

【００２０】１水平掃引内の第１カラー・バーの期間
中、試験パターンの次のカラー・バーの色を表わす他の
試験信号シーケンスを、試験信号メモリＢ２２がロード
する。第１カラー・バーの終わりにおいて、包絡線制御
信号は０に戻り、それに応じて、包絡線発生器３２が、
Ｃを０に滑らかに戻し始める。よって、混合器３０は、
次のカラーへの遷移を出力する。

【００２１】ＰＡＬフォーマット・システムにおいて、
水平情報と副搬送波周波数との間には、２５Ｈｚのオフ
セットがある。よって、この影響に対して調整されてい
ないカラー・バー入力信号は、本当の垂直エッジではな
く、わずかに傾斜したエッジを発生するので、画像は、
１５７ライン毎に、１ピクセルだけ水平にドリフトす
る。しかし、本発明によれば、包絡線発生器３２に１５
７個の異なる位相の包絡線を蓄積することにより、この
影響を補償でき、等価的な水平位置を垂直にできる。表
１は、sin (x) の２乗の値が、１５７個の包絡線にわた
ってどのように位相シフトするかを示す。

【表１】

【００２２】１５７番目の包絡線に達する時点までで
は、最後の値が最初の値と同じであり、時間的に１ピク
セル位置しかずれていない点に留意されたい。

【００２３】図１において、ブロック３４により、混合
器３０の出力信号をクロミナンス信号及びルミナンス信
号に分離し、コンポーネント部分に復調する。このブロ
ック３４は、図６に示す標準回路であるブロック、即
ち、クロマ・フィルタ、ルミナンス信号を発生する減算
器、カラー・ロック回路、及び直角位相復調回路を含ん
でいる。次に、ルミナンス信号及びクロミナンス成分を
マトリックス３６に供給して、ＮＴＳＣシステム用の
Ｒ、Ｇ、Ｂ出力信号を発生する。マトリックス３６の
Ｒ、Ｇ、Ｂ出力信号、又は、ＰＡＬシステムの場合は、
Ｙ、Ｕ、Ｖ出力信号をマルチプレクサ（ＭＵＸ）４０、
４２及び４４に夫々供給する。なお、これらマルチプレ
クサは、同期発生回路３８からの同期情報も受け、同期
選択信号により適切な時点に、これら入力信号を切換え
る。同期選択信号は、同期発生回路３８が発生する。

【００２４】上述の説明から理解できる如く、単一の混
合器及び包絡線発生器を用いて、複合入力信号及びブラ
ンキング・レベル間の遷移を滑らかにし、試験パターン
の異なる部分間の遷移も滑らかにする２つの目的を達成
する際に、本発明のデコーダ技術は、独特且つ効率的で
ある。信号は、複合領域で、確実にブランキングされる
ので、その結果の複合信号も正確にブランキングされ
る。これにより、３個の混合器を必要とする「滑らか
な」遷移をなんら必要とせずに、マルチプレクサ４０、
４２及び４４は、同期信号を３つのコンポーネント・チ
ャンネルに「切換える」ことができる。

【００２５】本発明の改良されたデコーダ技術を、デジ
タル又はアナログ形式のいずれでも実現できるが、デジ
タル形式が好適である。デジタル形式での実現において
は、信号及びブロックの総てをデジタル的に実現すると
仮定し、当業者に周知の如く、Ａ／Ｄ変換器及びＤ／Ａ
変換器により、アナログとデジタルとの間で任意の変換
を行う。

【００２６】テレビジョン・スタジオ環境においては、
複合ビデオ入力の種々の信号源により伝搬遅延が異なる
ので、信号のタイミングが異なるという問題が生じる。
見かけの電気信号経路長を、テレビジョン信号デコーダ
の入力部分において、ビデオの１フレーム以上にわたっ
て可変できれば、これら問題の多くを解決できる。

【００２７】図２は、カラー・テレビジョン信号デコー
ダ用の可変電気経路長補償入力部分のブロック図であ
る。選択器４６、即ち、ルータは、その入力端におい
て、種々の遅延量の異なる距離を介して届いた多くの複
合ビデオ信号源を利用できる。選択情報は、ローカル・
インタフェース４８又はリモート・インタフェース５０
のいずれかが発生したものか、これらインタフェースで
利用可能なものである。この選択情報は、マイクロプロ
セッサ５６、又はテレビジョン信号デコーダ内の別の制
御器にも利用可能である。

【００２８】マイクロプロセッサ５６は、複合ビデオ入
力信号源の各々に対応する遅延データを予め受け、この
データをメモリ５８に蓄積する。選択を行うと、マイク
ロプロセッサ５６は、ローカル・インタフェース４８又
はリモート・インタフェース５０が利用可能な選択情報
をモニタし、メモリ５８からの対応する遅延データを自
動的に回収し、適切な遅延制御信号をタイミング回路５
４に送る。

【００２９】タイミング回路５４は、選択器４６からの
選択された入力をモニタし、そこからフレームの開始時
点ｔｏを得る。このｔｏに応答して、タイミング回路５
４は、入力パルスを発生し、選択された入力信号を蓄積
するＦＩＦＯ（ファースト・イン・ファースト・アウト
・バッファ・メモリ）５２の動作を開始させる。ＦＩＦ
Ｏ５２の容量は、複合ビデオ信号の少なくとも１つの完
全なフレームを蓄積するのに充分であり、総ての場合に
おける適切なタイミング補償を行う。タイミング回路５
４は、マイクロプロセッサ５６からの遅延制御信号によ
り決まる遅延の後、出力パルスを発生して、ＦＩＦＯ５
２からの出力を開始させる。選択され且つ時間的に均等
化されたＦＩＦＯ５２の複合ビデオ出力信号を、タイミ
ング回路５４がモニタし、この出力信号から、デコーダ
用のクロック信号及び同期信号を発生する。これら信号
は、ＦＩＦＯ５２からデコーダが受ける、時間的に均等
化され且つ選択された複合ビデオに適する。

【００３０】図２に示す回路手段により、各入力に関連
した実際の遅延を前もって知っており、外部選択器４６
が、垂直期間の一部、例えば、５００マイクロ秒を用い
て、入力選択の変化に応答する限り、タイミング回路５
４は、安定した出力を発生しながら、一方の入力タイミ
ングと他方の入力のタイミングとの間での切換えができ
る。後者の条件は、新たな遅延値を得て、それをタイミ
ング回路５４に送ることにより、マイクロプロセッサ５
６が、変化した入力選択に応答する時間を必要とする事
実による。

【００３１】図３は、同期／診断バスをどのように制御
するかを説明するために、本発明のテレビジョン信号デ
コーダに用いる同期発生回路３８の周囲を示すブロック
図である。マルチプレクサ４０、４２、４４及び外部同
期出力に向かう図１の同期信号線も図３に示すが、この
信号線は同期／診断バス３９に延びる。同期発生回路３
８からの同期信号は、トライステート・バッファ６８を
介して、同期／診断バス３９に通過する。この同期／診
断バス３９用の他の信号源は、診断監視点の関心のある
点である。かかる関心のある点は、一般的にデコーダの
内部であり、外部の試験信号源もこの経路により利用で
きる。インタフェース５７を介してマイクロプロセッサ
５６が同期／診断バス３９のアクセスを制御し、トライ
ステート・バッファ６０、６２、６４及び６８の１個の
みが任意の時点でバス３９を制御でき、残りのトライス
テート・バッファは、高インピーダンスの第３状態（ト
ライステート状態）を維持する。

【００３２】デコーダの通常動作期間中、トライステー
ト・バッファ６８のみが付勢されて、残りのトライステ
ート・バッファ６０、６２、６４及び６６はトライステ
ート状態である。しかし、診断期間中、マイクロプロセ
ッサ５６は、トライステート・バッファ６８をトライス
テート状態にし、内部の任意の診断関心点をアクセスし
て、外部同期出力信号が利用可能な点をアクティブにす
る。同期／診断バス及び外部同期出力信号を多目的に利
用できるので、本発明による構成は、効率的である。

【００３３】図４及び５は、本発明のテレビジョン信号
デコーダの種々の部分がどのように動作するかを示すブ
ロック図であり、図４の回路の後段に図５の回路が接続
される。改良したカラー・テレビジョン複合ビデオ信号
デコーダ技術に関して上述した概念を組み合わせて、効
率的で経済的なデコーダを提供できる。また、特別な機
能も提供できる。リモート・インタフェース５０が、外
部選択器４６、即ち、ルータへの入力選択をモニタす
る。リモート・インタフェース５０は、バス５７を介し
て、この情報をマイクロプロセッサ５６に送る。なお、
バス５７は、マイクロプロセッサ５６、リモート・イン
タフェース５０、ローカル・インタフェース４８、マイ
クロプロセッサの外部メモリ５８間の通信リンクを形成
する。

【００３４】この情報に応答して、マイクロプロセッサ
５６は、選択された特定入力用の以前に蓄積した遅延値
を外部メモリ５８から回収し、対応する遅延制御信号を
タイミング回路５４に送る。

【００３５】選択器４６により選択された複合ビデオ入
力信号をデコーダに入力し、フィルタ及びアナログ・デ
ジタル（Ａ／Ｄ）変換器７０により、ろ波し、デジタル
値に変換する。タイミング回路５４は、クロック信号
を、フィルタ及びＡ／Ｄ変換器７０のＡ／Ｄ変換部分に
供給する。このＡ／Ｄ変換部分を用いて、アナログ信号
をサンプリングする。このクロック信号は、４＊ｆscで
あり（ｆscは、副搬送波周波数）、図６に示す如く、タ
イミング回路５４の内部のカラー・ロック・ブロックで
発生する。

【００３６】上述の如く、タイミング回路５４は、選択
器４６が選択した入力信号をモニタし、その信号から、
フレーム時間の開始ｔｏを得る。このｔｏに応答して、
タイミング回路５４は、入力パルスを発生し、ＦＩＦＯ
５２が選択された入力信号の蓄積を開始する。マイクロ
プロセッサ５６からの遅延制御信号が定めた遅延後、こ
のタイミング回路５４は、出力パルスを発生し、ＦＩＦ
Ｏ５２に出力を開始させる。タイミング回路５４は、時
間的に均等化され、選択された複合ビデオ信号であるＦ
ＩＦＯ５２の出力信号をモニタし、これにより、クロッ
ク信号及び同期信号（Ｃ＋Ｓ）を発生する。デコーダ回
路の残りの殆どの部分が、これら信号Ｃ＋Ｓを用いる。

【００３７】時間的に均等化され、選択された複合ビデ
オ信号であるＦＩＦＯ５２の出力信号は、マルチプレク
サ２６の入力端「０」に供給する。通常動作期間中、マ
ルチ２６の出力を選択する信号である試験信号オンは低
であり、時間的に均等化され選択された複合ビデオ信号
は、混合器３０の「Ａ」入力端に供給される。試験信号
オンが低なので、マルチプレクサ２８は、固定したブラ
ンキング・レベルを混合器３０の「Ｂ」入力端に供給す
る。詳細に上述した如く、混合器３０は、Ｃ入力端に供
給される包絡線発生器３２からの包絡線信号の内容に応
じて、Ａ及びＢ入力信号間で、いずれを増やすにも滑ら
かな混合を行う。この包絡線信号は、試験信号発生及び
ブランキング・シーケンサ１８からの包絡線制御信号に
より、０から１への遷移又は１から０への遷移を発生す
る。

【００３８】試験信号発生及びブランキング・シーケン
サ１８、試験信号メモリＡ２０及び試験信号メモリＢ２
２は、上述の如く動作して、マルチプレクサ２６及び２
８の「１」入力端に、試験パターン・カラー・バー・シ
ーケンスを発生する。試験信号オンがアクティブで高の
とき、包絡線制御信号の制御により包絡線発生器３２が
発生する包絡線の制御に応じて、混合器３０は、マルチ
プレクサ２６及び２８の「１」入力端の信号の一方を増
やしたり減らしたりする混合を行う。

【００３９】ルミナンス／クロミナンス（クロマ）の分
離及びクロミナンス復調回路３４は、図１で上述したの
と同じであり、フィルタ選択入力信号を図示した点を除
いて、図６と同じ要素を含んでいる。マイクロプロセッ
サ５６からのフィルタ選択入力信号は、用いるフィルタ
の形式に応じて必要なフィルタ制御情報の総ての形式を
表す。かかる情報には、１次元、２次元又は３次元フィ
ルタの選択、デジタル・フィルタを用いる際の係数の選
択、適応フィルタの形式、又はしきい値及び帯域選択が
ある。

【００４０】マトリックス回路３６、同期発生回路３
８、マルチプレクサ４０、４２、４４、トライステート
・バッファ６２、６４、６６、６８の総ては、上述の如
く動作する。しかし、付加的な出力回路、デジタル・ア
ナログ変換器（ＤＡＣ）７２、７４、７６、７８、フィ
ルタ８０、８２、８４、８６を図示する。付加的なゲー
ト、即ち、その機能を後述するナンド・ゲート６９も図
示する。図３から明きらかでない１つの違いがある。そ
れは、デコーダ内の関心のある診断点の１つが、デジタ
ル掃引発生器であることである。これは、その出力信号
をデコーダの内部から受けるか、外部試験機器からジャ
ックを介して受けるかである。

【００４１】図４及び５に示すテレビジョン信号デコー
ダの好適実施例において、トライステート・バッファ６
８を制御するトライステート制御信号が低になると、ナ
ンド・ゲートの出力信号は、／同期選択信号の状態に関
係なく、高になり、それを維持する。ナンド・ゲート６
９の高出力が、マルチプレクサ４０、４２、４４の
「１」入力を選択するので、同期／診断バスのどの信号
もＤＡＣ７２、７４、７６の入力端に供給される。よっ
て、マイクロプロセッサ５６が、デコーダの内部又は外
部のデジタル掃引発生器又は他の信号源を起動し、その
信号源に関連したトライステート・バッファへのトライ
ステート制御信号を活生化すると、その信号源を用い
て、出力ＤＡＣ７２、７４、７６及びフィルタ８０、８
２、８４を試験できる。

【００４２】本発明の好適実施例を図示し、説明した
が、本発明の要旨を逸脱することなく種々の変更及び変
形が可能なことが当業者には明らかであろう。

【００４３】

【発明の効果】上述の如く、本発明のテレビジョン信号
デコーダによれば、信号経路において、ブランキング処
理と、内部試験信号発生とを一体化し、出力端におい
て、同期信号を容易に付加できるようして、その全体的
な設計をより効率的且つ効果的にできる。また、デコー
ダまでの見かけの電気信号経路長に対して調整を行うこ
とにより、スタジオ環境において生じるタイミング問題
を解決できる。さらに、診断バスにより、デコーダの調
整及び故障修理を援助できる。

【図面の簡単な説明】

【図１】試験信号発生とブランキング処理とをどのよう
に一体にするかを示す本発明のテレビジョン信号デコー
ダの一部のブロック図である。

【図２】可変電気経路長の補償をどのように行うかを示
す本発明のテレビジョン信号デコーダの一部のブロック
図である。

【図３】同期／診断バスをどのように制御するかを示す
本発明のテレビジョン信号デコーダの一部のブロック図
である。

【図４】本発明のテレビジョン信号デコーダの種々の部
分がどのように一緒に動作するかを示すブロック図であ
る。

【図５】本発明のテレビジョン信号デコーダの種々の部
分がどのように一緒に動作するかを示すブロック図であ
る。

【図６】従来の典型的なカラー・テレビジョン信号デコ
ーダのブロック図である。

【符号の説明】

１８試験信号発生器及びブランキング・シーケンサ２０、２２試験信号メモリ２６、２８信号選択手段３０混合器３２包絡線発生器３４ルミナンス／クロミナンス分離及びクロミナンス
復調回路３６マトリックス３８同期発生回路５２ＦＩＦＯ６０、６２、６４、６６、６８、６９トライステート
・バッファ

Claims

【特許請求の範囲】

【請求項１】第１入力端、第２入力端、包絡線入力端
及び出力端を有する混合器と、信号選択入力端、クロック信号入力端及び同期信号入力
端を有すると共に、第１試験信号出力端、第２試験信号
出力端、試験信号アクティブ出力端、及び包絡線制御出
力端を有する試験信号発生器及びブランキング・シーケ
ンサと、該試験信号発生器及びブランキング・シーケンサの上記
第１試験試験信号出力端に接続された入力端、及び出力
端を有する第１試験信号メモリと、上記試験信号発生器及びブランキング・シーケンサの上
記第２試験試験信号出力端に接続された入力端、及び出
力端を有する第２試験信号メモリと、上記試験信号発生器及びブランキング・シーケンサの包
絡線制御出力信号に応答して、遷移包絡線出力信号を発
生し、上記混合器の包絡線入力端に供給する包絡線発生
器と、複合ビデオ信号を受ける第１入力端、上記第１試験信号
メモリの出力信号を受ける第２入力端、上記試験信号発
生器及びブランキング・シーケンサの上記試験信号アク
ティブ出力端に結合した選択入力端、及び上記混合器の
第１入力端に結合した出力端を有する第１信号選択手段
と、ブランキング・レベルを受けるを受ける第１入力端、上
記第２試験信号メモリの出力信号を受ける第２入力端、
上記試験信号発生器及びブランキング・シーケンサの上
記試験信号アクティブ出力端に結合した選択入力端、及
び上記混合器の第２入力端に結合した出力端を有する第
１信号選択手段とを具えたテレビジョン信号デコーダ。
【請求項２】外部同期出力端に結合した同期／診断バ
スと、夫々の出力端が上記同期／診断バスに結合し、夫々の信
号入力端が関心のある診断点に結合し、夫々の制御入力
端がトライステート制御信号を受ける複数のトライステ
ート・バッファと、上記同期／診断バスに結合した出力端、同期信号入力
端、及びトライステート制御信号入力端を有する同期ト
ライステート・バッファと、同期信号出力信号を発生し、上記同期トライステート・
バッファの上記同期信号入力端に供給する同期発生回路
と、複数のトライステート制御信号を発生し、該トライステ
ート制御信号の１つのみを任意の特定時点でアクティブ
とし、上記同期トライステート・バッファに関連した上
記トライステート制御信号がアクティブのときに上記同
期／診断バスに同期信号を発生させ、上記同期トライス
テート・バッファに関連した上記トライステート制御信
号がアクティブでないときに上記同期／診断バスに上記
関心のある診断点の１つを上記外部同期出力端に結合さ
せる制御手段とを具えたテレビジョン信号エンコーダ。
【請求項３】複合ビデオ信号源間のタイミング変動を
補償する装置であって、各複合ビデオ信号源に関連した遅延データを蓄積するメ
モリと、入力パルスに応じて現在の上記複合ビデオ信号源からの
ビデオ信号を受け、出力パルスに応じて時間補償された
ビデオ信号を出力するファースト・イン・ファースト・
アウト・バッファ・メモリと、上記現在の複合ビデオ信号源から得たフレーム情報の開
始に応じて入力パルスを発生し、遅延制御信号に応じて
出力パルスを発生するタイミング回路と、どのビデオ信号源が現在の信号源かをモニタし、上記現
在の信号源に関連した遅延データを上記メモリから得
て、上記遅延制御信号を上記タイミング回路に供給する
制御器とを具えた装置。