JPH0660914B2 - Level meter display device - Google Patents
Level meter display deviceInfo
- Publication number
- JPH0660914B2 JPH0660914B2 JP6871685A JP6871685A JPH0660914B2 JP H0660914 B2 JPH0660914 B2 JP H0660914B2 JP 6871685 A JP6871685 A JP 6871685A JP 6871685 A JP6871685 A JP 6871685A JP H0660914 B2 JPH0660914 B2 JP H0660914B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- level meter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は例えばステレオ音声信号のような２チャンネル
のアナログ信号の大小を表示するレベルメータ表示装置
に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level meter display device for displaying the magnitude of 2-channel analog signals such as stereo audio signals.
従来の技術 第３図に従来のステレオ信号のバーグラフ表示式レベル
メータ表示装置のブロック図を示す。第３図において、
一方の入力端子１にはステレオ信号の左信号(ＳＬ)が入
力され、レベル調整回路２において入力レベルが調整さ
れる。そのレベル調整回路２の出力は検波回路３におい
て直流電圧に変換される。2. Description of the Related Art FIG. 3 shows a block diagram of a conventional bar graph display type level meter display device for stereo signals. In FIG.
The left signal (S L ) of the stereo signal is input to one input terminal 1, and the input level is adjusted in the level adjusting circuit 2. The output of the level adjusting circuit 2 is converted into a DC voltage in the detecting circuit 3.
一方、他方の入力端子４にはステレオ信号の右信号(Ｓ
Ｒ)が入力され、レベル調整回路５において入力レベル
が調整される。そのレベル調整回路５の出力は検波回路
６において直流電圧に変換される。標準電圧発生回路７
において、アナログ／ディジタル（以下Ａ／Ｄという）
変換回路８のコンパレータ用標準電圧として、電源電圧
の変動に無関係な電圧（例えばツェナー電圧）より作成
する。前記検波回路３及び検波回路６の出力およびクロ
ック発生回路９の出力ならびに標準電圧発生回路７の出
力をＡ／Ｄ変換回路８に入力し、標準電圧発生回路７の
出力を分圧した電圧と検波回路３（または検波回路６）
の出力電圧とを時分割で比較し、その比較結果をレベル
メータ駆動回路１０を介してレベルメータ１１で表示す
ることにより、入力信号（ＳＬまたはＳＲ）のレベルに
応じたバーグラフ表示を行っている。On the other hand, the other input terminal 4 receives the right signal (S
R ) is input and the input level is adjusted in the level adjusting circuit 5. The output of the level adjusting circuit 5 is converted into a DC voltage in the detecting circuit 6. Standard voltage generator 7
, Analog / digital (hereinafter referred to as A / D)
The standard voltage for the comparator of the conversion circuit 8 is created from a voltage (for example, a Zener voltage) irrelevant to the fluctuation of the power supply voltage. The output of the detection circuit 3 and the detection circuit 6, the output of the clock generation circuit 9, and the output of the standard voltage generation circuit 7 are input to the A / D conversion circuit 8, and the output of the standard voltage generation circuit 7 is divided and detected. Circuit 3 (or detection circuit 6)
Of the input signal (S L or S R ) is displayed by the level meter 11 through the level meter driving circuit 10 by time-division comparison with the output voltage of the. Is going.
発明が解決しようとする問題点 しかしながら上記のような構成では、入力信号が標準レ
ベルで入力された場合にレベルメータが標準レベルで振
れるようにレベル調整回路で感度調整する必要がある。
従って、ステレオ信号の左信号及び右信号で夫々感度調
整が必要となり、感度調整に時間がかかるという問題が
ある。Problems to be Solved by the Invention However, in the above-mentioned configuration, it is necessary to adjust the sensitivity by the level adjusting circuit so that the level meter swings at the standard level when the input signal is input at the standard level.
Therefore, sensitivity adjustment is required for each of the left signal and the right signal of the stereo signal, and there is a problem that the sensitivity adjustment takes time.
問題点を解決するための手段 本発明は上記問題点を解決するために、基準電圧源と比
較回路において比較調整した電圧を，前述のＡ／Ｄ変換
回路におけるコンパレータ用の標準電圧として供給し
て，検波電圧と比較するようにしたものである。Means for Solving the Problems In order to solve the above problems, the present invention supplies a voltage, which is comparatively adjusted in a reference voltage source and a comparison circuit, as a standard voltage for a comparator in the above-mentioned A / D conversion circuit. The comparison is made with the detection voltage.
作 用 上述の構成にすると、Ａ／Ｄ変換回路へ供給する標準電
圧を調整することにより、調整点を１ケ所にすることが
でき、調整時間が短縮できる。Operation With the above-mentioned configuration, the standard voltage supplied to the A / D conversion circuit can be adjusted so that the number of adjustment points is one and the adjustment time can be shortened.
実施例 以下、本発明の一実施例を図面を参照しながら説明す
る。Embodiment Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例であるステレオ信号のバーグ
ラフ表示式レベルメータ表示装置のブロック図を示す。
第１図において、一方の入力端子１にステレオ信号の左
信号(ＳＬ)が入力され、検波回路３において直流電圧に
変換される。他方の入力端子４にはステレオ信号の右信
号(ＳＲ)が入力され、検波回路６において直流電圧に変
換される。基準電圧発生回路２１において、電源電圧の
変動に無関係な電圧（例えばツェナー電圧）ＥＳを基準
電圧として作成し、その基準電圧ＥＳを比較回路２２の
一方の入力端子に入力する。FIG. 1 is a block diagram of a bar graph display type level meter display device for stereo signals according to an embodiment of the present invention.
In FIG. 1, the left signal (S L ) of the stereo signal is input to one input terminal 1 and converted into a DC voltage in the detection circuit 3. To the other input terminal 4 is input right signal of a stereo signal (S R) is converted into a DC voltage in the detecting circuit 6. In the reference voltage generation circuit 21, a voltage (for example, Zener voltage) E S irrelevant to the fluctuation of the power supply voltage is created as a reference voltage, and the reference voltage E S is input to one input terminal of the comparison circuit 22.
第２図に上記比較回路２２の一実施例の回路図を示す。
第２図において、演算増幅器３１の正入力端子(+)に前
記基準電圧発生回路２１からの基準電圧ＥＳが入力さ
れ、演算増幅器３１の出力の一部を可変抵抗器３２を介
して負入力端子(-)に入力する。演算増幅器３１の出力
電圧を出力端子３３から取出し、これを比較回路２２の
出力とする。この出力は第１図のＡ／Ｄ変換回路８内の
コンパレータ（図示せず）用標準電圧ＥＯとし、可変抵
抗器３１を調整することで、その大きさを調整すること
ができる。FIG. 2 shows a circuit diagram of an embodiment of the comparison circuit 22.
In FIG. 2, the reference voltage E S from the reference voltage generating circuit 21 is input to the positive input terminal (+) of the operational amplifier 31, and a part of the output of the operational amplifier 31 is negatively input via the variable resistor 32. Input to the terminal (-). The output voltage of the operational amplifier 31 is taken out from the output terminal 33 and used as the output of the comparison circuit 22. This output is used as a standard voltage E O for a comparator (not shown) in the A / D conversion circuit 8 of FIG. 1, and its magnitude can be adjusted by adjusting the variable resistor 31.
前記検波回路３，６の出力およびクロック発生回路９の
出力ならびに比較回路２２の出力ＥＯはＡ／Ｄ変換回路
８に入力され、比較回路２２の出力電圧ＥＯを分圧した
電圧と検波回路３（または検波回路６）の出力電圧とを
時分割で比較し、その比較結果をレベルメータ駆動回路
１０を介してレベルメータ１１で表示することにより、
入力信号(ＳＬまたはＳＲ)のレベルに応じたバーグラフ
表示を行っている。The outputs of the detection circuits 3 and 6 and the output of the clock generation circuit 9 and the output E O of the comparison circuit 22 are input to the A / D conversion circuit 8, and a voltage obtained by dividing the output voltage E O of the comparison circuit 22 and the detection circuit. By comparing the output voltage of 3 (or the detection circuit 6) in a time division manner and displaying the comparison result on the level meter 11 via the level meter drive circuit 10,
Doing bar graph display corresponding to the level of the input signal (S L or S R).
発明の効果 以上のように本発明によれば、入力信号が標準レベルで
入力された場合にレベルメータが標準レベルで振れるよ
うに比較回路においてＡ／Ｄ変換回路に供給する標準電
圧を調整することにより、ステレオ信号の左信号および
右信号を同時に調整することができるので、調整時間が
短縮されるという利点がある。As described above, according to the present invention, the standard voltage supplied to the A / D conversion circuit in the comparison circuit is adjusted so that the level meter swings at the standard level when the input signal is input at the standard level. Thus, the left signal and the right signal of the stereo signal can be adjusted at the same time, which has the advantage of shortening the adjustment time.
第１図は本発明の一実施例に係るステレオ信号のバーグ
ラフ表示式レベルメータ表示装置のブロック図、第２図
は第１図における比較回路の一実施例の回路図、第３図
は従来のステレオ信号のバーグラフ表示式レベルメータ
表示装置のブロック図である。 １，４……入力端子、３，６……検波回路、８……Ａ／
Ｄ変換回路、９……クロック発生回路、１０……レベル
メータ駆動回路、１１……レベルメータ、２１……基準
電圧発生回路、２２……比較回路、３１……演算増幅
器、３２……可変抵抗器。FIG. 1 is a block diagram of a bar graph display type level meter display device for stereo signals according to an embodiment of the present invention, FIG. 2 is a circuit diagram of an embodiment of a comparison circuit in FIG. 1, and FIG. 3 is a block diagram of a bar graph display type level meter display device for the stereo signal of FIG. 1,4 ... Input terminal, 3,6 ... Detection circuit, 8 ... A /
D conversion circuit, 9 ... Clock generation circuit, 10 ... Level meter drive circuit, 11 ... Level meter, 21 ... Reference voltage generation circuit, 22 ... Comparison circuit, 31 ... Operational amplifier, 32 ... Variable resistance vessel.
Claims (2)
波して直流電圧に変換する第１および第２の検波回路
と、出力電圧の一部を基準電圧と比較することにより標
準電圧を発生する比較回路と、前記第１および第２の検
波回路の出力電圧と前記標準電圧が入力され，かつ前記
第１および第２の検波回路の出力電圧と前記標準電圧と
を時分割で比較し，アナログ／ディジタル変換するアナ
ログ／ディジタル変換回路と、前記アナログ／ディジタ
ル変換回路の出力によりレベルメータを駆動するレベル
メータ駆動回路を具備してなることを特徴とするレベル
メータ表示装置。1. A first and a second detection circuit for detecting a first and a second analog input signal respectively and converting into a DC voltage and a standard voltage by comparing a part of the output voltage with a reference voltage. The output voltage of the first and second detection circuits and the standard voltage are input, and the output voltage of the first and second detection circuits and the standard voltage are compared in a time division manner. A level meter display device comprising: an analog / digital conversion circuit for analog / digital conversion; and a level meter drive circuit for driving a level meter by the output of the analog / digital conversion circuit.
電圧が入力され、他方の入力端子に出力電圧の一部が可
変抵抗器を介して入力される演算増幅器を含み、前記可
変抵抗器によって、出力標準電圧を調整可能に構成され
ていることを特徴とする特許請求の範囲第１項記載のレ
ベルメータ表示装置。2. The comparator circuit includes an operational amplifier in which a stable reference voltage is input to one input terminal and a part of the output voltage is input to the other input terminal via a variable resistor, and the variable resistor is provided. The level meter display device according to claim 1, characterized in that the output standard voltage is adjustable by a meter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6871685A JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6871685A JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226664A JPS61226664A (en) | 1986-10-08 |
| JPH0660914B2 true JPH0660914B2 (en) | 1994-08-10 |
Family
ID=13381790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6871685A Expired - Lifetime JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660914B2 (en) |
-
1985
- 1985-04-01 JP JP6871685A patent/JPH0660914B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61226664A (en) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639810B2 (en) | Inverter apparatus for controlling a generator output to sign-wave voltage | |
| CA2032365A1 (en) | Current sensor circuit | |
| US4006417A (en) | Tachometer | |
| JPH0660914B2 (en) | Level meter display device | |
| JP2000004123A (en) | Phase difference arithmetic circuit | |
| JPS6255580A (en) | Reception level variation compensating step track tracking system | |
| JPS6354003A (en) | Pseudo sinusoidal wave generating circuit | |
| SU845145A1 (en) | Ac voltage stabilizer | |
| JPS6246212Y2 (en) | ||
| JPH062343Y2 (en) | Waveform shaping circuit for frequency measurement | |
| JP2827233B2 (en) | Semiconductor test equipment | |
| JP2626100B2 (en) | Multi-point measuring device | |
| RU2046301C1 (en) | Vibration meter | |
| JP2548220B2 (en) | Video signal processing device | |
| JPS581236A (en) | Input voltage detecting system | |
| SU1166146A1 (en) | Logarithmic function generator | |
| SU819733A1 (en) | Power meter | |
| SU782150A1 (en) | Device for converting bridge sensor signal into frequency | |
| SU567186A1 (en) | Frequencyrasponsive relay | |
| JP2550649Y2 (en) | Trigger signal generation circuit | |
| SU742955A1 (en) | Centralized monitoring device | |
| JPH076543Y2 (en) | Signal generator for IC tester | |
| JPS6316727U (en) | ||
| JPS6426281A (en) | Image reading device | |
| JPS59161076U (en) | power supply monitor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |