JP2827233B2 - Semiconductor test equipment - Google Patents
Semiconductor test equipmentInfo
- Publication number
- JP2827233B2 JP2827233B2 JP63287437A JP28743788A JP2827233B2 JP 2827233 B2 JP2827233 B2 JP 2827233B2 JP 63287437 A JP63287437 A JP 63287437A JP 28743788 A JP28743788 A JP 28743788A JP 2827233 B2 JP2827233 B2 JP 2827233B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- pseudo
- pseudo signal
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の電気的特性を測定する半導体試
験装置に関し、特にアナログ出力を持つ半導体素子用の
試験装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test device for measuring electrical characteristics of a semiconductor device, and more particularly to a test device for a semiconductor device having an analog output.
従来、この種の半導体試験装置は第３図に示すような
回路構成となっており、アンプ４のゲイン調整は被試験
素子（以下DUTという）の代わりにジャンパ13を取付
け、ドライバ８の出力信号を直接差動アンプ３に入れ、
他方の入力端子に電圧発生器７の出力を入力することに
より、直流成分を除き、残った交流成分をアンプ４を通
してアナログ・デジタル・コンバータ（以下ADCとい
う）５に入力して振幅を読取り、ドライバ８の設定レベ
ルと比較することにより行っていた。Conventionally, this type of semiconductor test apparatus has a circuit configuration as shown in FIG. 3, and the gain of the amplifier 4 is adjusted by installing a jumper 13 in place of the device under test (hereinafter referred to as a DUT), Directly into the differential amplifier 3,
By inputting the output of the voltage generator 7 to the other input terminal, the DC component is removed, and the remaining AC component is input to an analog / digital converter (hereinafter referred to as ADC) 5 through an amplifier 4 to read the amplitude. This was done by comparing with the setting level of 8.
しかし、上述した従来の半導体試験装置は、DUTの駆
動用に設計されたドライバ８を流用するため、差動アン
プ３の入力インピーダンスと整合がとれず、ノイズの発
生やレベルの変化が生じるもので、ドライバのレベル設
定値が信用できないものとなり、結局アンプ４の入力を
オシロスコープ等で確認しなければならなくなる。However, in the above-described conventional semiconductor test apparatus, since the driver 8 designed for driving the DUT is diverted, the input impedance of the differential amplifier 3 cannot be matched, and noise is generated and a level change occurs. Therefore, the level setting value of the driver becomes unreliable, so that the input of the amplifier 4 must be confirmed with an oscilloscope or the like.
また、DUTの出力レベルは数mV〜数Ｖというものもあ
り、ADC5の入力範囲を考慮して、アンプゲインを数種類
持つのが一般的であるが、各ゲインに適したレベルを用
いて調整する必要がある。In addition, the output level of the DUT is several mV to several V, and generally has several types of amplifier gains in consideration of the input range of the ADC 5, but adjustment is performed using a level suitable for each gain. There is a need.
しかし、ドライバ８の一般的な出力レベルは1Vp-p〜1
5Vp-p程度であり、調整に必要なレベルを全てカバーで
きないという欠点がある。However, the general output level of the driver 8 is 1 Vp-p to 1
It is about 5Vp-p, and has the drawback that it cannot cover all levels required for adjustment.
本発明の目的は前記課題を解決した半導体試験装置を
提供することにある。An object of the present invention is to provide a semiconductor test apparatus that solves the above-mentioned problems.
上述した従来の半導体試験装置のドライバ出力を流用
するというものに対し、本発明はDUTの出力信号に似た
擬似信号を用いるという相違点を有する。The present invention has a difference in that a pseudo signal similar to the output signal of the DUT is used, in contrast to the above-described case where the driver output of the conventional semiconductor test apparatus is used.
前記目的を達成するため、本発明に係る半導体試験装
置は、擬似信号発生器と、直流成分除去手段と、アナロ
グ・デジタル・コンバータとを有する半導体試験装置で
あって、 前記擬似信号発生器は、被試験素子から出力されるア
ナログ信号に代えて、該アナログ信号に相当する信号レ
ベルで擬似信号を前記直流成分除去手段に出力するもの
であり、 前記直流成分除去手段は、前記被試験素子から出力さ
れるアナログ信号又は、該アナログ信号に代えて入力す
る前記擬似信号の直流成分を除去し、その交流成分のみ
をアンプに出力するものであり、 前記アナログ・デジタル・コンバータは、前記アンプ
で所定のゲイン分増幅されたアナログ信号をデジタル値
にアナログ−デジタル変換するものであり、 前記擬似信号を入力させてアナログ−デジタル変換し
た前記デジタル値と前記擬似信号発生器に設定した値と
を比較して、被試験素子の測定時におけるアンプのゲイ
ン調整を行なうものである。In order to achieve the above object, a semiconductor test apparatus according to the present invention is a semiconductor test apparatus having a pseudo signal generator, a DC component removing unit, and an analog-to-digital converter, wherein the pseudo signal generator is Instead of an analog signal output from the device under test, a pseudo signal is output to the DC component removing unit at a signal level corresponding to the analog signal. The DC component removing unit outputs the pseudo signal from the device under test. Analog signal or the DC component of the pseudo signal that is input in place of the analog signal, and outputs only the AC component to the amplifier. The analog signal amplified by the gain is subjected to analog-to-digital conversion to a digital value. The digital value subjected to the digital conversion is compared with the value set in the pseudo signal generator, and the gain of the amplifier is adjusted when the device under test is measured.
以下、本発明の実施例を図により説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施例１） 第１図は本発明の実施例１を示す回路ブロック図であ
る。(Embodiment 1) FIG. 1 is a circuit block diagram showing Embodiment 1 of the present invention.
図において、１は被試験素子（以下DUTという）、８
はドライバ、９は電源である。前記DUT1の出力側を切替
スイッチ２を介して差動アンプ３の一方の端子に接続
し、該差動アンプ３の他方の端子に電圧発生器７を接続
する。また差動アンプ３の出力側にアンプ４及びアナロ
グ・デジタル・コンバータ（以下、ADCという）５を接
続する。In the figure, 1 is a device under test (hereinafter referred to as DUT), 8
Is a driver and 9 is a power supply. The output side of the DUT 1 is connected to one terminal of a differential amplifier 3 via a changeover switch 2, and a voltage generator 7 is connected to the other terminal of the differential amplifier 3. An amplifier 4 and an analog / digital converter (hereinafter, referred to as ADC) 5 are connected to the output side of the differential amplifier 3.
さらに、本発明はDUT1から出力される信号の擬似信号
を発生する擬似信号発生器６を備え、該擬似信号発生器
６を切替スイッチ２を介して差動アンプ３の一方の端子
に選択的に切替接続したものである。Further, the present invention includes a pseudo signal generator 6 for generating a pseudo signal of a signal output from the DUT 1, and selectively connects the pseudo signal generator 6 to one terminal of the differential amplifier 3 via the changeover switch 2. Switching connection.
実施例において、ドライバ８と電源９により駆動され
たDUT1の出力信号はDUT1側に接続された切替スイッチ２
を経由して差動アンプ３に入力される。差動アンプ３の
他方の入力端子に電圧発生器７の出力を入力することに
より、DUT1の出力信号は直流成分を除かれ、残った交流
成分のみがアンプ４に入力される。そこで、所定のゲイ
ン分増幅され、ADC5で読取る。これが通常の測定状態で
ある。アンプ４のゲイン調整を行う場合は、切替スイッ
チ２を擬似信号発生器６側に切換えて、DUT1の出力信号
の代わりに擬似信号発生器６の擬似信号を差動アンプ３
に入力し、前記と同様にしてADC5で読取ったデータと、
擬似信号発生器６に設定されているレベルとを比較する
ことにより行う。In the embodiment, the output signal of the DUT 1 driven by the driver 8 and the power supply 9 is connected to the changeover switch 2 connected to the DUT 1 side.
And input to the differential amplifier 3 via By inputting the output of the voltage generator 7 to the other input terminal of the differential amplifier 3, the DC signal is removed from the output signal of the DUT 1, and only the remaining AC component is input to the amplifier 4. Then, the signal is amplified by a predetermined gain and read by the ADC 5. This is a normal measurement state. When adjusting the gain of the amplifier 4, the changeover switch 2 is switched to the pseudo signal generator 6 side, and the pseudo signal of the pseudo signal generator 6 is replaced with the differential signal of the differential amplifier 3 instead of the output signal of the DUT 1.
And data read by ADC5 in the same manner as above,
This is performed by comparing with the level set in the pseudo signal generator 6.
（参考例） 第２図は本発明の参考例を示す回路ブロック図であ
る。(Reference Example) FIG. 2 is a circuit block diagram showing a reference example of the present invention.
図２に示す参考例は、第１図で述べた方法によりDUT1
の出力信号をADC5で読取り、そのデータをCPU11を介し
てメモリ10に記憶させる。測定終了後、メモリ10に記憶
させたデータ９をフロッピイ装置12に送りフロッピイデ
ィスクに記憶させて、そのフロッピイディスクを他の同
じ本発明の半導体試験装置のフロッピイ装置12に装填す
るようにしたものである。The reference example shown in FIG. 2 uses the method described in FIG.
Is read by the ADC 5 and the data is stored in the memory 10 via the CPU 11. After the measurement is completed, the data 9 stored in the memory 10 is sent to the floppy device 12 and stored in the floppy disk, and the floppy disk is loaded into the floppy device 12 of the same other semiconductor test device of the present invention. Things.
図２に示す参考例によれば、フロッピイディスクから
読込んだデータをメモリ10に書込んでそのデータをもと
に擬似信号発生器６で信号を発生させることにより、ど
の装置でも同じDUTの出力信号が再現することが可能と
なる。According to the reference example shown in FIG. 2, the data read from the floppy disk is written into the memory 10 and the pseudo signal generator 6 generates a signal based on the data. The output signal can be reproduced.
以上説明したように本発明は、DUTの出力信号に似た
信号を利用するので、ゲイン調整の際のインピーダンス
不整合によって生じるノイズやレベル変化もなくなり、
オシロスコープでの波形確認も不必要となる。また、出
力レベルもDUTの出力信号と同程度であるので、総ての
ゲインに対して適切なレベルでの調整が可能となるし、
この機能を用いれば、測定系の動作・精度確認も行える
という利点がある。更に、同じDUTの出力信号がどの装
置でもDUTを使わずに再現できるので、入力条件に影響
されずに半導体試験装置間の相関を取ることができる効
果を有する。As described above, the present invention uses a signal similar to the output signal of the DUT, so that there is no noise or level change caused by impedance mismatch at the time of gain adjustment.
There is no need to check the waveform with an oscilloscope. Also, since the output level is almost the same as the output signal of the DUT, it is possible to adjust all gains at appropriate levels,
Using this function has the advantage that the operation and accuracy of the measurement system can be confirmed. Furthermore, since the output signal of the same DUT can be reproduced in any device without using the DUT, there is an effect that correlation between semiconductor test devices can be obtained without being affected by input conditions.
第１図は本発明の実施例１を示す回路ブロック図、第２
図は本発明の参考例を示す回路ブロック図、第３図は従
来の半導体試験装置を示す回路ブロック図である。 １……DUT、２……スイッチ ３……差動アンプ、４……アンプ ５……ADC、６……擬似信号発生器 ７……電圧発生器、８……ドライバ ９……電源、10……メモリ 11……CPU、12……フロッピイ装置 13……ジャンパFIG. 1 is a circuit block diagram showing a first embodiment of the present invention, and FIG.
FIG. 1 is a circuit block diagram showing a reference example of the present invention, and FIG. 3 is a circuit block diagram showing a conventional semiconductor test apparatus. DESCRIPTION OF SYMBOLS 1 ... DUT 2 ... Switch 3 ... Differential amplifier 4 ... Amplifier 5 ... ADC, 6 ... Pseudo signal generator 7 ... Voltage generator, 8 ... Driver 9 ... Power supply, 10 ... ... Memory 11 ... CPU, 12 ... Floppy device 13 ... Jumper
Claims (1)
アナログ・デジタル・コンバータとを有する半導体試験
装置であって、 前記擬似信号発生器は、被試験素子から出力されるアナ
ログ信号に代えて、該アナログ信号に相当する信号レベ
ルで擬似信号を前記直流成分除去手段に出力するもので
あり、 前記直流成分除去手段は、前記被試験素子から出力され
るアナログ信号又は、該アナログ信号に代えて入力する
前記擬似信号の直流成分を除去し、その交流成分のみを
アンプに出力するものであり、 前記アナログ・デジタル・コンバータは、前記アンプで
所定のゲイン分増幅されたアナログ信号をデジタル値に
アナログ−デジタル変換するものであり、 前記擬似信号を入力させてアナログ−デジタル変換した
前記デジタル値と前記擬似信号発生器に設定した値とを
比較して、被試験素子の測定時におけるアンプのゲイン
調整を行なうものであることを特徴とする半導体試験装
置。1. A pseudo signal generator, DC component removing means,
A semiconductor test apparatus having an analog-to-digital converter, wherein the pseudo signal generator replaces the analog signal output from the device under test with the pseudo signal at a signal level corresponding to the analog signal. The DC component removing unit removes the DC component of the analog signal output from the device under test or the pseudo signal input in place of the analog signal, and outputs only the AC component thereof. The analog-to-digital converter converts the analog signal, which has been amplified by a predetermined gain in the amplifier, into a digital value, and converts the pseudo signal into an analog signal. Comparing the digital value obtained by digital conversion with the value set in the pseudo signal generator to measure the device under test; A semiconductor test apparatus for adjusting the gain of an amplifier according to (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287437A JP2827233B2 (en) | 1988-11-14 | 1988-11-14 | Semiconductor test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287437A JP2827233B2 (en) | 1988-11-14 | 1988-11-14 | Semiconductor test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132382A JPH02132382A (en) | 1990-05-21 |
| JP2827233B2 true JP2827233B2 (en) | 1998-11-25 |
Family
ID=17717307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63287437A Expired - Lifetime JP2827233B2 (en) | 1988-11-14 | 1988-11-14 | Semiconductor test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827233B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102520810B1 (en) * | 2016-03-08 | 2023-04-12 | 삼성전자주식회사 | Semiconductor device and operating method of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108165A (en) * | 1985-11-06 | 1987-05-19 | Hitachi Electronics Eng Co Ltd | Ic inspecting system |
-
1988
- 1988-11-14 JP JP63287437A patent/JP2827233B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132382A (en) | 1990-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814362B2 (en) | High precision voltage measuring device | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| JP4819684B2 (en) | Differential comparator circuit, test head, and test apparatus | |
| JP2827233B2 (en) | Semiconductor test equipment | |
| US7541798B2 (en) | Semiconductor test apparatus and performance board | |
| JP2986804B2 (en) | In-circuit function test apparatus and method | |
| JPH11326441A (en) | Semiconductor testing device | |
| JPH0766031B2 (en) | Inspection equipment | |
| JP4859353B2 (en) | Amplification circuit and test apparatus | |
| JP2794050B2 (en) | AD converter test equipment | |
| JP3690583B2 (en) | measuring device | |
| McChesney | McVCO handbook 1999 | |
| JP2565866Y2 (en) | IC tester parallel connected device power supply | |
| JP3436138B2 (en) | Bias power supply circuit for semiconductor test equipment | |
| JP3000746B2 (en) | Method for measuring characteristics of semiconductor device | |
| KR19980082915A (en) | Offset Evaluation Circuit and Its Method | |
| JP4207107B2 (en) | IC tester | |
| JP2512362B2 (en) | Element measuring device | |
| JPH1138102A (en) | Instrument for measuring noise of integrated circuit and method for driving it | |
| RU2212674C1 (en) | Procedure testing electric parameters of amplifier, automated system testing electric parameters of amplifier | |
| JPH0446385B2 (en) | ||
| SU1739199A1 (en) | Device for information recording | |
| JP2000275302A (en) | Probe for ic test and dc testing device for ic | |
| JP2596118Y2 (en) | Input signal processing circuit of CCD inspection equipment |