JPH0659049B2 - デ−タ受信機 - Google Patents
デ−タ受信機Info
- Publication number
- JPH0659049B2 JPH0659049B2 JP31131286A JP31131286A JPH0659049B2 JP H0659049 B2 JPH0659049 B2 JP H0659049B2 JP 31131286 A JP31131286 A JP 31131286A JP 31131286 A JP31131286 A JP 31131286A JP H0659049 B2 JPH0659049 B2 JP H0659049B2
- Authority
- JP
- Japan
- Prior art keywords
- viterbi decoder
- data
- error
- path memory
- data receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誤り訂正符号としてトレリス符号を付加したデ
ータを有する入力信号を受けるデータ受信機に関し，特
に，データモデム用受信機に関する。
ータを有する入力信号を受けるデータ受信機に関し，特
に，データモデム用受信機に関する。
従来，この種のデータモデム用受信機は，トレリス符号
を用いてデータを復号するビタビ復号器を有している。
このビタビ復号器の内部のパスメモリ長は一定長に固定
されている。例えば，CCITT勧告V32（9600bps二線全二
重交換回線用モデム）やV33（14400bps四線全二重専用
回線用モデム）においては８状態のトレリス符号が採用
されていて，最良の特性を得る為にパスメモリ長は１５
シンボル分程度に設定されている。
を用いてデータを復号するビタビ復号器を有している。
このビタビ復号器の内部のパスメモリ長は一定長に固定
されている。例えば，CCITT勧告V32（9600bps二線全二
重交換回線用モデム）やV33（14400bps四線全二重専用
回線用モデム）においては８状態のトレリス符号が採用
されていて，最良の特性を得る為にパスメモリ長は１５
シンボル分程度に設定されている。
このため，上述した従来のデータモデム用受信機では，
伝送路品質の良し悪しにかかわらず，常にビタビ復号器
による１５シンボル程度の内部遅延が存在するため，実
質的な伝送効率が低下するという欠点がある。
伝送路品質の良し悪しにかかわらず，常にビタビ復号器
による１５シンボル程度の内部遅延が存在するため，実
質的な伝送効率が低下するという欠点がある。
本発明の目的は，上記欠点を除去し，ビタビ復号器のパ
スメモリ長を伝送路の品質によって可変とすることによ
り，伝送路の品質が良い場合に前記ビタビ復号器の内部
の遅延を減少させることができ，伝送効率を向上せしめ
ることができるデータ受信機を提供することにある。
スメモリ長を伝送路の品質によって可変とすることによ
り，伝送路の品質が良い場合に前記ビタビ復号器の内部
の遅延を減少させることができ，伝送効率を向上せしめ
ることができるデータ受信機を提供することにある。
本発明によれば，誤り訂正符号としてトレリス符号を付
加したデータを有する入力信号を，伝送路を介して，受
けるデータ受信機であって，前記入力信号を復調し復調
信号を出力する復調手段１０１と，該復調信号を受け，
前記トレリス符号を用いて前記データを復号するビタビ
復号器１０３とを有する前記データ受信機において，前
記ビタビ復号器として内部のパスメモリ長を可変的に設
定し得るビタビ復号器１０３，１０８を用い，前記伝送
路の品質の程度を測定し，測定結果を出力する測定手段
１０２，１０４，１０５，１０６と，該測定結果が前記
伝送路の品質が良いことを示していればそれだけ前記ビ
タビ復号器の前記パスメモリ長を短く設定する制御手段
１０７とを有することを特徴とするデータ受信機が得ら
れる。
加したデータを有する入力信号を，伝送路を介して，受
けるデータ受信機であって，前記入力信号を復調し復調
信号を出力する復調手段１０１と，該復調信号を受け，
前記トレリス符号を用いて前記データを復号するビタビ
復号器１０３とを有する前記データ受信機において，前
記ビタビ復号器として内部のパスメモリ長を可変的に設
定し得るビタビ復号器１０３，１０８を用い，前記伝送
路の品質の程度を測定し，測定結果を出力する測定手段
１０２，１０４，１０５，１０６と，該測定結果が前記
伝送路の品質が良いことを示していればそれだけ前記ビ
タビ復号器の前記パスメモリ長を短く設定する制御手段
１０７とを有することを特徴とするデータ受信機が得ら
れる。
更に，本発明によれば，前記ビタビ復号器の前記パスメ
モリ長の設定が，前記データ受信機の初期トレーニング
中に行なわれ，該パスメモリ長の設定の完了後に前記デ
ータの伝送が開始されるデータ受信機が得られる。
モリ長の設定が，前記データ受信機の初期トレーニング
中に行なわれ，該パスメモリ長の設定の完了後に前記デ
ータの伝送が開始されるデータ受信機が得られる。
また，本発明によれば，前記測定手段は，前記復調信号
が所定レベルより大か小かを判定する判定器と，該判定
器の出力信号から前記復調信号を減算し，誤差を出力す
る減算器と，該誤差を２乗し，平均化し，誤差電力を出
力する手段とを有し，前記制御手段は，前記誤差電力が
小であればそれだけ前記ビタビ復号器の前記パスメモリ
長を短く設定するものであるデータ受信機が得られる。
が所定レベルより大か小かを判定する判定器と，該判定
器の出力信号から前記復調信号を減算し，誤差を出力す
る減算器と，該誤差を２乗し，平均化し，誤差電力を出
力する手段とを有し，前記制御手段は，前記誤差電力が
小であればそれだけ前記ビタビ復号器の前記パスメモリ
長を短く設定するものであるデータ受信機が得られる。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると，本発明の一実施例によるデータモ
デム用受信機は，伝送路（図示せず）から，誤り訂正符
号としてトレリス符号を付加したデータを有する入力信
号INを受ける。復調及び回線等化手段１０１は，前記入
力信号を復調し，かつ特性の等化を行って復調信号を出
力する。判定器１０２は前記復調信号がレベル“１”か
レベル“０”かを所定しきい値レベルに比較することに
より判定する。即ち，判定器１０２によりアナログの復
調信号がデジタルの復調信号に変換される。
デム用受信機は，伝送路（図示せず）から，誤り訂正符
号としてトレリス符号を付加したデータを有する入力信
号INを受ける。復調及び回線等化手段１０１は，前記入
力信号を復調し，かつ特性の等化を行って復調信号を出
力する。判定器１０２は前記復調信号がレベル“１”か
レベル“０”かを所定しきい値レベルに比較することに
より判定する。即ち，判定器１０２によりアナログの復
調信号がデジタルの復調信号に変換される。
ビタビ復号器１０３は，該デジタルの復調信号を受ける
演算装置２００と，この演算装置２００の出力信号を受
ける１６シンボル分のパスメモリ２０１〜２１６とを有
している。１シンボルの間隔は４１６μｓ（＝1/2400
s）であり，データ伝送速度は9600bpsである。演算装置
２００は，一般に，ACS（add compare and select devi
ce）とよばれる。ビタビ復号器１０３は，前記トレリス
符号を用いて前記データを復号する。
演算装置２００と，この演算装置２００の出力信号を受
ける１６シンボル分のパスメモリ２０１〜２１６とを有
している。１シンボルの間隔は４１６μｓ（＝1/2400
s）であり，データ伝送速度は9600bpsである。演算装置
２００は，一般に，ACS（add compare and select devi
ce）とよばれる。ビタビ復号器１０３は，前記トレリス
符号を用いて前記データを復号する。
このようにして，入力信号INは復調及び回線等化手段１
０１，判定器１０２，ビタビ復号器１０３により受信デ
ータ（RD）とされる。
０１，判定器１０２，ビタビ復号器１０３により受信デ
ータ（RD）とされる。
一方，減算器１０４は，判定器１０２の出力信号から復
調及び回線等化手段１０１の出力信号を減算し，誤差を
出力する。この誤差が大きければ大きい程，信号の形が
くずれており，伝送路の品質が悪い。この誤差は二乗器
１０５及び平均化器１０６にて誤差電力として求めら
れ，この値が設定値より大であるか小であるかを比較器
１０７にて比較される。
調及び回線等化手段１０１の出力信号を減算し，誤差を
出力する。この誤差が大きければ大きい程，信号の形が
くずれており，伝送路の品質が悪い。この誤差は二乗器
１０５及び平均化器１０６にて誤差電力として求めら
れ，この値が設定値より大であるか小であるかを比較器
１０７にて比較される。
更にセレクタ１０８はビタビ復号器１０３のパスメモリ
の中で，８シンボル後の復号結果及び１６シンボル後の
復号結果のいずれかを選択して受信データ（RD）として
出力するべく接続されている。
の中で，８シンボル後の復号結果及び１６シンボル後の
復号結果のいずれかを選択して受信データ（RD）として
出力するべく接続されている。
さて初期トレーニングシーケンスの終了直前に，前記誤
差電力を求め，この値が設定値（信号電力に対し約−２
３dB）より大ならセレクタ１０８はビタビ復号器１０３
の復号結果のうち１６シンボル後の復号結果を受信デー
タ（RD）として選択し，ビタビ復号器１０３の誤り訂正
能力を強化し，誤差電力が設定値より小なる場合は８シ
ンボル後の復号結果を選択し，内部遅延を減少する。
差電力を求め，この値が設定値（信号電力に対し約−２
３dB）より大ならセレクタ１０８はビタビ復号器１０３
の復号結果のうち１６シンボル後の復号結果を受信デー
タ（RD）として選択し，ビタビ復号器１０３の誤り訂正
能力を強化し，誤差電力が設定値より小なる場合は８シ
ンボル後の復号結果を選択し，内部遅延を減少する。
このように本データモデ用受信機は，初期トレーニング
期間に前記誤差電力を測定することにより伝送路の状態
を把握し，該誤差電力が設定値よりも小の場合は伝送路
の品質が良いので，ビタビ復号器のパスメモリ長を短か
く設定して内部遅延の短縮を達成し，前記誤差電力が設
定値より大の場合は伝送路の品質が悪いので，ビタビ復
号器のパスメモリ長を長く設定して伝送誤り訂正能力の
強化を達成するという初期設定を行なう。この初期設定
完了後に，上記データの伝送が開始される。
期間に前記誤差電力を測定することにより伝送路の状態
を把握し，該誤差電力が設定値よりも小の場合は伝送路
の品質が良いので，ビタビ復号器のパスメモリ長を短か
く設定して内部遅延の短縮を達成し，前記誤差電力が設
定値より大の場合は伝送路の品質が悪いので，ビタビ復
号器のパスメモリ長を長く設定して伝送誤り訂正能力の
強化を達成するという初期設定を行なう。この初期設定
完了後に，上記データの伝送が開始される。
なお，このデータモデム用受信機において，ビタビ復号
器１０３とセレクタ１０８との組合せは，内部のパスメ
モリ長を可変的に設定し得るビタビ復号器として働く。
また，判定器１０２，減算器１０４，二乗器１０５，平
均化器１０６の組合せは，伝送路の品質の程度を測定
し，測定結果を出力する測定手段として働く。また，比
較器１０７は，前記測定結果が前記伝送路の品質が良い
ことを示していればそれだけ前記ビタビ復号器の前記パ
スメモリ長を短く設定する制御手段として働く。
器１０３とセレクタ１０８との組合せは，内部のパスメ
モリ長を可変的に設定し得るビタビ復号器として働く。
また，判定器１０２，減算器１０４，二乗器１０５，平
均化器１０６の組合せは，伝送路の品質の程度を測定
し，測定結果を出力する測定手段として働く。また，比
較器１０７は，前記測定結果が前記伝送路の品質が良い
ことを示していればそれだけ前記ビタビ復号器の前記パ
スメモリ長を短く設定する制御手段として働く。
なお，本発明は上記実施例に限定されず，それに種々の
設計変更を施したものを含む。例えば，上記実施例で
は，ビタビ復号器としてパスメモリ長を長・短２段階に
設定し得るビタビ復号器を用いたが，パスメモリ長を３
種以上に設定し得るビタビ復号器を用いてもよい。この
場合，比較器１０７の代りに，前記誤差電力に応じてパ
スメモリ長を３種以上に設定できるような制御回路を設
ける必要がある。更に，本実施例では9600bqsのデータ
モデムでパスメモリ長が８シンボル／１６シンボルの場
合につき説明したが，他の種類のデータモズムにも適用
可能であることは明らかである。
設計変更を施したものを含む。例えば，上記実施例で
は，ビタビ復号器としてパスメモリ長を長・短２段階に
設定し得るビタビ復号器を用いたが，パスメモリ長を３
種以上に設定し得るビタビ復号器を用いてもよい。この
場合，比較器１０７の代りに，前記誤差電力に応じてパ
スメモリ長を３種以上に設定できるような制御回路を設
ける必要がある。更に，本実施例では9600bqsのデータ
モデムでパスメモリ長が８シンボル／１６シンボルの場
合につき説明したが，他の種類のデータモズムにも適用
可能であることは明らかである。
以上説明したように本発明はビタビ復号器のパスメモリ
長を伝送路の品質によって可変とすることにより，伝送
路の品質が良い場合に前記ビタビ復号器の内部の遅延を
減少させることができ，伝送効率の向上を達成できる効
果がある。
長を伝送路の品質によって可変とすることにより，伝送
路の品質が良い場合に前記ビタビ復号器の内部の遅延を
減少させることができ，伝送効率の向上を達成できる効
果がある。
第１図は本発明の一実施例によるデータモデム用受信機
のブロック図である。 図において， １０１……復調および回線等化手段，１０２……判定
器，１０３……ビタビ復号器，１０４……減算器，１０
５……二乗器，１０６……平均化器，１０７……比較
器，１０８……セレクタである。
のブロック図である。 図において， １０１……復調および回線等化手段，１０２……判定
器，１０３……ビタビ復号器，１０４……減算器，１０
５……二乗器，１０６……平均化器，１０７……比較
器，１０８……セレクタである。
Claims (3)
- 【請求項１】誤り訂正符号としてトレリス符号を付加し
たデータを有する入力信号を，伝送路を介して，受ける
データ受信機であって，前記入力信号を復調し復調信号
を出力する復調手段と，該復調信号を受け，前記トレリ
ス符号を用いて前記データを復号するビタビ復号器とを
有する前記データ受信機において、前記ビタビ復号器と
して内部のパスメモリ長を可変的に設定し得るビタビ復
号器を用い，前記伝送路の品質の程度を測定し，測定結
果を出力する測定手段と，該測定結果が前記伝送路の品
質が良いことを示していればそれだけ前記ビタビ復号器
の前記パスメモリ長を短く設定する制御手段とを有する
ことを特徴とするデータ受信機。 - 【請求項２】前記ビタビ復号器の前記パスメモリ長の設
定が，前記データ受信機の初期トレーニング中に行なわ
れ，該パスメモリ長の設定の完了後に前記データの伝送
が開始される特許請求の範囲第１項記載のデータ受信
機。 - 【請求項３】前記測定手段は，前記復調信号が所定レベ
ルより大か小かを判定する判定器と，該判定器の出力信
号から前記復調信号を減算し，誤差を出力する減算器
と，該誤差を２乗し，平均化し，誤差電力を出力する手
段とを有し，前記制御手段は，前記誤差電力が小であれ
ばそれだけ前記ビタビ復号器の前記パスメモリ長を短く
設定するものである特許請求の範囲第１項又は第２項記
載のデータ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31131286A JPH0659049B2 (ja) | 1986-12-27 | 1986-12-27 | デ−タ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31131286A JPH0659049B2 (ja) | 1986-12-27 | 1986-12-27 | デ−タ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63166332A JPS63166332A (ja) | 1988-07-09 |
| JPH0659049B2 true JPH0659049B2 (ja) | 1994-08-03 |
Family
ID=18015619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31131286A Expired - Lifetime JPH0659049B2 (ja) | 1986-12-27 | 1986-12-27 | デ−タ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659049B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278939A (ja) * | 1989-04-19 | 1990-11-15 | Matsushita Electric Ind Co Ltd | データ復号装置 |
| JP2668455B2 (ja) * | 1990-12-20 | 1997-10-27 | 富士通株式会社 | ビタビ復調制御方式 |
| JP3266052B2 (ja) | 1997-06-06 | 2002-03-18 | 日本電気株式会社 | データ受信装置 |
| JP4324195B2 (ja) | 2004-04-07 | 2009-09-02 | パナソニック株式会社 | パスメモリ回路 |
-
1986
- 1986-12-27 JP JP31131286A patent/JPH0659049B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63166332A (ja) | 1988-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621764A (en) | Soft decision signal outputting receiver | |
| CN1070667C (zh) | 双向解调的方法和装置 | |
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| EP1119953B1 (en) | Channel estimator with variable number of taps | |
| US5867531A (en) | Maximum likelihood sequence estimator and maximum likelihood sequence estimating method | |
| JP2002507081A (ja) | 畳み込み符号化された通信チャンネル向け受信信号品質判定方法ならびにシステム | |
| DE60041388D1 (de) | Modem mit zustandsreduzierter maximalwahrscheinlichkeitsfolgeschätzung | |
| SE512008C2 (sv) | Förfarande och arrangemang för demodulering av datasymboler | |
| JPH0659049B2 (ja) | デ−タ受信機 | |
| US5757851A (en) | Communication receiver using soft decision TCH/FACCH channel discriminator | |
| JP2001507888A (ja) | 白色化パス・メトリックを用いた通信信号の逐次最尤推定装置、方法およびコンピュータプログラム・プロダクト | |
| JPH06140951A (ja) | ビタビ等化器 | |
| AU735567B2 (en) | Apparatus for receiving data | |
| EP0827298A3 (en) | Data receiver and data receiving method | |
| US20030058974A1 (en) | Method and apparatus for selecting an equalization algorithm depending on the used coding algorithm or on the channel quality | |
| JPS61135234A (ja) | 軟判定しきい値制御方式 | |
| US6625233B1 (en) | Method and apparatus in a wireless receiver for demodulating a continuous-phase frequency-shift-keyed signal | |
| US7200194B2 (en) | Receiver signal dynamic range compensation based on received signal strength indicator | |
| JPH05145525A (ja) | データ復号装置 | |
| JP3329002B2 (ja) | ダイバーシチ受信機 | |
| JPH08242264A (ja) | 入力変調信号の復号化装置 | |
| JP3178776B2 (ja) | 無線通信システム内のビタビアルゴリズムの推定による判定装置 | |
| JPH05129862A (ja) | 受信用ａｇｃ回路 | |
| JPH05236039A (ja) | 受信用ａｇｃ回路 | |
| JPS6336620A (ja) | フアクシミリ伝送方式 |