JPH065879A - Quantum-box semiconductor device - Google Patents

Quantum-box semiconductor device

Info

Publication number
JPH065879A
JPH065879A JP4161442A JP16144292A JPH065879A JP H065879 A JPH065879 A JP H065879A JP 4161442 A JP4161442 A JP 4161442A JP 16144292 A JP16144292 A JP 16144292A JP H065879 A JPH065879 A JP H065879A
Authority
JP
Japan
Prior art keywords
carrier
quantum
collector
emitter
quantum level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4161442A
Other languages
Japanese (ja)
Other versions
JP3171278B2 (en
Inventor
Yoshihisa Saito
美寿 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16144292A priority Critical patent/JP3171278B2/en
Priority to US07/981,152 priority patent/US5283445A/en
Priority to DE69232767T priority patent/DE69232767T2/en
Priority to EP92120080A priority patent/EP0545255B1/en
Priority to KR92022844A priority patent/KR970003849B1/en
Publication of JPH065879A publication Critical patent/JPH065879A/en
Application granted granted Critical
Publication of JP3171278B2 publication Critical patent/JP3171278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To provide a current selectively through resonance tunneling in a desired selective channel by adjusting a voltage to change a quantum level adequately for each carrier collector. CONSTITUTION:A negative voltage is applied to a source electrode 30. Then, a quantum level at a source 38 increases and becomes equal to a quantum level 47 at a carrier emitter 47 so that resonance tunneling takes place and electrons are injected into the carrier emitter 46. A negative voltage is previously applied to a drain electrode 34 to make a quantum level at a drain 42 equal to a quantum level 51 at a carrier collector 50. Also, a negative voltage is applied to a Schottky gate electrode 54 to increase a quantum level in energy for each collector. When the quantum level 51 at the carrier collector 50 becomes equal to the quantum level 47 at the carrier emitter 46, the electron resonance takes place at first, and electrons make the transition from the carrier emitter to the carrier collector. The electrons that tunnel into the quantum level 51 are put in resonance because the quantum level 51 is equal to that of the drain 42, and then the electrons flow into the drain 42 to form a drain current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
にキャリアの自由度が0次元の量子箱間のキャリア遷移
を制御する量子箱半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a quantum box semiconductor device for controlling carrier transition between quantum boxes having 0-dimensional freedom of carriers.

【0002】半導体微細加工技術の高度化によって半導
体装置もサブミクロン以下のサイズで製造できるように
なった。固体内電子のド・ブローイ波長程度のサイズに
まで微細化された半導体領域においては、キャリアの量
子力学的性質が現れてくる。この結果、電子、正孔のエ
ネルギ準位は量子化される。
With the advancement of semiconductor fine processing technology, it has become possible to manufacture semiconductor devices with a size of submicron or less. Quantum mechanical properties of carriers appear in a semiconductor region miniaturized to a size of about de Broglie wavelength of electrons in a solid. As a result, the energy levels of electrons and holes are quantized.

【0003】これら量子化された準位を利用した新しい
機能のひとつに、共鳴トンネリングがある。この現象は
近接した2つのエネルギ準位が一致した時のみ選択的に
キャリアがトンネル遷移するもので、これをエミッタに
利用した共鳴ホットエレクトロントランジスタ(RHE
T)が試作されている。
Resonant tunneling is one of the new functions utilizing these quantized levels. This phenomenon is such that carriers are selectively tunnel-transitioned only when two adjacent energy levels coincide with each other, and a resonant hot electron transistor (RHE) using this as an emitter
T) has been prototyped.

【0004】[0004]

【従来の技術】RHETの場合、キャリア(電子)は通
常、近接した2つの量子井戸層間の準位を遷移する。す
なわち、キャリアの自由度は2次元である。
2. Description of the Related Art In the case of RHET, carriers (electrons) normally transit between the levels of two quantum well layers adjacent to each other. That is, the degree of freedom of the carrier is two-dimensional.

【0005】しかし、室温では格子の熱的振動の影響を
避けることができず、キャリアのエネルギ分布やエネル
ギ準位のぼけのため、シャープな特性が得られないこと
が多い。
However, at room temperature, the effect of thermal vibration of the lattice cannot be avoided, and sharp characteristics are often not obtained due to the carrier energy distribution and the energy level blurring.

【0006】そこで、さらにキャリアの自由度を制限
し、準位を局在化せしめた量子細線(1次元キャリア)
および量子箱(0次元キャリア)が提案され、デバイス
への応用が検討されている。
Therefore, the quantum wires (one-dimensional carriers) in which the degrees of freedom of carriers are further restricted and the levels are localized
Also, a quantum box (0-dimensional carrier) has been proposed, and its application to a device is under consideration.

【0007】たとえば、TI社のマークリードらは、0
次元の共鳴トンネリングを利用した半導体装置を開示し
た(特開昭61−123174号、特開昭61−816
62号、特開昭61−82470号、特開昭61−82
471号、特開昭61−82472号および特開昭61
−82473号)。これは、電子の外部ポテンシャル変
化を利用して電子のトンネリング制御を行なう論理素子
である。
[0007] For example, Mark Lead et al.
A semiconductor device utilizing three-dimensional resonant tunneling has been disclosed (Japanese Patent Laid-Open Nos. 61-123174 and 61-816).
62, JP-A-61-82470, JP-A-61-82.
471, JP-A-61-82472 and JP-A-61.
-82473). This is a logic element that controls the tunneling of electrons by utilizing the external potential change of electrons.

【0008】[0008]

【発明が解決しようとする課題】以上説明した従来の量
子化半導体装置においては、電位井戸を含む領域のポテ
ンシャル、あるいは0次元電子の置かれた量子箱を含む
領域の外場ポテンシャルを全体的に変調している。この
ため、量子化半導体装置の動作を制御するための電界が
量子準位以外の領域にまで広がり、したがって量子化半
導体装置の近接配置に制限が生ずる。
In the conventional quantized semiconductor device described above, the potential of the region including the potential well or the external field potential of the region including the quantum box in which the zero-dimensional electrons are placed is totally changed. It is modulating. For this reason, the electric field for controlling the operation of the quantized semiconductor device spreads to a region other than the quantum level, so that the adjacent arrangement of the quantized semiconductor device is limited.

【0009】本発明の目的は、新規な構成の量子箱半導
体装置を提供することである。本発明の別の目的は、高
集積化が可能な駆動方式による量子箱半導体装置を提供
することである。
An object of the present invention is to provide a quantum box semiconductor device having a novel structure. Another object of the present invention is to provide a quantum box semiconductor device by a driving method that enables high integration.

【0010】[0010]

【課題を解決するための手段】本発明の量子箱半導体装
置は、半導体中に形成された量子箱構造のキャリアエミ
ッタと、該キャリアエミッタからトンネル注入できる程
度に近接して前記半導体中に形成された量子箱構造の複
数のキャリアコレクタと、該キャリアコレクタの量子箱
サイズを外部電圧で制御するための制御手段とを有す
る。
A quantum box semiconductor device of the present invention is formed in a semiconductor such that a carrier emitter having a quantum box structure formed in a semiconductor and a tunnel emitter from the carrier emitter are close to each other. And a control means for controlling the quantum box size of the carrier collector by an external voltage.

【0011】[0011]

【作用】量子箱のサイズを変化させると、量子箱内で許
容される量子準位が変化する。この量子準位の変化を利
用して共鳴トンネル現象を制御することができる。
When the size of the quantum box is changed, the quantum level allowed in the quantum box changes. The resonance tunnel phenomenon can be controlled by utilizing this change in the quantum level.

【0012】図1に本発明の原理を概略的に示す。図1
(A)は、キャリアエミッタ7とこれに隣接するキャリ
アコレクタ8A(複数のキャリアコレクタのひとつ)の
量子状態を示すポテンシャル図である。量子箱サイズが
小さくなってくると、そのポテンシャル分布は図示した
ように尾を引き、急峻には変化しにくくなる。
FIG. 1 schematically shows the principle of the present invention. Figure 1
(A) is a potential diagram showing the quantum states of the carrier emitter 7 and the carrier collector 8A (one of a plurality of carrier collectors) adjacent to the carrier emitter 7. As the quantum box size becomes smaller, its potential distribution is tailed as shown in the figure, and it becomes difficult to change sharply.

【0013】図1(A)の上段には、キャリアコレクタ
8Aに外部電圧を印加しない状態を示す。図は簡単のた
めに、キャリアエミッタ7の量子準位5よりキャリアコ
レクタ8Aの準位6Aaがエネルギ的に低い位置にある
場合を示すが、本発明は勿論これに限定されるものでは
ない。
The upper part of FIG. 1A shows a state where no external voltage is applied to the carrier collector 8A. The figure shows a case where the level 6Aa of the carrier collector 8A is lower in energy than the quantum level 5 of the carrier emitter 7 for simplicity, but the present invention is not limited to this.

【0014】図1(A)の上段の図において、キャリア
エミッタ7の左方からは該エミッタ7にキャリアを供給
するための手段として、ソース2が矢印で示され、また
キャリアコレクタ8Aの右方には該コレクタ8Aからキ
ャリアを引き出すドレイン4Aが矢印で示されている。
In the upper part of FIG. 1A, the source 2 is indicated by an arrow from the left side of the carrier emitter 7 as a means for supplying carriers to the emitter 7 and the right side of the carrier collector 8A. In the figure, a drain 4A that draws carriers from the collector 8A is indicated by an arrow.

【0015】図1(A)中段に示すように、今キャリア
コレクタ8Aに外部電圧印加手段、たとえば付設電極に
より電圧を印加し、周囲の空乏層領域を拡大させること
によって矢印1で示す方向に量子箱サイズを縮めると、
キャリアコレクタ8Aの量子準位6Abは高エネルギ側
にシフトする。同時にポテンシャルの底も上昇する。
As shown in the middle part of FIG. 1A, a voltage is applied to the carrier collector 8A by an external voltage applying means, for example, an additional electrode, and the depletion layer region around the carrier collector 8A is expanded to expand the quantum in a direction indicated by an arrow 1. If you reduce the box size,
The quantum level 6Ab of the carrier collector 8A shifts to the high energy side. At the same time, the bottom of the potential rises.

【0016】キャリアエミッタ7とキャリアコレクタ8
Aの量子準位がエネルギ的に等しくなると、共鳴トンネ
リング現象が生じて、ソース2からキャリアエミッタ7
に注入されたキャリアが、キャリアコレクタ8Aに遷移
する。
Carrier emitter 7 and carrier collector 8
When the quantum levels of A become energetically equal, a resonance tunneling phenomenon occurs and the source 2 to the carrier emitter 7
The carriers injected into the carrier transit to the carrier collector 8A.

【0017】したがって、適当な手段でキャリアコレク
タ8Aとドレイン4Aの量子準位を一致させておけば、
この時ソース2からドレイン4Aにキャリアが流れる。
勿論、ドレイン4Aが量子化されていなければ、キャリ
アコレクタ8Aに遷移したキャリアは、直ちにホットな
状態でドレイン4Aに流入することができる。
Therefore, if the quantum levels of the carrier collector 8A and the drain 4A are matched with each other by an appropriate means,
At this time, carriers flow from the source 2 to the drain 4A.
Of course, if the drain 4A is not quantized, the carriers that have transited to the carrier collector 8A can immediately flow into the drain 4A in a hot state.

【0018】なお、室温では、格子振動やその他のキャ
リア散乱機構の影響で量子準位がぼけているため、遷移
確率はある幅を有する。次に、外部電圧をさらに高めて
いくと、図1(A)下段に示すように、キャリアコレク
タ8Aの量子準位6Acがキャリアエミッタ7の量子準
位5よりエネルギ的に高くなり、非共鳴状態となる。こ
の結果、キャリアエミッタ7からキャリアコレクタ8A
への遷移は、再び停止する。
At room temperature, the transition level has a certain width because the quantum level is blurred due to the influence of lattice vibration and other carrier scattering mechanisms. Next, when the external voltage is further increased, the quantum level 6Ac of the carrier collector 8A becomes higher in energy than the quantum level 5 of the carrier emitter 7, as shown in the lower part of FIG. Becomes As a result, the carrier emitter 7 to the carrier collector 8A
The transition to stops again.

【0019】本発明の量子箱の準位制御は、当該量子箱
への外部電圧印加によって可能であり、量子箱周囲の外
部ポテンシャルには必ずしも関係しないので、前記従来
技術の量子箱デバイスのように周囲の不純物等の電荷の
影響は受けにくい。
The level control of the quantum box of the present invention is possible by applying an external voltage to the quantum box and is not necessarily related to the external potential around the quantum box. It is unlikely to be affected by charges such as surrounding impurities.

【0020】図1(B)は、本発明の複数のキャリアコ
レクタ(図では3個のキャリアコレクタ8A、8B、8
Cを示す)の配置例を示している。今、説明の都合上、
各キャリアコレクタのサイズを、 8A<8B<8C のようにする。また、キャリアは電子eとする。
FIG. 1B shows a plurality of carrier collectors of the present invention (three carrier collectors 8A, 8B, 8 in the figure).
(Indicates C). Now, for convenience of explanation,
The size of each carrier collector is set to 8A <8B <8C. The carrier is an electron e.

【0021】キャリアコレクタ8A、8B、8Cのサイ
ズは、外部電圧を印加しない時、図1(A)のように制
御することができる。外部電圧を印加していくと、上記
量子箱サイズ比によって、まず最もエネルギ的に高い位
置にあるキャリアコレクタ8Aの量子準位6Aがキャリ
アエミッタ7の量子準位5に一致して、ソース2からキ
ャリアエミッタ7に注入された電子eがキャリアコレク
タ8Aに共鳴トンネル注入される。
The sizes of the carrier collectors 8A, 8B and 8C can be controlled as shown in FIG. 1A when no external voltage is applied. When an external voltage is applied, the quantum level 6A of the carrier collector 8A, which is the highest in terms of energy, first coincides with the quantum level 5 of the carrier emitter 7 due to the quantum box size ratio, and the source 2 The electrons e injected into the carrier emitter 7 are resonance tunnel injected into the carrier collector 8A.

【0022】さらに外部電圧を高めていくと、キャリア
コレクタ8Aは非共鳴となり、代わりに次に高いエネル
ギ準位を有するキャリアコレクタ8Bが共鳴状態とな
り、量子準位5から量子準位6Bへの電子のトンネル注
入が生ずる。
When the external voltage is further increased, the carrier collector 8A becomes non-resonant, and instead the carrier collector 8B having the next highest energy level becomes in a resonance state, and electrons from the quantum level 5 to the quantum level 6B are replaced. Tunnel injection occurs.

【0023】さらに、外部電圧を高めていくと、キャリ
アコレクタ8Bも非共鳴となり、それまで非共鳴状態に
あったキャリアコレクタ8Cの量子準位6Cがキャリア
エミッタ準位5と一致して共鳴トンネリングを生ずる。
When the external voltage is further increased, the carrier collector 8B also becomes non-resonant, and the quantum level 6C of the carrier collector 8C, which has been in the non-resonant state until then, coincides with the carrier emitter level 5 to cause resonant tunneling. Occurs.

【0024】このようにして、1個のキャリアエミッタ
7のキャリアを比較的シャープな閾値をもって複数の導
電チャネル(キャリアコレクタとドレインにより構成)
に任意にスイッチさせることができる。
In this way, the carriers of one carrier emitter 7 are made into a plurality of conductive channels with a relatively sharp threshold value (composed of a carrier collector and a drain).
Can be arbitrarily switched.

【0025】図1を用いて原理説明したような状態は、
たとえば高移動度トランジスタ(HEMT)で用いられ
ているヘテロ接合の変調ドーピングを利用し、微細加工
と適当な電極形成によって具体化することができる。
The state described in principle with reference to FIG.
For example, the modulation doping of a heterojunction used in a high mobility transistor (HEMT) can be used, and it can be embodied by fine processing and appropriate electrode formation.

【0026】すなわち、低不純物濃度、狭禁制帯幅を有
する第1の半導体の上または下に、高不純物濃度、広禁
制帯幅を有する第2の半導体を積層すると、変調ドーピ
ング構造が形成され、前記第1の半導体のヘテロ接合界
面にバンドベンディングによる井戸層が形成されて該井
戸層に電子が集積化する。これは、2次元電子ガスであ
るため、その周囲を空乏層で隔離することにより、1次
元や0次元状態を作りだすことができる。
That is, a modulation doping structure is formed by stacking a second semiconductor having a high impurity concentration and a wide bandgap on or below a first semiconductor having a low impurity concentration and a narrow bandgap. A well layer is formed by band bending at the heterojunction interface of the first semiconductor, and electrons are integrated in the well layer. Since this is a two-dimensional electron gas, a one-dimensional or zero-dimensional state can be created by isolating the surrounding area with a depletion layer.

【0027】このような0次元状態を利用して、図1
(A)、(B)に示すような量子箱サイズの制御を行な
えば、量子箱の外部に格別電位勾配を形成しなくても共
鳴状態を制御することができる。
Utilizing such a 0-dimensional state, FIG.
By controlling the quantum box size as shown in (A) and (B), the resonance state can be controlled without forming a particular potential gradient outside the quantum box.

【0028】以下、本発明を実施例に基づいて、より詳
しく述べる。
Hereinafter, the present invention will be described in more detail based on examples.

【0029】[0029]

【実施例】図2は、本発明の実施例によるマルチチャネ
ル量子箱半導体装置の機能層領域平面図を示す。図2の
X−Y断面構成はたとえば図3に示すようなものであ
る。
2 is a plan view of a functional layer region of a multi-channel quantum box semiconductor device according to an embodiment of the present invention. The XY cross-sectional structure of FIG. 2 is as shown in FIG. 3, for example.

【0030】図2は、図1(B)の場合同様、量子箱キ
ャリアエミッタ46に近接してサイズのそれぞれ異なる
量子箱キャリアコレクタ48、50、52(サイズは4
8<50<52の順)が配置されていることを示す。
As in the case of FIG. 1B, FIG. 2 shows quantum box carrier collectors 48, 50 and 52 (sizes of 4 are different in size, which are close to the quantum box carrier emitter 46).
8 <50 <52) is arranged.

【0031】エミッタ/コレクタ間隔は、コレクタの空
乏層化によるサイズ縮減によってもトンネル注入可能な
数〜十数nmである。また、エミッタ、コレクタの各サ
イズは数十nm程度である。
The emitter / collector distance is from several nm to several tens of nm which can be tunnel-injected even if the size is reduced by depleting the collector. The size of each of the emitter and collector is about several tens of nm.

【0032】キャリアエミッタ46近傍にはソース38
が、また各コレクタ48、50、52近傍には、それぞ
れドレイン40、42、44が配置されている。図の場
合、各ドレイン領域は1次元チャネル(量子細線)構造
になっているが、必ずしも量子化されていなくてもよ
い。
A source 38 is provided near the carrier emitter 46.
However, drains 40, 42 and 44 are arranged near the collectors 48, 50 and 52, respectively. In the figure, each drain region has a one-dimensional channel (quantum wire) structure, but it does not necessarily have to be quantized.

【0033】各ドレイン40、42、44の量子準位
は、それぞれのゲート電極(図示せず)によって量子準
位をそれぞれのキャリアコレクタ48、50、52と一
致させるように制御される。
The quantum levels of each drain 40, 42, 44 are controlled by their respective gate electrodes (not shown) to match the quantum levels with their respective carrier collectors 48, 50, 52.

【0034】ソース38は、2次元電子ガス領域72と
接続し、該領域72上にはソース電極30が設けられて
いる。一方、各ドレイン40、42、44もそれぞれ2
次元電子ガス領域74、76、78と接続し、それぞれ
の領域上にはそれぞれドレイン電極32、34、36が
設けられている。キャリアコレクタ48、50、52上
には、共通のゲート電極54が設けられている。
The source 38 is connected to the two-dimensional electron gas region 72, and the source electrode 30 is provided on the region 72. On the other hand, each drain 40, 42, 44 is also 2
Connected to the three-dimensional electron gas regions 74, 76 and 78, drain electrodes 32, 34 and 36 are provided on the respective regions. A common gate electrode 54 is provided on the carrier collectors 48, 50 and 52.

【0035】このような構造は、たとえば、以上のよう
にして製造される。まず、図3で示すように、半絶縁性
GaAs基板60上に厚さ500nmのアンドープGa
As層62、その上に厚さ10nmのアンドープAlG
aAsスペーサ層64、その上に厚さ45nm、不純物
濃度1×1018cm-3のn型AlGaAs電子供給層6
6、その上に厚さ45nm、キャリア濃度1×1018
3 のn+ 型GaAsコンタクト層68を、MBE法で
連続的に形成した多層構造を得る。
Such a structure is manufactured, for example, as described above. First, as shown in FIG. 3, a 500 nm-thick undoped Ga layer is formed on a semi-insulating GaAs substrate 60.
As layer 62 and undoped AlG having a thickness of 10 nm thereon
an aAs spacer layer 64, on which an n-type AlGaAs electron supply layer 6 having a thickness of 45 nm and an impurity concentration of 1 × 10 18 cm −3.
6, with a thickness of 45 nm and a carrier concentration of 1 × 10 18 c
A multilayer structure in which the m 3 n + type GaAs contact layer 68 is continuously formed by the MBE method is obtained.

【0036】次いで、n+ 型GaAsコンタクト層68
上に、AuGe/Au(厚さ20nm/200nm)か
らなるソース電極30およびドレイン電極32、34、
36を蒸着と通常のリフトオフ法を用いて形成する。
Then, an n + type GaAs contact layer 68 is formed.
On top, a source electrode 30 and a drain electrode 32, 34 made of AuGe / Au (thickness 20 nm / 200 nm),
36 is formed by vapor deposition and a normal lift-off method.

【0037】その後、加熱処理を行なって電極を合金化
する。合金化領域は、深さ方向に2次元電子ガス層70
にまで達している。したがって、ソース電極30および
ドレイン電極32、34、36から2次元電子ガス層7
0への電気的接続は、合金化領域を介して形成される。
Then, heat treatment is performed to alloy the electrodes. The alloyed region has a two-dimensional electron gas layer 70 in the depth direction.
Has reached. Therefore, from the source electrode 30 and the drain electrodes 32, 34, 36 to the two-dimensional electron gas layer 7
An electrical connection to 0 is made through the alloyed region.

【0038】アンドープGaAsチャネル層62とn型
AlGaAs電子供給層66は、変調ドープのヘテロ接
合を形成する。アンドープGaAsチャネル層62のヘ
テロ接合界面領域に形成される2次元電子ガス層70で
は、シートキャリア濃度が約2.3×1011cm-2、電
子移動度が800000cm2 /V・sec程度とな
る。
The undoped GaAs channel layer 62 and the n-type AlGaAs electron supply layer 66 form a modulation-doped heterojunction. In the two-dimensional electron gas layer 70 is formed on the heterojunction interface region between the undoped GaAs channel layer 62, the sheet carrier concentration of about 2.3 × 10 11 cm -2, the electron mobility becomes 800000cm 2 / V · sec about .

【0039】2次元電子ガス層70にキャリアエミッタ
46およびキャリアコレクタ48、50、52を形成す
るため、図3に示したように、選択性ドライエッチング
を用いてn+ 型GaAsコンタクト層68およびn型A
lGaAs電子供給層66の一部を堀り込み、ソース領
域、キャリアエミッタ、キャリアコレクタ、ドレイン領
域に対応する領域を分離する。
In order to form the carrier emitter 46 and the carrier collectors 48, 50 and 52 in the two-dimensional electron gas layer 70, the n + type GaAs contact layers 68 and n are formed by selective dry etching as shown in FIG. Type A
A part of the 1GaAs electron supply layer 66 is dug to separate the regions corresponding to the source region, carrier emitter, carrier collector, and drain region.

【0040】エッチングされた領域直下のアンドープG
aAsチャネル層62では、空乏層化によってヘテロ接
合界面領域から2次元電子ガス層70が消滅する。最後
に、キャリアコレクタ48、50、52の量子箱サイズ
を外部電圧によって制御するために、コンタクト層68
の対応する領域上に厚さ300nmのAl膜からなるシ
ョットキゲート電極54を堆積する。該電極54は、図
2に点線で表示したように、キャリアコレクタ48、5
0、52全体を制御するように連続的に形成されてい
る。
Undoped G immediately below the etched region
In the aAs channel layer 62, the two-dimensional electron gas layer 70 disappears from the heterojunction interface region due to depletion. Finally, in order to control the quantum box size of the carrier collectors 48, 50, 52 by an external voltage, the contact layer 68
A Schottky gate electrode 54 made of an Al film having a thickness of 300 nm is deposited on the corresponding region of. The electrode 54 has carrier collectors 48, 5 as shown by the dotted lines in FIG.
It is formed continuously so as to control 0, 52 as a whole.

【0041】ショットキゲート電極54は、図3に示す
ように、コンタクト層の島状領域の表面だけでなく、側
面にも回り込んで堆積したAl膜によって形成されてい
る。図3(B)は、ショットキゲート電極54の別の形
態を示す。この場合、Al膜の堆積は、コンタクト層6
8の島状領域の上面には行なわれず、側面にのみ行なわ
れている。
As shown in FIG. 3, the Schottky gate electrode 54 is formed of an Al film deposited not only on the surface of the island region of the contact layer but also on the side surface thereof. FIG. 3B shows another form of the Schottky gate electrode 54. In this case, the Al film is deposited on the contact layer 6
8 is not performed on the upper surface of the island region, but is performed only on the side surface.

【0042】このようにして、側面のみに形成された電
極54に電圧を印加して量子箱サイズを縮減すると、全
面に電極形成した場合に比べて、キャリアコレクタのサ
イズ縮減割合よりも量子準位シフト割合が大きくなるた
め、同じゲート電圧の変化に対して出力の立ち上がり、
立ち下がりが鋭くなり、また複数のキャリアコレクタを
経由するマルチチャネルの出力分離がより明確になると
いう利点がある。
In this way, when the voltage is applied to the electrode 54 formed only on the side surface to reduce the quantum box size, the quantum level is smaller than the carrier collector size reduction ratio as compared with the case where the electrode is formed on the entire surface. Since the shift ratio is large, the output rises for the same gate voltage change,
It has the advantages of a sharper fall and more clear multi-channel output separation via multiple carrier collectors.

【0043】本実施例で以上のようにして形成されたキ
ャリアコレクタ48、50、52の量子箱サイズは、 コレクタ50<コレクタ48<コレクタ52 のような関係にする。
The quantum box sizes of the carrier collectors 48, 50 and 52 formed as described above in the present embodiment have a relationship of collector 50 <collector 48 <collector 52.

【0044】すなわち、外部電圧が印加されていない場
合の各キャリアコレクタの量子準位は、コレクタ52が
エネルギ的に最も低い位置にあり、次いでコレクタ4
8、コレクタ50の順になる。
That is, regarding the quantum level of each carrier collector when the external voltage is not applied, the collector 52 is at the lowest energy position, and then the collector 4
8, collector 50 in that order.

【0045】今、簡単のために、キャリアエミッタ46
のサイズをキャリアコレクタ50よりもさらに小さく形
成しておくとする。この時、各量子箱間ではキャリアエ
ミッタ46の量子準位がエネルギ的に最も高い位置にく
る。
Now, for simplicity, the carrier emitter 46
Is formed to be smaller than the carrier collector 50. At this time, the quantum level of the carrier emitter 46 is at the highest energy level between the quantum boxes.

【0046】勿論、キャリアエミッタサイズを他の量子
箱より大きくも等しくすることもできる。これらは、ゲ
ート電極54に印加する電圧に対する相対的な量子準位
エネルギをシフトさせるだけであり、本質的に半導体装
置の動作に影響を与えるものではない。
Of course, the carrier emitter size can be made larger or equal to that of the other quantum boxes. These only shift the quantum level energy relative to the voltage applied to the gate electrode 54, and do not essentially affect the operation of the semiconductor device.

【0047】各量子箱領域46、48、50、52にそ
れぞれトンネル注入可能な程度に近接して形成された量
子細線領域38、40、42、44の量子準位は、量子
箱の準位よりエネルギ的に低い位置にある。
The quantum levels of the quantum wire regions 38, 40, 42 and 44 formed so as to be close to the quantum box regions 46, 48, 50 and 52, respectively, so that they can be tunnel-injected, are higher than the quantum box levels. It is in a low energy position.

【0048】ゲート電極54に、電圧を印加しない場合
の各領域のポテンシャル状態を、図4(A)に示す。キ
ャリアエミッタ46の量子準位47は、キャリアコレク
タ50の量子準位51よりエネルギ的に高く、キャリア
コレクタ48の量子準位49は量子準位51より低く、
またキャリアコレクタ52の量子準位53は量子準位4
9よりさらに低い。
FIG. 4A shows the potential state of each region when no voltage is applied to the gate electrode 54. The quantum level 47 of the carrier emitter 46 is higher in energy than the quantum level 51 of the carrier collector 50, and the quantum level 49 of the carrier collector 48 is lower than the quantum level 51.
The quantum level 53 of the carrier collector 52 is equal to the quantum level 4
Even lower than 9.

【0049】さて、ソース電極30に負の電圧を印加し
てソース38の量子準位を高め、それがキャリアエミッ
タ46の量子準位47と一致した時、共鳴トンネリング
が生じて、電子はキャリアエミッタ46に注入される。
Now, when a negative voltage is applied to the source electrode 30 to raise the quantum level of the source 38 and it coincides with the quantum level 47 of the carrier emitter 46, resonance tunneling occurs and electrons are generated in the carrier emitter. Injected at 46.

【0050】ドレイン電極34にも負の電圧を印加し、
ドレイン42の量子準位を予めキャリアコレクタ50の
量子準位51と一致させておく。ただし、量子準位47
より量子準位51がエネルギ的に低い位置にあるため、
ドレイン電流は流れない。
A negative voltage is also applied to the drain electrode 34,
The quantum level of the drain 42 is matched with the quantum level 51 of the carrier collector 50 in advance. However, the quantum level 47
Since the quantum level 51 is lower in energy,
No drain current flows.

【0051】次に、ショットキゲート電極54に負の電
圧を印加していくと、各コレクタの量子準位はエネルギ
的に上昇する。最初にキャリアコレクタ50の量子準位
51がキャリアエミッタ46の量子準位47と一致して
共鳴状態になり、電子がキャリアエミッタからキャリア
コレクタへ遷移する。
Next, when a negative voltage is applied to the Schottky gate electrode 54, the quantum level of each collector rises in terms of energy. First, the quantum level 51 of the carrier collector 50 coincides with the quantum level 47 of the carrier emitter 46 and becomes a resonance state, and electrons transit from the carrier emitter to the carrier collector.

【0052】量子準位51へトンネル注入された電子
は、量子準位51とドレイン42の量子準位が一致して
いるため、直ちに共鳴トンネリングによってドレイン4
2へ流れ、ドレイン電流を形成する。これを図4(B)
に示す。
Since the quantum level 51 and the drain 42 have the same quantum level, the electron injected into the quantum level 51 is immediately tunneled to the drain 4 by resonance tunneling.
2 to form a drain current. This is shown in FIG.
Shown in.

【0053】一方、他のキャリアコレクタの量子準位
は、図4(B)中段、下段に示したように、キャリアエ
ミッタ46の量子準位47よりエネルギ的に、なお低い
位置にあるので、ドレイン電流は流れない。なお、ドレ
イン40、44の量子準位はキャリアコレクタ48、5
2の量子準位49、53と一致させておく。
On the other hand, the quantum levels of the other carrier collectors are still lower in terms of energy than the quantum level 47 of the carrier emitter 46, as shown in the middle and lower stages of FIG. No current flows. The quantum levels of the drains 40 and 44 are carrier collectors 48 and 5,
It is made to agree with the quantum levels 49 and 53 of 2.

【0054】ショットキゲート電極54のバイアスを次
第に深くしていくと、キャリアコレクタの量子準位が上
昇し、次にキャリアコレクタ48のドレイン40に、さ
らに次いでキャリアコレクタ52のドレイン44に電流
が流れることは明らかである。各キャリアコレクタを経
てドレイン電流が流れる場合、他のドレイン電流はほぼ
ゼロになっている。
As the bias of the Schottky gate electrode 54 is gradually increased, the quantum level of the carrier collector rises, and a current flows to the drain 40 of the carrier collector 48 and then to the drain 44 of the carrier collector 52. Is clear. When the drain current flows through each carrier collector, the other drain currents are almost zero.

【0055】ショットキゲート電圧に対して流れるドレ
イン電流の関係を図示したのが、図5である。室温での
格子振動や副レベル間遷移等によってドレイン電流は完
全にゼロにならず、電流のシャープカットオフは困難で
あるが、ゲート電圧の大小のみによって流れる電流のチ
ャネルを高速で切り換えることが可能である。
FIG. 5 illustrates the relationship between the Schottky gate voltage and the flowing drain current. The drain current does not become completely zero due to lattice vibrations at room temperature and transitions between sublevels, and it is difficult to sharply cut off the current, but it is possible to switch the channel of the flowing current at high speed only by the magnitude of the gate voltage. Is.

【0056】このようなマルチチャネル量子箱半導体装
置は、たとえばニューラルネットワーク等の高集積化デ
バイスへの応用に適している。以上の実施例において
は、キャリアエミッタ46の周囲に配置するチャネルを
3系統としたが、勿論必要に応じてその数を増減するこ
とができる。また、量子箱形成は上記したエッチングに
よる方法の他、イオン注入法を用いることも可能であ
る。
Such a multi-channel quantum box semiconductor device is suitable for application to highly integrated devices such as neural networks. In the above embodiment, the channels arranged around the carrier emitter 46 are three systems, but the number can be increased or decreased if necessary. In addition to the etching method described above, the quantum boxes can be formed using an ion implantation method.

【0057】上記した実施例では、2次元電子ガス層7
0をAlGaAs/GaAsの変調ドーピングで形成し
たが、その他の材料、組合せ、たとえばInAlAs/
InGaAs等を用い得ることは明白である。さらに、
ソース38およびドレイン40、42、44は、量子井
戸構造でもよく、量子化されていなくてもよい。
In the above embodiment, the two-dimensional electron gas layer 7
0 was formed by AlGaAs / GaAs modulation doping, but other materials, combinations such as InAlAs /
Obviously, InGaAs or the like can be used. further,
The source 38 and the drains 40, 42, 44 may have a quantum well structure or may not be quantized.

【0058】また、以上の実施例では、走行するキャリ
アを電子としたが、正孔を用い得ることも、本発明の原
理から明らかである。以上実施例に沿って本発明を説明
したが、本発明はこれらに制限されるものではない。た
とえば、種々の変更、改良、組み合わせ等が可能なこと
は当業者に自明であろう。
Further, in the above embodiments, the traveling carrier is an electron, but it is also clear from the principle of the present invention that a hole can be used. Although the present invention has been described above with reference to the embodiments, the present invention is not limited thereto. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0059】[0059]

【発明の効果】以上説明したように、本発明によれば、
マルチチャネルを構成するキャリアコレクタの量子箱サ
イズを実効的に外部電圧で変化させることにより、量子
箱内の量子準位を変化させることができる。各キャリア
コレクタの量子準位を適当に電圧で変化させることによ
って、任意のチャネルを選んで共鳴トンネリングによる
電流を選択的に流すことができる。
As described above, according to the present invention,
The quantum levels in the quantum boxes can be changed by effectively changing the size of the quantum boxes of the carrier collectors forming the multi-channel with an external voltage. By changing the quantum level of each carrier collector with an appropriate voltage, an arbitrary channel can be selected and a current due to resonant tunneling can be selectively passed.

【0060】量子箱のサイズを変化させることによって
量子準位を制御するため、周囲の不純物等による電荷の
影響を受けにくく、より小型化することができる。この
ため、高集積化した高速スイッチング回路の形成が可能
となる。
Since the quantum level is controlled by changing the size of the quantum box, it is less susceptible to charges due to impurities in the surroundings, and the size can be further reduced. Therefore, it is possible to form a highly integrated high-speed switching circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の実施例の動作領域を示す平面図であ
る。
FIG. 2 is a plan view showing an operation area of the embodiment of the present invention.

【図3】図2のX−Y断面における構成概略図である。FIG. 3 is a schematic configuration diagram in an XY cross section of FIG.

【図4】図2、3に示す実施例の動作を説明するための
概略図である。
FIG. 4 is a schematic diagram for explaining the operation of the embodiment shown in FIGS.

【図5】図4に示す動作による各チャネルの電流変化を
示すグラフである。
5 is a graph showing a change in current of each channel due to the operation shown in FIG.

【符号の説明】[Explanation of symbols]

1 量子箱への外部電圧印加手段 2 量子細線構造のソース 3 キャリアエミッタ/コレクタ間のポテンシャル障壁 4 量子細線構造のドレイン 5 キャリアエミッタの量子準位 6 キャリアコレクタの量子準位 7 キャリアエミッタ 8 キャリアコレクタ 30 ソース電極 32、34、36 ドレイン電極 38 ソース 40、42、44 ドレイン 46 キャリアエミッタ 47 キャリアエミッタの量子準位 48、50、52 キャリアコレクタ 49、51、53 キャリアコレクタの量子準位 54 ショットキゲート電極 60 半絶縁性GaAs基板 62 アンドープGaAsチャネル層 64 アンドープAlGaAsスペーサ層 66 n型AlGaAs電子供給層 68 n+ 型GaAsコンタクト層 70 2次元電子ガス層 72 2次元電子ガスソース領域 74、76、78 2次元電子ガスドレイン領域1 means for applying external voltage to quantum box 2 source of quantum wire structure 3 potential barrier between carrier emitter / collector 4 drain of quantum wire structure 5 quantum level of carrier emitter 6 quantum level of carrier collector 7 carrier emitter 8 carrier collector 30 Source electrode 32, 34, 36 Drain electrode 38 Source 40, 42, 44 Drain 46 Carrier emitter 47 Carrier emitter quantum level 48, 50, 52 Carrier collector 49, 51, 53 Carrier collector quantum level 54 Schottky gate electrode 60 semi-insulating GaAs substrate 62 undoped GaAs channel layer 64 undoped AlGaAs spacer layer 66 n-type AlGaAs electron supply layer 68 n + type GaAs contact layer 70 two-dimensional electron gas layer 72 two-dimensional electron gas source region Area 74, 76, 78 Two-dimensional electron gas drain area

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体中に形成された量子箱構造のキャ
リアエミッタ(7)と、 該キャリアエミッタ(7)からトンネル注入できる程度
に近接して前記半導体中に形成された量子箱構造の複数
のキャリアコレクタ(8A、8B、…)と、 該キャリアコレクタ(8A、8B、…)の量子箱サイズ
を外部電圧で制御するための制御手段(1)とを有する
マルチチャネル量子箱半導体装置。
1. A quantum box structure carrier emitter (7) formed in a semiconductor, and a plurality of quantum box structure quantum well structures formed in the semiconductor as close as possible to tunnel injection from the carrier emitter (7). A multi-channel quantum box semiconductor device having carrier collectors (8A, 8B, ...) And control means (1) for controlling the quantum box size of the carrier collectors (8A, 8B, ...) With an external voltage.
【請求項2】 さらに、前記キャリアエミッタ(7)に
キャリアを供給するための量子井戸または量子細線構造
のソース(2)および前記キャリアコレクタ(8A、8
B、…)からそれぞれキャリアを引き出すための量子井
戸または量子細線構造のドレイン(4A、4B、…)を
有する請求項1記載のマルチチャネル量子箱半導体装
置。
2. A source (2) of a quantum well or quantum wire structure for supplying carriers to the carrier emitter (7) and the carrier collector (8A, 8).
2. The multi-channel quantum box semiconductor device according to claim 1, further comprising a quantum well or a quantum wire structure drain (4A, 4B, ...) For extracting carriers from B ,.
【請求項3】 前記複数のキャリアコレクタ(8A、8
B、…)を予め異なるサイズの量子箱に形成し、前記制
御手段(1)が複数のキャリアコレクタに対して同一の
外部電圧を印加する手段を有し、前記キャリアエミッタ
(7)から電圧に応じて異なるキャリアコレクタに共鳴
トンネル注入を生じさせる請求項1または2記載のマル
チチャネル量子箱半導体装置。
3. The plurality of carrier collectors (8A, 8)
B) are formed in quantum boxes of different sizes in advance, and the control means (1) has means for applying the same external voltage to a plurality of carrier collectors, and the carrier emitter (7) changes the voltage. 3. The multi-channel quantum box semiconductor device according to claim 1, wherein resonant tunnel injection is caused in different carrier collectors accordingly.
【請求項4】 前記ソース(2)、キャリアエミッタ
(7)、キャリアコレクタ(8A、8B、…)およびド
レイン(4A、4B、…)がヘテロ接合の変調ドープに
よって出現した2次元電子ガス領域内で形成される請求
項1〜3のいずれかに記載のマルチチャネル量子箱半導
体装置。
4. A two-dimensional electron gas region in which the source (2), carrier emitter (7), carrier collector (8A, 8B, ...) And drain (4A, 4B, ...) Appear by modulation doping of a heterojunction. The multi-channel quantum box semiconductor device according to claim 1, which is formed by.
【請求項5】 前記制御手段(1)が、前記複数のキャ
リアコレクタ(8A、8B、…)上に形成したショット
キ電極を含む請求項1〜4のいずれかに記載のマルチチ
ャネル量子箱半導体装置。
5. The multi-channel quantum box semiconductor device according to claim 1, wherein the control means (1) includes a Schottky electrode formed on the plurality of carrier collectors (8A, 8B, ...). .
JP16144292A 1991-11-29 1992-06-19 Quantum box semiconductor device Expired - Fee Related JP3171278B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP16144292A JP3171278B2 (en) 1992-06-19 1992-06-19 Quantum box semiconductor device
US07/981,152 US5283445A (en) 1991-11-29 1992-11-24 Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
DE69232767T DE69232767T2 (en) 1991-11-29 1992-11-25 Quantum effect semiconductor arrangement using quantum wells to enable compact construction and fast function
EP92120080A EP0545255B1 (en) 1991-11-29 1992-11-25 Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
KR92022844A KR970003849B1 (en) 1991-11-29 1992-11-30 Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16144292A JP3171278B2 (en) 1992-06-19 1992-06-19 Quantum box semiconductor device

Publications (2)

Publication Number Publication Date
JPH065879A true JPH065879A (en) 1994-01-14
JP3171278B2 JP3171278B2 (en) 2001-05-28

Family

ID=15735197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16144292A Expired - Fee Related JP3171278B2 (en) 1991-11-29 1992-06-19 Quantum box semiconductor device

Country Status (1)

Country Link
JP (1) JP3171278B2 (en)

Also Published As

Publication number Publication date
JP3171278B2 (en) 2001-05-28

Similar Documents

Publication Publication Date Title
JP3745015B2 (en) Electronic devices
US5701016A (en) Semiconductor device and method for its manufacture
JP2773487B2 (en) Tunnel transistor
US5234848A (en) Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
JPH02231777A (en) Resonance tunnel optoelectronic device
EP0545255B1 (en) Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
KR100548047B1 (en) Field Effect Transistor
JP3171278B2 (en) Quantum box semiconductor device
JPS6353705B2 (en)
JP3446664B2 (en) Tunnel transistor and manufacturing method thereof
JPH0359579B2 (en)
JP2001156298A (en) Semiconductor device
JPH07307462A (en) Semiconductor device and its manufacture
JP3119207B2 (en) Resonant tunnel transistor and method of manufacturing the same
JP3230503B2 (en) Tunnel transistor and manufacturing method thereof
US20200335606A1 (en) Vertical tunneling field-effect transistor and method of fabricating the same
JPH088360B2 (en) Tunnel transistor and manufacturing method thereof
JP2643890B2 (en) Tunnel transistor
JP2778447B2 (en) Tunnel transistor and manufacturing method thereof
JP2658934B2 (en) Tunnel transistor
JP3086311B2 (en) Quantum semiconductor device
JP2722849B2 (en) Resonant tunnel field effect transistor
JPH09102600A (en) Field effect transistor and manufacture thereof
JPH07263708A (en) Tunnel transistor
JPS62209864A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees