JPH0658678B2 - 回路設計を合成する為のプロセス及び装置 - Google Patents

回路設計を合成する為のプロセス及び装置

Info

Publication number
JPH0658678B2
JPH0658678B2 JP2169701A JP16970190A JPH0658678B2 JP H0658678 B2 JPH0658678 B2 JP H0658678B2 JP 2169701 A JP2169701 A JP 2169701A JP 16970190 A JP16970190 A JP 16970190A JP H0658678 B2 JPH0658678 B2 JP H0658678B2
Authority
JP
Japan
Prior art keywords
model
rule
rules
examples
database
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2169701A
Other languages
English (en)
Other versions
JPH03116384A (ja
Inventor
エフ フーパー ドナルド
ジー フォートミラー エドワード
クンド スニーハメイ
エフ ヒル ディヴィッド
Original Assignee
ディジタル イクイプメント コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル イクイプメント コーポレーション filed Critical ディジタル イクイプメント コーポレーション
Publication of JPH03116384A publication Critical patent/JPH03116384A/ja
Publication of JPH0658678B2 publication Critical patent/JPH0658678B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/902—Application using ai with detail of the ai system
    • Y10S706/919—Designing, planning, programming, CAD, CASE
    • Y10S706/921—Layout, e.g. circuit, construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔関連出願の記載〕 この出願は、「論理回路の合成と変換との為の手順およ
びデータ構造」と称する１９８６年９月１２日出願の米
国特許出願第０６／９０７，３０３号の一部継続出願で
ある。
米国特許出願第０６／９０７，３０３号に加えて、全て
本出願の譲受人に対して譲渡された下記の関連出願が、
現在、合衆国特許商標庁に係属中である。
1)「論理回路の合成手順に於ける規則構造」称する１９
８６年９月１２日出願のフーパー（Hooper）他による米
国特許出願第０６／９０７，５１２号。
2)「回路設計合成手順に於ける新要素挿入のための規則
構造と称する１９８６年９月１２日出願のフーパー（Ho
oper）他による米国特許出願第０６／９０７，５１３
号。
3)「論理回路設計の合成に於けるタイミングパラメータ
組込み手順」と称する１９８６年９月１２日出願のフー
パー（Hooper）による米国特許出願第０６／９０７，５
１４号。
4)「論理回路設計合成手順によって使用される規則のた
めのデータベースアクセス法」と称する１９８６年９月
１２日出願のフーパー（Hooper）による米国特許出願第
０６／９０７，５１５号。
5)「回路設計合成手順のためのビットワイズ（Bitwis
e）実行機構」と称する１９８６年９月１２日出願のフ
ーパー（Hooper）他による米国特許出願第０６／９０
７，５１６号。
上に掲げた５つの関連出願の各々の開示内容と、米国特
許出願第０６／９０７，３０３号の開示内容とが、ここ
に参考資料として特に組み入れられる。
〔産業上の利用分野〕
この出願は、電子回路および半導体デバイスの設計に関
し、さらに詳細には、ユーザにより入力される高水準設
計は、その設計を組込んだ半導体素子を製造するに必要
なその設計のテクノロジーレベル表現へと交換するため
の、エキスパートシステムに基礎を置く知識に関する。
〔従来の技術〕
集積回路（ＩＣ）半導体デバイスの設計は、そのデバイ
スの全機能の詳細記述に始まる。例えば乗算器回路は、
２つの数を掛けるように特殊化されてよい。もし、２つ
の数の入力特性が判り、結果出力の特性が判っているな
らば、乗算器回路の全機能を記述することが可能であ
る。電子消費、入力接続と出力接続との数（Ｉ／Ｏピ
ン）、およびタイミング、のような他の要素が、回路の
全体的記述の中に含まれてよい。
半導体デバイス、ＴＴＬ（トランジスタートランジスタ
ロジック）、ＣＭＯＳ（相補型金属酸化膜半導体）、Ｎ
ＭＯＳ（Ｎ型金属酸化膜半導体）その他のような、多様
なプロセスすなわち「テクノロジー」により製造されて
よい。一般的な高水準論理設計を、特定の適用業務に適
するテクノロジーの回路要素へと変換し得ることが重要
である。
希望の回路の完成時の特性を詳細に記した記述は、高水
準設計記述として知られる。たとえば、高水準ロジック
設計記述、すなわちより簡単に言えば高水準設計は、乗
算器回路の特性を書き出したものであってよい。そのよ
うな記述は、１つ又はそれ以上の構成要素型式を特定し
得るであろうけれども、必要とされる特殊な構成要素を
指定することは出来ず、また、それらの構成要素の結合
について指定することも出来ない。こうした設計のプロ
セスを別の角度から見れば、このプロセスに必要とされ
るで出力は、希望通りの回路を形成するよう半導体原材
料を実際にパターン化し且つ金属と半導体材料との層を
形成して製造ライン上でＩＣデバイスを製造すべく製造
機械によって使用されることが可能な一連の命令であ
る。そうした一連の命令は、回路の「テクノロジーレベ
ル表現」として知られる。高水準設計をテクノロジーレ
ベル表現へと変換するこのプロセスは、「論理合成」と
呼ばれる。高水準設計は、初めに人口知能データベース
内に表現される。データベースは、多くの異なる形式の
機能を果たし得る多くの異なる形式の要素を含んでいて
もよい。要素を例示すれば、モデル定義、モデル例、ポ
ート定義、ポート例、および信号などである。これらの
要素については、より詳細に後述する。データベースは
また、同じ機能を果たすけれども異なる動作特性を有す
る要素をも含んでよい。諸要素は、多くの異なる組合わ
せにて結合されてよいけれども、勿論、全ての型式の要
素が他のあらゆる型式の要素と共に動作し得るわけでは
なく、また、或る１つの型式の要素の全てがその同一型
式の他の要素の全てと協働し得るわけでもない。
従って、データベース内に於ける諸要素の結合を統制す
るための多数の「規則」が存在する。論理回路合成プロ
セスは、これらの規則に従って、データベース内に格納
されている設計を継続的且つ反復的に変更する。そし
て、論理合成プロセスは、要素セットのますます詳細な
記述をデータベース内に生成する。論理合成プロセスか
ら得られる最終的な結果は、例えば計算機援用製造（CA
M）技術をもって製造され得るテクノロジー表現であ
る。
このように論理合成は、当初データベース内に格納され
ている高水準設計をテクノロジーレベル表現へと変換す
べく、データベース内の要素を諸規則に従って選択し且
つ結合させる手続きを含んでいる。
データベースは、機能（たとえば論理要素、アドレス、
その他）とテクノロジー（たとえばTTL、ＣＭＯＳ、そ
の他）とによって編成される論理要素のライブラリ「モ
デル定義」を含み、且つ、モデル定義の特定の例へ適用
するための規則のライブラリ「規則ライブラリ」をも含
むのが代表的である。
このようなデータベースの１つが上述の米国特許出願第
０６／９０７，３０３号に開示されており、その開示内
容が参考資料としてここに組合わせられる。このデータ
ベース内にて、各モデル定義は、関連されたパラメータ
を有している。上記パラメータは、機能と、タイミング
と、電力と、サイズと、回路要素についての他の一般的
属性とを記述している。各モデル定義は、１つ又はより
多くの「モデル例」に対応付けられる。各モデル例は、
モデル定義の基準に合う要素を記述する。
規則ライブラリは、代表的には、規則形式と適用可能性
とに従って１つ又はより多くの「ルールベース」へと編
成される数百もの規則を含む。これらの規則は、ルール
ライブラリがデータベース内へロードされるときに設定
される一組のポインタを介して、モデル定義、モデル
例、およびルールベースに対応付けられる。
高水準設計記述は通常、設計されるデバイスの、希望す
る動作の詳細な記述である。このシステムの中へ高水準
設計がロードされたとき、それは、モデル例の最初のセ
ットによって記述される。この最初のモデル例セットは
通常まったく一般的なものであって、いかなるテクノロ
ジーをも特定の要素をも定義してはいない。上述に於い
て参照した出願の中に述べられているように、データベ
ースによって最初のモデル例相互間に一組の双方向生ポ
インタが設定され、高水準で設計を定義すべく、モデル
例の最初のセットが相互接続される。各モデル例と、デ
ータベース内にてそれが対応付けられる相手方のモデル
定義との間にも、ポインタが設定される。また、そうし
た各モデル定義と、それに対応付けられるルールベース
内の規則との間に、ポインタが設定される。１つのモデ
ル定義が、２つ以上のモデル例に対応付けられてもよ
い。しかしながら、１つのモデル例は、ただ１つのモデ
ル定義の例である。
次に、モデル例（場合により、双方向性ポインタを介し
てそのモデル例に結合される隣接モデル例をも含めて）
が機能とテクノロジーとの双方またはそのいずれか一方
に於いて一層特定的な新しいモデル例と置換され得るか
否かを確認すべく、予め定められた手順に従って諸規則
が試みられたのち各モデル例へ適用される。規則を適用
されたことによりモデル例がより一層特定的なモデル例
に置き換えられているので、この度は、僅かながらこれ
迄よりも一層特定的なレベルにて論理設計を再び定義す
べく、モデル例の新しいセットの間に双方向性ポインタ
が設定される。次に、このモデル例セットをさらに一層
特定的なモデル例セットへと置換すべく、この現モデル
例セットによりポイントされているモデル定義に対して
規則が適用される。
この反復的手続きは、元の高水準設計記述が低水準記述
の設計へと変換され終わるまで継続されるものであり、
上記の低水準記述は、ユーザの意図するテクノロジー
（ＣＭＯＳ等）から選択される回路要素にて具体化され
る。この低水準記述が構成する最終設計は、この設計を
具体化するために使用されるべき実際の構成要素間の相
互結合を表現するデータ構造形式である。このデータ構
造は次に、合成されたロジック設計を実際に製造するた
めの命令の形式にて、普通の計算機援用製造（ＣＡＭ）
システムへと入力されることが可能である。
モデル例の各々には、ＴＴＬなどのテクノロジー型式、
信号タイミング、およびピンアウトなどの、モデル例の
状況を記述する多くの「パラメータ」が関連されてい
る。モデル例の各パラメータは、そのモデル例に対する
パラメータの値を有する。例えば、第１モデル例と第２
モデル例との双方が、信号タイミングを記述しているパ
ラメータＡを有しているとする。第１モデル例のパラメ
ータＡの値は１０マイクロ秒、一方、第２モデル例のパ
ラメータＡの値は５マイクロ秒、というようであってよ
い。
どの規則を最初に適用すべきかを決定するため多様な方
法を使用する様々な論理合成方法が存在する。現存する
第１の論理合成方法は、与えられたモデル定義に対し最
善の規則を見出だすために、そのモデル定義に対して規
則が適用されるべきであると考えられたならば毎回、規
則の全てを走査する。この第１の方法では、合成処理時
間が相当に長くなりかねない。現存する第２の論理合成
方法は、諸規則をクラス及びサブクラスに分割するもの
であり、従って、モデル定義に対して１つの規則を適用
する必要がある場合に試行される規則の数が規則の総数
よりも少なくて済むことになる。この、現存する第２の
方法は、１つの構成要素に対する規則試行の結果とその
要素の特性とを比較するために、パターンマッチング方
式を用いる。目標テクノロジーがブール樹木セルにて定
義され得る場合に好適な現存する第３の論理合成方法
は、構成要素ライブラリを論理樹木の森として形成する
と共に、規則試行を同様の手法にて構成する。次に、諸
規則を試みるために一連の抽象パターンマッチが実行さ
れる。
現存するこうした論理合成方法に於いては一般に、設計
内のモデル例の全てに対して諸規則が適用されるので、
設計が非常に複雑な場合もしくはデータベースが極めて
大きい場合には実行時間が相当に長くなる。現存するこ
れらの論理合成方法に於いては、ほんの少数を除いた殆
ど全てのモデル例が既に安定的形態に達したとき（すな
わち、機能上の適切なレベル及び目標テクノロジーに達
したとき）ですら、目下、設計内にあるモデル例の全て
に対して、諸規則を適用し続ける。このように、規則の
適用によって最早これ以上変化させられることの無いモ
デル例に対して諸規則を適用して、不必要に実行時間が
費やされる。
多くの場合、合成されるべき回路の小さいながらも重要
な領域を隔離するのが有益であり、また、その小さな部
分のみを合成するのが好ましい。もし、回路の全ての部
分がパス毎に合成されねばならないとすると、実行時間
は不必要に長くなる。場合によっては、ユーザが、回路
の小部分を幾つもの異なるテクノロジー表現にて合成す
ることを望むかも知れない。
〔発明の概要〕
本発明は、次のような手段をもって従来技術の問題点と
不利益とを克服する。
1)現在関与しているモデル例のみをＶＩＳＩＢＬＥと指
定し、他の全てのモデル例をＩＮＶＩＳＩＢＬＥと指定
することにより、ＶＩＳＩＢＬＥのモデル例に関連され
ている規則のみが適用され、 2)ＴＲＵＥ（真）と評価されている規則に最近関連され
たモデル例をＮＥＷと指定し、他の全てのモデル例をＩ
ＮＡＣＴＩＶＥと指定することにより、ＮＥＷモデル例
に関連された規則のみが適用され、 3)規則の適用によって削除されたモデル例をＤＥＬＥＴ
ＥＤと指定し、他の全てのモデル例をnon−ＤＥＬＥＴ
ＥＤと指定することにより、non−ＤＥＬＥＴＥＤモデ
ル例に関連された規則のみが適用され、 4)各々のモデル例−規則対の規則によって置換されるモ
デル例の数を表すか又は各々のモデル例−規則対の規則
に関連された予定の値を表わす「ＳＩＺＥＷＩＮ」と呼
ばれる値によって上記のモデル例−規則対がグループ分
けされ、最も多くのモデル例を置換する規則を有してい
るか又は予め定められた最大のＳＩＺＥＷＩＮ値を有し
ているグループが、最初に適用される。本発明の利点
は、以下の説明及び本発明の実施例から明らかとなろ
う。添付した請求の範囲に詳細に述べられている構成要
素及び組合わせから、本発明の利点が明確に認識され、
入手することが可能となろう。
本発明の目的に即してこの文中に具体的に示され且つ明
白に説明されるように、本発明の回路設計合成プロセス
は、第１組のモデル例対して１組の規則の適用すること
によって、データベース内に格納され、回路設計を表す
前記第１組のモデル例を前記データベースに格納され、
回路設計の特定の論理要素を表する第２組のモデル例と
置換するステップ、及び、前記１組の規則を適用するこ
とによって前記データベース内のオブジェクトのパラメ
ータ値を交換するステップに関する。このプロセスは：
前記規則の組を前記データベース内に格納するステップ
であって、前記規則のサブセットは第１組のモデル例の
モデル例と関連し、関連する前記各規則は、前記第１組
のモデル例の少くとも１つのモデル例を前記第２組の少
くとも１つの新しいモデル例と置換するために適用され
ることが可能であり、または、前記データベース内の１
つのオブジェクトのパラメータ値を変更することが可能
であり、前記各規則は、効果尺度を表す関連ＳＩＺＥＷ
ＩＮ値を有する上記のステップ； １組のモデル例−規則対のセットを設けるため、前記第
１組のモデル例の少くとも１つに対して関連する規則を
割当てるステップ；複数のモデル例−規則対の規則のＳ
ＩＺＥＷＩＮ値に基づいてモデル例−規則対の前記組を
複数のグループに分けるステップ；及び前記複数のモデ
ル例−規則対の規則をグループ単位で適用するステッ
プ；によって構成される。
さらに、本発明の目的に即してこの文中に具体的に示さ
れ且つ明白に説明されるように、本発明の回路設計合成
プロセスは、第１組のモデル例対して１組の規則の適用
することによって、データベース内に格納され、回路設
計を表す前記第１組のモデル例を前記データベースに格
納され、回路設計の特定の論理要素を表する第２組のモ
デル例と置換するステップ、及び、前記１組の規則を適
用することによって前記データベース内のオブジェクト
のパラメータ値を交換するステップに関する。このプロ
セスは：前記規則の組を前記データベース内に格納する
ステップであって、前記規則のサブセットは第１組のモ
デル例のモデル例と関連し、関連する前記各規則は、前
記第１組のモデル例の少くとも１つのモデル例を前記第
２組の少くも１つの新しいモデル例と置換するために適
用されることが可能であり、または、前記データベース
内の１つのオブジェクトのパラメータ値を変更すること
が可能である上記ステップ；前記第１組のモデル例のモ
デル例をＶＩＳＩＢＬＥであると指定するステップ；及
び第１組のモデル例のモデル例を第２セットのモデル例
と置換するために、前記第１組のモデル例内の前記ＶＩ
ＳＩＢＬＥモデル例と関連する規則サブセットの規則を
適用するステップ；によって構成される。
さらに、本発明の目的に即してこの文中に具体的に示さ
れ且つ明白に説明されるように、本発明の回路設計合成
プロセスは、第１組のモデル例対して１組の規則の適用
することによって、データベース内に格納され、回路設
計を表す前記第１組のモデル例を前記データベースに格
納され、回路設計の特定の論理要素を表する第２組のモ
デル例と置換するステップ、及び、前記１組の規則を適
用することによって前記データベース内のオブジェクト
のパラメータ値を交換するステップに関する、このプロ
セスは：前記規則の組を前記データベース内に格納する
ステップであって、前記規則のサブセットは第１組のモ
デル例のモデル例と関連し、関連する前記各規則は、前
記第１組のモデル例の少くとも１つのモデル例を前記第
２組の少くとも１つの新しいも置換するために適用され
ることが可能であり、または、前記データベース内の１
つのオブジェクトのパラメータ値を変更することが可能
である上記のステップ；１組のモデル例−規則対の組を
設けるために、前記第１組モデル例の少くとも１つに対
して関連する規則を割当てるステップであって、上記の
割当てステップの実行の結果、割り当てられた規則の欠
如した第１組の他のモデル例が生ずる上記のステップ；
前記の複数のモデル例−規則対の規則を適用するステッ
プ；及び 割当てられた規則の欠如した前記のモデル例をＩＮＡＣ
ＴＩＶＥであると指定するステップ；によって構成され
る。
〔実施例〕
添付図面を参照しつつ本発明の提示実施例について詳細
に説明する。全ての図面を通じて、同一もしくは同様の
部分については可能な限り同じ参照番号を使用する。
本発明に於いては、論理回路データベース内のモデル例
が、ＶＩＳＩＢＬＥ（可視）／ＩＮＶＩＳＩＢＬＥ（不
可視）、ＮＥＷ（新）／ＩＮＡＣＴＩＶＥ（非活動）、
及びＤＥＬＥＴＥＤ（削除）／non-ＤＥＬＥＴＥＤ（非
削除）と指定される。時折、回路の一部分のみを合成す
るのが望ましい場合がある。例えば、１つの回路の小部
分に関して、幾つもの異なるテクノロジー表現を作成す
ることをユーザが望むかも知れない。この場合には合成
手続きが何度も実行されねばならないので、高水準記述
を要する部分を「局在化」し、合成手続きをその部分の
みに限るのが有利である。ユーザが局在化を望んでいる
合成されるべき回路部分に含まれるモデル例は、ユーザ
によってＶＩＳＩＢＬＥと指定される。モデル例のＶＩ
ＳＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指定は、合成手続きを
通じて変わることがない。ＶＩＳＩＢＬＥモデル例に置
き換わるモデル例はＶＩＳＩＢＬＥとなる。
当初、全てのモデル例がＮＥＷと指定される。モデル例
に対して適用可能な規則が見出だされない場合にはその
モデル例はＩＮＡＣＴＩＶＥとなり、その後、それに隣
接するモデル例のうちの１つが適用される規則を持つに
至るまでは再びＮＥＷとなることがない。
全てのモデル例は、当初、non-ＤＥＬＥＴＥＤと指定さ
れる。規則の適用がモデル例をデータベースから除去す
るとき、そのモデル例はＤＥＬＥＴＥＤと指定される。
ＤＥＬＥＴＥＤと指定されたモデル例に影響を及ぼして
いる規則は、ＦＡＬＳＥと評価される。ＤＥＬＥＴＥＤ
と指定されたモデル例に関連する規則は、ＦＡＬＳＥと
評価される。
ＩＮＶＩＳＩＢＬＥと指定されたモデル例は全てＩＮＡ
ＣＴＩＶＥである。ＩＮＶＩＳＩＢＬＥモデル例は、他
のモデル例のいずれかに関連する規則の適用によって削
除され得る。
本発明によれば、データベース内の全ての規則は、関連
するＳＩＺＥＷＩＮ値を有する。このＳＩＺＥＷＩＮ値
は、規則適用の相対的利益を表わす効果尺度であり、通
常は、その規則の適用により除去され又は置換されるモ
デル例の数を表わしている。例えば上述の「除去（take
out）」規則は、１つのモデル例を置換するので「１」
のＳＩＺＥＷＩＮデフォルト値を有する。或いはまた上
に述べたように、ユーザは、規則が定義される際に予定
のＳＩＺＥＷＩＮ値を規則に指定することが出来る。上
述の特許出願第06/907,303号はＳＩＺＥＷＩＮフィール
ドを開示している。しかしながら、上述の参考資料明細
書のＳＩＺＥＷＩＮフィールドは、以下に述べる本発明
のような使用法はされていない。
本発明は、規則の組をデータベース内に記憶すると共
に、モデル例に関連する規則のサブセットを第１モデル
例の組内に記憶する手段を含む。関連する各規則は、第
１組内の少くとも１つのモデル例を第２組内の少くとも
１つの新しいモデル例へと置き換えるための適用される
ことが可能であり、各規則は、効果尺度を表わしている
関連するＳＩＺＥＷＩＮ値を有している。本発明の提示
実施例に於いては、この手段が、第１２図のメモリ１２
０４として具体化されている。
第１図は、上述の米国特許出願第06/907,303号に述べら
れているデータベースの概観を示している。全ルールベ
ーステーブル１００は、ルールベース１０１、ルールベ
ース１０２として示されている多数の規則グループをポ
イントする。後述されるように各ルールベースは、関連
する名前１０３と、一般的ルールベース属性１０４とを
有している。各ルールベース１０１、１０２、はルール
テーブル１０５へのポインタを含んでおり、そのルール
テーブル１０５は、モデル例へ適用することを現在考え
られている規則へのポインタを含んでいる。各ルールベ
ース１０１、１０２はルールベーステーブルの規則１２
２をもポイントし、規則１２２は、そのルールベースへ
適用し得る一般的設計規則を指示する。
規則は、規則ファイル１０６、１０７、及び１０８に格
納される。規則テーブル１０５は、実際の規則を格納し
ておく代わりに、規則ファイル内の規則へのポインタを
含んでいる。規則テーブル１０５は、設計テーブルの諸
規則１１３と、モデル定義テーブルの諸規則１１７のう
ち少くとも１つと、ルールベーステーブルの諸規則１２
２とによって、それ自信ポイントされる。ルールベース
テーブルの諸規則１２２は、どのようなモデル例にもど
のような設計にも適合する汎用規則を指示する。それら
を用いて、ルールベーステーブルの諸規則１２２をポイ
ントしているルールベース１０１、１０２の使用が意図
される。設計テーブルの諸規則１１３は、いかなるモデ
ル例にも適合し得る規則、すなわちシステム全体を通じ
て適用し得る一般的設計規則を指示する。モデル定義テ
ーブルの諸規則１１７は、特定のモデル定義に対して適
用されるべき規則を指示する。モデル例テーブルの諸規
則１２１は、特定のモデル例に対して適用されるべき規
則を指示する。
全設計テーブル１１０は、本システムによって合成され
るべき多様な論理設計のための設計情報１１１、１１２
をボイントする。各設計情報１１１、１１２はモデル定
義テーブル１１４をポイントし、モデル定義テーブル１
１４は、その論理設計と設計テーブルの諸規則１１３と
のために利用し得る全ての現行モデル定義を指示する。
モデル定義には２つの型式があってよい。モデル定義基
本要素１１５は、インバータのような、モデル例を持た
ない低水準要素である。モデル定義１１６は、モデル定
義の一般要求を満たし且つモデル定義の一層詳細な記述
を有する１つ又はそれ以上のモデル例を有していてよい
ＡＬＵ（算術論理演算ユニット）等の、一層抽象的な高
水準要素である。各モデル定義１１６は、モデル例定義
テーブルの諸規則１１７とモデル例リスト１１８とを指
すポインタを含む。モデル例リスト１１８は、モデル定
義１１６の一般記述に合致する現行論理設計内の全モデ
ル例をポイントする。例えば、インバータのためのモデ
ル定義は、ＣＭＯＳインバータ、ＴＴＬインバータ等を
表現しているモデル例を有していてよい。加えて、幾つ
かのモデル例１２２は、その特定のモデル例のみに関連
する規則を有する、これらの規則は、モデル例１２２に
よってアクセスされ得るモデル例テーブルの規則１２１
を介してアクセスされる。
この回路合成プロセスを通じて、各モデル例に関連する
べき規則が、もし可能ならばモデル例テーブル１２１の
規則の中から選択される。もし、適用可能な規則がモデ
ル例テーブル１２１の規則の中に見付からなかったなら
ば、以下の順序にて、適用可能な規則が見出だされる
迄、モデル定義テーブルの規則１１７、設計テーブルの
規則１１３、及びルールベーステーブルの規則１２２が
サーチされる。
第２図は、モデル定義１１６の展開されたバージョンを
示しており、また、データベース内の関連する情報を示
している。第２図は、情報の処理を説明する目的でここ
に示されるものであって、論理回路合成データベースの
中の物理的接続を示すことを意図するものではない。各
モデル定義１１６は、名前２０１と、入力のリスト２０
２と、出力のリスト２０３とを有する。各モデル定義１
１６は上述したように、モデル例１１９、モデル例１２
０などの、関連するモデル例を有しており、モデル例リ
スト１１８によってこれをポイントする。その上、幾つ
かのモデル定義１１６は関連する動作方程式２０５を有
しており、この動作方程式２０５は、モデル定義の連結
性と論理関数とのよりコンパクトな代替記述としても機
能する。動作方程式の一例は、規則の方程式形式であ
る。最後に各モデル定義１１６は、関連する他の属性２
０６を有しているけれども、それらは本発明の理解には
必要がないので説明を省略する。
入力のリスト２０２はポート定義２０７、２０８をポイ
ントし、出力のリスト２０３はポート定義２０９、２１
０をポイントする。ポート定義２０７〜２１０は、特定
のモデル定義の入力と出力とを定義する。ボート定義２
０７〜２１０の各々は、関連する名前２１１と、信号２
１２と、ここでは説明されない他の属性２１３とを有し
ている。各信号２１２は、回路内の２つ以上のモデル定
義相互間の連結性を記述する。そのうえ各信号２１２
は、その信号の最上位ビットの値もしくは信号幅等の、
他の属性２１５と、関連する名前２１４とを有してい
る。
各モデル例１１９、１２０は、関連する名前２１８と、
モデル例が関連するモデル定義１１６へと戻すポインタ
２１９と、入力２２０と、出力２２１と、他の属性２２
２とを有している。入力２２０及び出力２２１は、関連
するポート例２２３、２２４を記述している関連する情
報を有している。各ポート例２２３、２２４は、ポート
定義２０７又はポート定義２０８のいずれか一方の例を
記述する。その上、各ポート例２２３、２２４は、関連
する名前２２５と、関連する信号２２６と、印字出力の
ような他の属性２２７とを有している。信号２２６は、
回路内の２つ以上のモデル例の間の連結性を記述する。
信号２２６は、関連する名前２２８と、タイミング制約
のような他の属性２２９とを有している。
モデル定義の属性、モデル例、ポート定義、ポート例、
入力、出力、および信号は、「パラメータ」とも呼ばれ
る。異なるモデル例は、異なるパラメータを対応付けら
れることがある。また、同じパラメータを有するモデル
例同士が、これらのパラメータとして異なる値をとるこ
ともある。
第３図は、データベースのモデル定義とモデル例との間
に設定される双方向ポインタの一例を示している。この
関係は「連結性」と呼ばれる。第３図に於いては、モデ
ル定義が大きな長方形として示されている。モデル例と
ポート例とは円として示されている。その他の構成要素
は小さな長方形として示されている。モデル定義３１０
とモデル例３３０とは、ルールベース３１４の中のそれ
ぞれの規則３１２をポイントする。モデル定義３１０は
また、ポート定義３２０とモデル例３３０とをポイント
する。モデル例３３０に結合されているポート例３３２
は、ポート定義３２０をポイントする。モデル例３３０
は、ポート例３３２と信号３７０とを通じ、さらにそれ
ぞれのポート例３４２、３５２、３６２を通じて、モデ
ル例３４０、３５０、３６０へと結合される。この例に
於いては、ポート例３５４及びポート例３６４は使用さ
れない。
第４図は、上述のデータベースを用いて論理設計回路を
合成するにあたって使用される方法のフローチャート４
００である。この方法は、既に述べた米国特許出願第06
/907,303号に開示されている。先ず、ステップ４０２お
よびステップ４０４に於いて、モデル定義データ構造の
中へデータが入れられる。この度は、ステップ４０６に
て、規則テーブルの中へもデータが入れられる。次にス
テップ４０８に於いて、合成されるべき設計の高水準抽
象化、すなわち最初のモデル例が入れられる。ステップ
４１０に於いては、多数のモデル例及び規則の間に、
「ポイント設定」プロセスを用いて連結性すなわちポイ
ンタが設定される。次にステップ４１２およびステップ
４１４に於いて、現モデル例のモデル定義に対応付けら
れている規則がテストされ、「ＴＲＵＥ（真）」ならば
適用されて論理回路設計が安定する迄これが反復され
る。最後にステップ４１６に於いて、ＣＡＭシステムを
制御するに適切なフォーマットにて、安定化された回路
設計が出力される。
ステップ４１２とステップ４１４とによって形成される
ループに於いては、関連する規則が、各モデル例へ規則
が適用され終わるまで、モデル例の各々へ順に適用され
る。各モデル例へ順に規則を適用するこのプロセスは
「パス」と呼ばれる。対応付けられている規則のうちの
どれをモデル例へ適用すべきかを決定する為の幾つかの
方法が以下に述べられる。
第５図は、データベース内の規則５００のフォーマット
を示す図である。規則５００のフォーマットは、コンピ
ュータ言語ＬＩＳＰにて使用されるフォーマットと同様
であり、上述に於いて引用した米国特許出願第06/907,5
12号の中に一層詳細に示されている。
各規則５００は、左側（lhs）すなわち前段部分５０２
と、右側（rhs）すなわち後段部分５０４とを含む。前
段部分５０２は、規則が適用される前に全てがＴＲＵＥ
でなければならないという１つ又はそれ以上のテスト条
件を含む。後段部分５０４は、前段部分５０２がもしＴ
ＲＵＥであるならば規則の適用によって実行されるべき
１つ又はそれ以上の動作を含んでいる。第５図に於いて
は、３つのＡＳＣＩＩ文字からなる矢印５０６が、後段
部分５０４から前段部分５０２を隔てている。
規則５００は更に、例えばＳＩＺＥＷＩＮ値５１０のよ
うな任意選択情報５０８をも含んでいる。ＳＩＺＥＷＩ
Ｎ値５１０は、適用規則５００の好ましさを明示する為
に使用されるものであり、通常は、その規則によって削
除されもしくは置換されるモデル例の数を表わす。ま
た、ＳＩＺＥＷＩＮ値５１０が予定の数に設定されても
よい。
規則５００を適用することによって実行される１つの動
作は、１つ又はそれ以上のモデル例を他のモデル例へと
置換することである。例えば、１つのモデル例を置換す
るための規則「map２−inputＯＲ」は第５図のフォーマ
ットを有しており、また、次のようにも表わされる。
（defrule “map 2-input OR” “replace any 2-input OR with TECHELL” ：sizewin 2 ：version 0 ：group “mapping rules” （model is OR） （count-ins is 2） −−＞ （replace＊instance＊with out＝（TECHCE LL ins）） ） 上の例の規則は「map 2-input OR」と名付けられてい
る。この規則の機能は、いずれかの「2-input OR」と名
付けられている。この規則の機能は、いずれかの「 2-i
nput OR」モデル例を、この例の場合には「TECHCELL」
と名付けられているモデル例に置き換えることである。
この規則は「２」のＳＩＺＥＷＩＮ値を割り当てられて
いる。もしＳＩＺＥＷＩＮ値が指定されていなかったな
らば、規則により１個のモデル例が置き換えられるの
で、この規則は「１」のＳＩＺＥＷＩＮ値を持つことに
なったであろう。バージョン番号「０」は、規則の動作
に関して何等の効力も持ってはいない。規則「map 2-in
put OR」は、規則グループ「mapping rules」に属して
いる。前段部分５２は、次に示すような２つのテスト条
件を含んでいる。
（１）規則が対応付けられる相手方のモデル例は、ＯＲ
モデル例でなければならない。
（２）規則が対応付けられる相手方のモデル例は、厳密
に２つの入力を有していなければならない。後段部分５
０４は、規則が対応付けられる相手方のモデル例「＊in
stance＊」が、「TECHELL」モデル例に置き換えられる
べきであることを指定する。
規則５００を適用することによって実行されるもう１つ
の動作は、１つ又はそれ以上のモデル例を除去すること
である。たとえば、１個のモデル例を除去する規則「ta
ke out」は第５図のフォーマットを有しており、また、
次のように表わされる。
（defrule “take out” （no signals-of-outputs are present） −−＞ （remove＊instance＊） ） 規則「take out」は、この規則が対応付けられる相手方
の現モデル例が何等かの出力を有しているかどうかを評
価する前段テストを含んでいる。この前段テストが「TR
UE」と評価したならば、この規則の後段部分が適用され
る。従って、この規則が対応付けられる相手方のモデル
例が出力を有していなければ、この規則がそのモデル例
を除去する。
規則５００を適用することによって実行されるもう１つ
の動作は、モデル例へ対応付けられる１つ又はそれ以上
の他の属性２２２、２２７、２２９の値を変更すること
である。例えば、規則「modify syn.hi」は第５図のフ
ォーマットを有しており、また、以下のように表わされ
る。
（defule “modify syn.hi” “modify the value of the syn.hi parameter to conv
ert output pin to high” ：version 0 （syn.hi drive-1st-out is not present） （timingdebt-1st-out＞０） −−＞ （modify syn.hi drive-1st-out with TRUE） ） 規則「modify syn.hi」は、現モデル例の第１出力の「s
yn.hi」と名付けられたパラメータすなわち属性が、高
い値に設定されてはいないかということと、この回路設
計のここ迄のタイミングが、許容し得る伝播遅延時間を
超過しているのではないかということを確認する。も
し、そのようなことが有れば、現モデル例の第１出力の
パラメータ「syn.hi」は値をＴＲＵＥと設定される。本
発明の提示実施例に於いては、このパラメータ値設定
は、プログラミング言語ＬＩＳＰのＳＥＴＦ機能を実行
することにより遂行される。
第６図は、本発明の提示実施例に従って規則を選択し且
つモデル例へ適用する方法を示すフローチャートであ
る。フローチャート６００は、大きい方のメジャールー
プと小さい方のマイナーループとを含む。マイナールー
プの１回の反復は、全ての現モデル例を通る１回のパス
に相当する。メジャーループからの退出は、回路設計が
安定化されたときになされる。
ステップ６０２に於いて、現在規則カウントにゼロが設
定される。現在規則カウントは、論理合成手続きの間に
適用される規則の総数を表現する。ステップ６０４に於
いては、全モデル例がnon−ＤＥＬＥＴＥＤと指定さ
れ、また、論理回路のどの領域の局在化をユーザが望む
かによって、多様なモデル例がＶＩＳＩＢＬＥ又はＩＮ
ＶＩＳＩＢＬＥと指定される。ステップ６０６に於い
て、全てのモデル例がＮＥＷと指定される。ステップ６
０８に於いては、現在規則カウントがＣＵＲＲ１として
セーブされる。ステップ６１０に於いては、現在規則カ
ウントがＣＵＲＲ２としてセーブされる。ステップ６１
２に於いて、マイナーループの１回の反復のためのモデ
ル例−規則ペア（これ以降は、例−規則ペアと記す）が
決定される。各モデル例と、そのモデル例に対応付けら
れる全てのＴＲＵＥ規則のうちで最高のＳＩＺＥＷＩＮ
値を有する規則とが、ペアを組ませられる。ステップ６
１２は、第７図に関連して一層詳細に後述される。ステ
ップ６１４に於いては、例−規則ペアがＳＩＺＥＷＩＮ
にしたがってグループ分けされる。ステップ６１６に於
いては、例−規則ペアをＳＩＺＥＷＩＮグループ化する
目的で、最高のＳＩＺＥＷＩＮを有する規則が最初にテ
ストされるようにして例−規則ペアがテストされ、且
つ、そのＳＩＺＥＷＩＮグループ化に基づいて例−規則
ペアが適用される。ステップ６１６の期間中に、規則の
適用によってモデル例が削除される場合には、そのモデ
ル例はＤＥＬＥＴＥＤとマークされるけれどもデータベ
ースから取り除かれることはない。ＤＥＬＥＴＥＤとマ
ークされたモデル例は、実際には、ステップ６１６が完
了してステップ６１８となる迄はデータベースから削除
されない。ステップ６１６は、第８図に関連して一層詳
細に後述される。
ステップ６２０は、最新のマイナーループ反復の期間
中、規則カウントが同一状態にとどまったか否かを確認
する。もし、否であるならば、すなわち規則が適用され
たならば、コントロールはステップ６１０へとパスす
る。規則が適用されなかったならば、コントロールはス
テップ６２２へと移る。ステップ６２２は、最新のメジ
ャーループ反復の期間中、規則カウントが同一状態にと
どまったか否かを確認する。もし、否であるならば、す
なわち規則が適用されたならば、コントロールはステッ
プ６０６へとパスする。規則が適用されなかったなら
ば、回路設計は安定化されたものと考えられ、処理が停
止される。
第７(a)図ないし第７(c)図はそれぞれ、第６図に示され
ているステップ６１２を一層詳細に示すフローチャート
７００、７００′、７００″である。第７(a)図ないし
第７(c)図は第６図のマイナーループの１回の反復のた
めの例−規則ペアが、本発明の提示実施例に基づいてい
かにして決定されるかを示している。各モデル例は、そ
のモデル例に対応付けられている全ての規則のうちで最
高のＳＩＺＥＷＩＮを有しており且つＴＲＵＥとの評価
を有している規則と、ペアを組ませられる。フローチャ
ート７００の諸ステップは、論理回路合成システムが、
ＶＩＳＩＢＬＥ／ＩＮＶＩＳＩＶＬＥ指定、ＮＥＷ／Ｉ
ＮＡＣＴＩＶＥ指定、及びＤＥＬＥＴＥＤ／ｎｏｎ−Ｄ
ＥＬＥＴＥＤ指定を組み入れているときに実行される。
フローチャート７００′の諸ステップは、論理回路合成
システムが、ＮＥＷ／ＩＮＡＣＴＩＶＥ指定及びＤＥＬ
ＥＴＥＤ／ｎｏｎ−ＤＥＬＥＴＥＤ指定を組み入れてお
り且つＶＩＳＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指定を組み
入れていないときに実行される。フローチャート７０
０″の諸ステップは、論理回路合成システムが、ＶＩＳ
ＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指定及びＤＥＬＥＴＥＤ
／ｎｏｎ−ＤＥＬＥＴＥＤ指定を組み入れており且つＮ
ＥＷ／ＩＮＡＣＴＩＶＥ指定を組み入れていないときに
実行される。当業者は、フローチャート７００′及びフ
ローチャート７００″がフローチャート７００に極めて
類似しており共通のステップを含んでいることを理解す
るであろう。従って、フローチャート７００のステップ
に関してここに述べられる説明がフローチャート７０
０′及びフローチャート７００″にも適用され得ること
が理解されよう。
ステップ７０２は、最初のモデル例を「現モデル例」と
設定する。ステップ７０４は、現モデル例がＶＩＳＩＢ
ＬＥと指定されているかどうかを確かめる。もし指定さ
れているならば、コントロールはステップ７０６（フロ
ーチャート７００″に於いてはステップ７０８）へとパ
スする。もし指定されていなければ、コントロールはス
テップ７１４へとパスする。ステップ７０６は、現モデ
ル例がＮＥＷと指定されているかどうかを確かめる。も
し指定されているならば、コントロールはステップ７０
８へとパスする。もし指定されていなければ、コントロ
ールはステップ７１４へとパスする。ステップ７０８
は、現モデル例が少くとも１つの、ＴＲＵＥと評価され
た対応する規則を有しているかどうかを確かめる。も
し、複数のそのような規則が存在するときには、ステッ
プ７０８は最高のＳＩＺＥＷＩＮを有する対応ＴＲＵＥ
規則を選択し、コントロールはステップ７１０へと進ん
で、選択された規則と現モデル例とが例−規則ペアを形
成させられる。もし、ステップ７０８の現モデル例に対
応付けられているＴＲＵＥ規則が存在しないならば、コ
ントロールはステップ７１２へとパスする。ステップ７
１２に於いては、現モデル例がＩＮＡＣＴＩＶＥと指定
される。モデル例をＮＥＷ／ＩＮＡＣＴＩＶＥと指定し
ない論理合成システムのためには。このステップは実行
されない。ステップ７１４は、ペアを形成するためのモ
デル例がもっと必要であるかどうかを確かめる。もし必
要ならば、ステップ７１６に於いて新しい現モデル例が
選択され。コントロールはステップ７０４へと戻る。も
し、必要でないならば、第７(a)図のステップは終了と
なる。
第８(a)図及び第８(b)図は、それぞれ、第６図のステッ
プ６１６を一層詳細に述べたフローチャート８００、８
００′である。従って第８(a)図および第８(b)図は、例
−規則対の各規則をテストし且つ適用するために本発明
に従って実行される幾つかのステップについて記述して
いる。テストされつつある例−規則対は、現行対と呼ば
れる。現行対の規則は、現行規則と呼ばれる。現行対の
モデル例は、現モデル例と呼ばれる。
フローチャート８００の諸ステップは、論理合成システ
ムがＮＥＷ／ＩＮＡＣＴＩＶＥ指定およびＤＥＬＥＴＥ
Ｄ／non−ＤＥＬＥＴＥＤ指定を具体化するときに実行
される。フローチャート８００′の諸ステップは、論理
合成システムがＤＥＬＥＴＥＤ／non−ＤＥＬＥＴＥＤ
指定を具体化し且つＮＥＷ／ＩＮＡＣＴＩＶＥ指定を具
体化しないときに実行される。当業者は、フローチャー
ト８００′がフローチャート８００に極めて類似してお
り共通のステップを含んでいることに気付くであろう。
従って、フローチャート８００のステップに関してここ
に述べる説明がフローチャート８００′にも当てはまる
ことが理解されよう。
ステップ８０１は、現行のモデル例がＤＥＬＥＴＥＤと
指定されているか否かを確認する。もし、確認されてい
るならば、コントロールはステップ８１０へとパスす
る。そうでなければ、コントロールはステップ８０４へ
とパスする。ステップ８０４は、現行規則の前段部分が
ＴＲＵＥ（真）であるか否かを確める。現行対が作られ
た際に現行規則が既にＴＲＵＥであったことを第７図の
ステップ７０８が確認したけれども、その後に於ける他
の規則の適用によって現行規則がＦＡＬＳＥ（偽）にな
った可能性もあるることを当業者は理解するであろう。
もし、現行規則がＴＲＵＥであるならば、現行規則の後
段部分がステップ８０６にて実行される。もし、現行規
則がＦＡＬＳＥならば、コントロールはステップ８１０
へとパスする。ステップ８０８（第８(a)図のみ）は、
現モデル例と、この回路中の現モデル例に結合されてい
る全てのモデル例とを、ＮＥＷと指定する。ステップ８
１０は、例−規則対が尚も存在するか否かを確認する。
もし、存在するならば、コントロールはステップ８０１
へと戻り、新しい例−規則対のために上述の各ステップ
は反復される。存在しなければ、第８図の処理は終了す
る。
第９図は、モデル例−規則対及びＳＩＺＥＷＩＮグルー
プ分けの一例を示す表である。データベースは、モデル
例ｉ１ないしモデル例ｉ８を含む。モデル例ｉ１は、規
則ｒ１、規則ｒ５、及び規則ｒ７と関連している。モデ
ル例ｉ２は、規則ｒ２及び規則ｒ４と関連している。モ
デル例ｉ３は、規則ｒ３と関連している。モデル例ｉ４
は、規則ｒ２及び規則ｒ４と関連している。モデル例ｉ
５は、規則ｒ５、規則ｒ７、及び規則ｒ８と関連してい
る。モデル例ｉ６は、規則ｒ６と関連している。モデル
例ｉ７は、規則ｒ７と関連している。モデル例ｉ８は、
規則ｒ８と関連している。第９図に於いて、モデル例ｉ
１ないしモデル例ｉ８は、各個に１つないし３つの関連
する規則を有している。
しかしながらモデル例は、関連する規則をいくつでも持
つことが出来る。第９図は、８つのモデル例ｉ１〜ｉ８
と８つの規則ｒ１〜ｒ８とを示している。但し、データ
ベースは、それが保持し得る容量だけのモデル例と規則
とを格納してよい。モデル例の数と規則の数とが同じで
ある必要は無い。
第９図に於いて各規則の右側に括弧に入れて示されてい
る数字は、その規則のＳＩＺＥＷＩＮ値である。このＳ
ＩＺＥＷＩＮ値は、最も一般的には、その規則の適用に
よって置き換えられるモデル例の数を表現している。し
かしながら上述したように、規則のＳＩＺＥＷＩＮ値
は、規則が定義される際に予定の値に設定されることも
可能である。第９図に於いて、規則ｒ１はＳＩＥＷＩＮ
値として「５」を有する。規則ｒ２はＳＩＺＥＷＩＮ値
として「３」を有する。規則ｒ３はＳＩＺＥＷＩＮ値と
して「５」を有する。規則ｒ４はＳＩＺＥＷＩＮ値とし
て「２」を有する。規則ｒ５はＳＩＺＥＷＩＮ値として
「２」を有する。規則ｒ６はＳＩＺＥＷＩＮ値として
「５」を有する。規則ｒ７はＳＩＺＥＷＩＮ値として
「１」を有する。規則ｒ８はＳＩＺＥＷＩＮ値として
「４」を有する。第９図に於いて、規則ｒ１ないしｒ８
のＳＩＺＥＷＩＮ値は「１」から「５」までの範囲であ
る。しかしながらＳＩＺＥＷＩＮ値は、本発明の特定の
実施態様にとって適切な、どのような範囲の値をとるこ
とも可能である。例えば、本発明に基づいており且つ多
数の規則を組み込んでいる論理合成システムは、「０」
から「５」までのＳＩＺＥＷＩＮ値をとってよい。同様
に、本発明に基づいており且つ中程度の数の規則を組み
込んでいる論理合成システムは、もし各ＳＩＺＥＷＩＮ
グルーブの中に僅かな例−規則対のみを持つことを望む
ならば、大きな数の適切なＳＩＺＥＷＩＮ値を有してよ
い。
第９図は更に、モデル例ｉ１ないしｉ８の例−規則対の
ＳＩＺＥＷＩＮグループ分けをも示している。例えば、
モデル例ｉ１は、関連するＴＲＵＥ規則の中で最高のＳ
ＩＺＥＷＩＮ値「２」を有している規則、すなわちｒ５
と対を組ませられる。従って、例−規則対ｉ１、ｒ
５は、ＳＩＺＥＷＩＮグループ２に所属させられる。規
則ｒ５は、モデル例ｉ１に対してはＴＲＵＥと評価され
ているけれども、モデル例ｉ５に対してはＴＲＵＥとの
評価を得ていないことに留意されたい。これらは、１つ
の規則が、関連する相手方のモデル例の特性によっては
異なる評価を受けることが有り得ることを示している。
モデル例ｉ５はＴＲＵＥ規則には全く関連しないので、
モデル例ｉ５が対を組ませられることは無く、また、Ｓ
ＩＺＥＷＩＮグループに所属させられることも無い。ま
た、第９図に置いては「０」のＳＩＺＥＷＩＮ値を有す
る規則を含んでいる対は形成されないのでＳＩＺＥＷＩ
Ｎグループ０に所属させられる例−規則対は無いことに
も留意されたい。
第１０図は、本発明の、第１提示実施例の動作を示す図
である。第１０図は、モデル例グループの「前」ビュー
１０１０と、モデル例グループの「後」ビュー１０２０
と、モデル例と関連している規則の例１０３０と、ＳＩ
ＺＥＷＩＮによってグループ分けされる例−規則対１０
４０とを示している。
「前」ビュー１０１０は、モデル例ｉ１、ｉ２、ｉ５、
ｉ１０、ｉ１１、ｉ１２、ｉ１３、ｉ１４、及びｉ１５
を含む。モデル例ｉ１０、ｉ１３、ｉ１４、及びｉ１５
は、ＩＮＶＩＳＩＢＬＥである。（したがって同時にＩ
ＮＡＣＴＩＶＥでもあるが、これは第１０図には示され
ていない）。モデル例ｉ１１、及びｉ１２は、ＶＩＳＩ
ＢＬＥであり且つＩＮＡＣＴＩＶＥである。モデル例ｉ
１、ｉ２、及びｉ５は、ＶＩＳＩＢＬＥであり且つＮＥ
Ｗである。例１０３０は、モデル例ｉ１が規則ｒ１、ｒ
５、及びｒ７と関連していることを示している。モデル
例ｉ２は規則ｒ２及びｒ４に関連し、モデル例ｉ５は規
則ｒ５、ｒ７、及びｒ９と関連している。規則ｒ１は、
「５」のＳＩＺＥＷＩＮ値を有しており、且つ、モデル
例ｉ１に対してはＦＡＬＳＥである。規則ｒ２は、
「３」のＳＩＺＥＷＩＮ値を有しており、且つ、モデル
例ｉ２に対してＴＲＵＥである。規則ｒ４は、「２」の
ＳＩＺＥＷＩＮ値を有しており、且つ、モデル例ｉ２に
対してＴＲＵＥである。規則ｒ５は、「２」のＳＩＺＥ
ＷＩＮ値を有しており、且つ、モデル例ｉ１に対しては
ＴＲＶＥであり、モデル例ｉ５に対してはＦＡＬＳＥで
ある。規則ｒ７は、「１」のＳＩＺＥＷＩＮ値を有して
おり、且つ、モデル例ｉ１に対してはＴＲＵＥであり、
モデル例ｉ５に対してはＦＡＬＳＥである。規則ｒ
９は、「０」のＳＩＺＥＷＩＮ値を有しており、且つ、
モデル例ｉ５に対してはＦＡＬＳＥである。
モデル例ｉ１に関連し、且つＴＲＵＥと評価されており
且つ最高のＳＩＺＥＷＩＮ値を有する規則は、規則ｒ５
である。そこで、モデル例ｉ１と規則ｒ５とが、テーブ
ル１０４０のＳＩＺＥＷＩＮグループ２の中に例−規則
対を形成する。モデル例ｉ２と関連し、且つＴＲＵＥと
評価されており且つ最高のＳＩＺＥＷＩＮ値を有する規
則は、規則ｒ２である。そこで、モデル例ｉ２と規則ｒ
２とが、テーブル１０４０のＳＩＺＥＷＩＮグループ３
の中に例−規則対を形成する。モデル例ｉ５と関連し、
且つＴＲＵＥと評価されている規則は存在しないので、
モデル例ｉ５のためにテーブル１０４０の中へ入れられ
る例−規則対は存在しない。
「後」ビュー１０２０は、テーブル１０４０の例−規則
対のための第８(a)図のフローチャートの諸ステップを
実行した後の結果を示している。ＳＩＺＥＷＩＮグルー
プ３に所属する例−規則対ｉ２、ｒ２が最初に考案され
る。第１０図には、規則ｒ２も規則ｒ５も示されていな
い。第８(a)図の諸ステップを参照してみるに、モデル
例ｉ２はＤＥＬＥＴＥＤと指定されてはおらず、また、
規則ｒ２の前段部分はＴＲＵＥとの評価を得ていない。
従って、規則ｒ２の後段部分は、モデル例ｉ２のために
実行される。この後段部分は、モデル例ｉ２がモデル例
ｉ３によって置き換えられる原因となる。モデル例ｉ２
はＤＥＬＥＴＥＤと指定されており、また、既にモデル
例ｉ２に結合されているモデル例ｉ１、ｉ１０、及びｉ
１２は、モデル例ｉ３に結合される。ＶＩＳＩＢＬＥモ
デル例ｉ１、ｉ１２及びＩＮＶＩＳＩＢＬＥモデル例ｉ
１０がそこへ結合されているので、モデル例ｉ３はＮＥ
Ｗと指定される。
例−規則対ｉ１、ｒ５のためにも、同様にして第８(a)
図の諸ステップが実行される。この例に於けるこれらの
ステップは「後」ビュー１０２０に対して何の効果も有
してはいない。規則ｒ５の前段部分がモデル例ｉ２を参
照するとすれば、上述のようにモデル例ｉはそれ以前に
削除されているので、ステップ８０２はＦＡＬＳＥとな
る。従って、規則ｒ５の後段部分は実行されない。
関連するＴＲＵＥ規則は無いということが判ったとき、
モデル例ｉ５はＩＮＡＣＴＩＶＥと評価される。第８
(a)図の諸ステップは、テーブル１０４０の中の例−規
則対についてのみ実行される。そこで、第８(a)図の諸
ステップは、モデル例ｉ５のためには実行されない。
本発明の第２提示実施例に於いては、そのモデル例と関
連しているＴＲＵＥ規則は無いということがひとたび判
ったならば、そのモデル例はＳＥＭＩＡＣＴＩＶＥと指
定される。ＶＩＳＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指定及
びＤＥＬＥＴＥＤ／ｎｏｎ−ＤＥＬＥＴＥＤ指定は、第
１の提示実施例に関連して述べられた指定と同様であ
る。ＮＥＷ指定もまた、同様である。
第１１図は、第２提示実施例の為に第６図のステップ６
０４を一層詳細に示しているフローチャート１１００で
ある。第１１図は、第６図のマイナーループを１回反復
させられる例−規則対が、本発明に基づいて如何にして
決定されるかを示している。各モデル例は、そのモデル
例と関連し、且つＴＲＵＥと評価されている規則であっ
て、そのモデル例と関連している全てのＴＲＵＥ規則の
うちで最高のＳＩＺＥＷＩＮ値を有している規則と対を
組ませられる。フローチャート１１００の諸ステップ
は、論理合成システムがＶＩＳＩＢＬＥ／ＩＮＶＩＳＩ
ＢＬＥ指定、ＮＥＷ／ＳＥＭＩＡＣＴＩＶＥ／ＩＮＡＣ
ＴＩＶＥ指定、ＤＥＬＥＴＥＤ／ｎｏｎ−ＤＥＬＥＴＥ
Ｄ指定などを具体化するときに実行される。しかしなが
ら、当業者は、ＶＩＳＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指
定の無いシステムに於いても同様なステップが実行され
ることを理解するであろう。
ステップ１１０２は、最初のモデル例を「現モデル例」
と設定する。ステップ１１０４は、現モデル例がＶＩＳ
ＩＢＬＥと指定されているか否かを確認する。もし、そ
のうよに指定されているならば、コントロールはステッ
プ１１０６へと進む。もし、指定されていなければ、コ
ントロールはステップ１１１８へとパスする。ステップ
１１０６は、現モデル例がＮＥＷ又はＳＥＭＩＡＣＴＩ
ＶＥと指定されているか否かを確認する。もし指定され
ているならば、コントロールは１１０８へと進む。も
し、指定されていなければ、コントロールはステップ１
１１８へとパスする。ステップ１１０８は、現モデル例
が、ＴＲＵＥと評価されている少なくとも１つの規則を
関連するか否かを確認する。もしも、同一のＳＩＺＥＷ
ＩＮ値を有するＴＲＵＥ規則が２つ以上存在するなら
ば、ステップ１１０８がこれらのＴＲＵＥ規則のうちか
ら１つを選択する。もし、２つ以上存在するようなこと
が無ければ、関連する規則の中からＴＲＵＥと評価され
ており且つ最高のＳＩＺＥＷＩＮ値を有する規則をステ
ップ１１０８が選択する。ステップ１１０９は、現モデ
ル例をＮＥＷと指定する。ステップ１１１０は、現モデ
ル例と選択された規則とから、例−規則対を形成する。
ステップ１１０８に於いて、現モデル例と関連している
ＴＲＵＥ規則がもしも存在しないならば、コントロール
はステップ１１１２へとパスする。現モデル例がＮＥＷ
と指定されていることがステップ１１１２に於いてもし
確認されたならば、現モデル例のこの指定はステップ１
１１４に於いてＳＥＭＩＡＣＴＩＶＥへと変更される。
もし、そうではなくて現モデル例がＳＥＭＩＡＣＴＩＶ
Ｅと指定されていることがステップ１１１２に於いて確
認されたならば、現モデル例のその指定はステップ１１
１６に於いてＩＮＡＣＴＩＶＥへと変更される。
従って、関連するＴＲＵＥ規則を見出だそうとする試み
に、１行につき２回失敗する迄は、モデル例がＩＮＡＣ
ＴＩＶＥと指定されないということを保証するために、
ステップ１１０９とステップ１１１２とが協働する。し
かしながら、他の態様に於いては、現モデル例をＩＮＡ
ＣＴＩＶＥと指定する前に、関連するＴＲＵＥ規則を見
出だそうとする試みの失敗をもっと沢山必要とすること
も有り得る。またさらに、他の態様に於いては、ＩＮＡ
ＣＴＩＶＥと指定される前にモデル例が指定されねばな
らない例えばＳＥＭＩＡＣＴＩＶＥ１、ＳＥＭＩＡＣＴ
ＩＶＥ２等々の、ＳＥＭＩＡＣＴＩＶＥ指定に関する幾
つかの補助的レベルを含むことも有り得る。
第１１図のステップ１１１４とステップ１１１６の後、
コントロールはステップ１１１８へとパスする。ステッ
プ１１１８は、対を作る為のモデル例がもっと必要であ
るか否かを確認する。もし必要ならば、新しい現モデル
例がステップ１１２０にて選択され、コントロールはス
テップ１１０４へと戻る。もし必要なければ、第１１図
の諸ステップは終了となる。
本発明の他の態様に於いては、ＶＩＳＩＢＬＥ／ＩＮＶ
ＩＳＩＢＬＥ指定、ＮＥＷ／ＡＣＴＩＶＥ指定、及びＤ
ＥＬＥＴＥＤ／ｎｏｎ−ＤＥＬＥＴＥＤ指定と、ＳＩＺ
ＥＷＩＮ値との、多様な組合わせを用いる。例えば、Ｓ
ＩＺＥＷＩＮグループ分けを用いない論理回路合成シス
テムに於いてＶＩＳＩＢＬＥ／ＩＮＶＩＳＩＢＬＥ指定
が使用されてよく、或いは、ＳＩＺＥＷＩＮグループ分
けを用いないシステムに於いてＤＥＬＥＴＥＤ／ｎｏｎ
−ＤＥＬＥＴＥＤ指定が使用されてよい。
第１２図は、本発明の提示実施例を構成するコンピュー
タシステム１２００を示している。コンピュータシステ
ム１２００は、ディジタル・インクイップメント・コー
ポレーション（Digital Equipment Corporation）社か
ら商業的に入出可能なＶＡＸ６８５０システムである。
コンピュータシステム１２００は、中央処理装置１２０
２と、中央処理装置１２０２に接続されている記憶装置
１２０４と、同じく中央処理装置１２０２に接続されて
いる入出力（Ｉ／Ｏ）サブシステム１２０６と、Ｉ／Ｏ
サブシステム１２０６に接続されている外部記憶サブシ
ステム１２０８とを含んでいる。第６図〜第１１図のフ
ローチャートに示されている幾つかの方法は、アプリケ
ーションプログラム１２１０と同一のものとみなし得る
ものであり、コンピュータ言語ＬＩＳＰにて書かれて記
憶装置１２０４に格納されており、中央処理装置１２０
２によって実行される。コンピュータシステム１２００
は、ＶＭＳオペレーティングシステムのもとに動作する
のが好ましい。記憶装置１２０４はさらに、モデル定義
とモデル例と現行ルールベースの為の規則とを含んでい
る本発明のデータベース１２１２をも格納している。中
央処理装置は、ベースエントリを入力し、且つ、記憶装
置１２０４からの最終テクノロジー表現を出力すべく、
Ｉ／Ｏサブシステム１２０６を使用する。論理合成シス
テムのその特定の実行に使用されないライブラリデータ
及びルールベースは、外部記憶サブシステム１２０８に
オフラインで格納されるのが好ましい。これ以外のコン
ピュータシステム及び構成要素が使用されることも可能
である。
ここに開示した本発明の明細書項と実施例とを考察する
ことにより、当業者には他の実施態様が明らかとなろ
う。本発明の明細事項と実施例とは単に例示の目的で提
示されたものであり、本発明の真の範囲は請求の範囲に
示されている。
次に、本発明の実施態様を列挙する。
(1)請求項１記載の回路設計合成方法において、前記複
数のモデル例−規則対の規則をグループ単位で適用する
前記ステップが、 最大のＳＩＺＥＷＩＮ値を有する規則を含むグループの
規則を最初に適用するステップ、及び 最小のＳＩＺＥＷＩＮ値を有する規則を含むグループの
規則を最後に適用するステップ、を更に有する。
(2)請求項１記載の回路設計合成方法において、前記規
則の組をデータベース内に格納する前記ステップが、所
定のＳＩＺＥＷＩＮ値を少くとも１つの規則に割当てる
ステップを更に有し、前記所定のＳＩＺＥＷＩＮ値が、
他の規則と比較した場合の前記規則の相対的重要性を表
すようにする。
(3)請求項１記載の回路設計合成方法において、前記規
則をデータベース内に格納する前記ステップが、所定の
ＳＩＺＥＷＩＮ値を少くとも１つの規則に割当てるステ
ップを更に有し、前記所定のＳＩＺＥＷＩＮ値が、前記
規則の置換し得るモデル例の数を表すようにする。
(4)請求項１記載の回路設計合成方法において、関連す
る規則を前記第１組のモデル例の少くとも１つに割当て
る前記ステップが、最高のＳＩＺＥＷＩＮ値を有する関
連規則を割当てるステップを更に有する。
(5)請求項１記載の回路設計合成方法において、前記各
規則が、該規則の関連する各モデル例をＴＲＵＥとＦＡ
ＬＳＥとのいずれか一方に評価し、関連する規則を前記
第１組のモデル例の少くとも１つに割当てる前記ステッ
プが、上記の規則が、該規則の関連する少くとも１つの
モデル例をＴＲＵＥであると評価した場合、前記の関連
する規則を割当てるステップを有する。
(6)請求項１記載の回路設計合成方法において、前記の
割当てステップ、前記のグループ分けステップと前記の
適用ステップとが、マイナーループを形成し、前記プロ
セスが前の反復実行の割当てステップに於いて規則が割
当てられなくなるまで前記マイナーループを反復的に実
行するステップを更に有する。
(7)前項(6)記載の回路設計合成方法において、前記モデ
ル例−規則の対の組の全ての規則がテストされ終わるま
で、テストステップと実行ステップとを反復的に実行す
るステップを更に有する。
(8)請求項１記載の回路設計合成方法において、規則
が、テストを有する前段部分と動作を有する後段部分と
を有し、前記の適用ステップが、 割当てられた規則の１つの前段部分をテストするステッ
プ、及び 前記テストステップが前段部分はＴＲＵＥであると判定
した場合、及び前記規則と対をなしている前記モデル例
が置換されなかった場合、割当てられた規則の後段部分
を実行するステップを有する。
(9)前項(8)記載の回路設計合成方法において、規則の前
段部分が複数のモデル例に関わり、前記実行ステップ
が、前記の割当てられた規則の前段部分が置換されたモ
デル例と関わっていない場合、前記の割当てられた規則
の後段部分を実行するステップを更に有する。
(10)前項(9)記載の回路設計合成方法において、置換さ
れたモデル例がＤＥＬＥＴＥＤであると指定され、前項
(9)記載の前記実行ステップが、割当てられた前記規則
の前段部分がＤＥＬＥＴＥＤであると指定されたモデル
例と関わっていない場合、前記の割当てられた規則の後
段部分を実行するステップを更に有する。
(11)前項(8)記載の回路設計合成方法において、置換さ
れたモデル例がＤＥＬＥＴＥＤであると指定され、前記
テストステップが前段部分はＴＲＵＥであると評価され
ていると判定した場合、及び前記規則と対をなしている
前記モデル例がＤＥＬＥＴＥＤであると指定されなかっ
た場合、前記実行ステップが、割当てられた前記規則の
後段部分を実行するステップを更に有する。
(12)請求項２記載の回路設計合成方法において、前記の
指定ステップが、 前記第１組のモデル例の他のモデル例をＩＮＶＩＳＩＢ
ＬＥであると指定するステップ、及び ＩＮＶＩＳＩＢＬＥであると指定されたモデル例と関連
する規則のサブセットの適用を断るステップ、 を更に有する。
(13)前記(12)記載の回路設計合成方法において、前記Ｖ
ＩＳＩＢＬＥモデル例と関連する規則サブセットの規則
を適用する前記ステップが、 前記第１組のモデル例のモデル例を置換するために、前
記ＶＩＳＩＢＬＥモデル例と関連する規則サブセットの
規則を適用するステップを更に有し、置換された前記モ
デル例が、ＩＮＶＩＳＩＢＬＥモデル例を含んでいる。
(14)請求項３記載の回路設計合成方法において、前記第
１セット内の各モデル例を最初にＮＥＷであると指定す
るステップを更に有する。
(15)前記(14)記載の回路設計合成方法において、前記の
割当ステップは、複数のモデル例−規則対のセットを設
けるため、関連する規則を前記第１セット内のＮＥＷモ
デル例のみに割当てるステップを更に有し、これによっ
て、モデル例に割当てられた規則の欠如を生じさせる。
(16)前記(15)記載の回路設計合成方法において、前記(1
5)記載の割当てステップ、適用ステップ、及び指定ステ
ップが、複数回反復して実行され、ＩＮＡＣＴＩＶＥで
あると指定する前記ステップが、少くとも２回の連続的
な反復期間中に関連する規則の欠如していたモデル例を
ＩＮＡＣＴＩＶＥであると指定するステップを更に有す
る。
(17)前記(16)記載の回路設計合成方法において、ＩＮＡ
ＣＴＩＶＥであると指定する前記ステップが、１回の反
復期間中に関連する規則の欠如していたモデル例をＳＥ
ＭＩＡＣＴＩＶＥであると指定するステップを更に更新
する。
(18)前記(15)記載の回路設計合成方法において、現行の
モデル例に置き換わっているモデル例に対して直接結合
されるモデル例の全てをＮＥＷであると指定するステッ
プを更に有する。
(19)請求項４記載の回路設計合成装置において、前記複
数のモデル例−規則対の規則をグループ単位で適用する
前記手段が、 最大のＳＩＺＥＷＩＮ値を有する規則を含むグループの
規則を最初に適用する手段、及び 最小のＳＩＺＥＷＩＮ値を有する規則を含むグループの
規則を最後に適用する手段、 を更に有する。
(20)請求項４記載の回路設計合成装置において、規則の
組をデータベース内に格納する前記手段が、所定のＳＩ
ＺＥＷＩＮ値を少くとも１つの規則に割当てる手段を有
し、前記所定のＳＩＺＥＷＩＮ値が、他の規則と比較し
た場合、前記規則の相対的重要度を表すようにする。
(21)請求項４記載の回路設計合成装置において、規則を
データベース内に格納する前記手段が、所定のＳＩＺＥ
ＷＩＮ値を少くとも１つの規則に割当てる手段を有し、
前記所定のＳＩＺＥＷＩＮ値が、前記規則が置換するこ
とのできるモデル例の数を表しているようにする。
(22)請求項４記載の回路設計合成装置において、関連す
る規則を前記第１組の少くとも１つのモデル例に割当て
る前記手段が、最高のＳＩＺＥＷＩＮ値を有する関連規
則を割当てる手段を更に有する。
(23)請求項４記載の回路設計合成装置において、規則の
各々が該規則の関連している各モデル例に対してＴＲＵ
ＥとＦＡＬＳＥとのいずれか一方に評価され、前記規則
の関連している少くとも１つのモデル例に対して該規則
がＴＲＵＥであると評価された場合、関連規則を前記第
１組の少くとも１つのモデル例に割当てる前記手段が、
前記関連規則を割当てる前記手段を有する。
(24)請求項４記載の回路設計合成装置において、前記の
割当手段、前記のグループ分け手段及び前記の適用手段
が、マイナーループを形成して各自の機能を反復的に実
行し、前記マイナーループの最新の反復実行に於いて前
記割当手段により規則が全く割当てられなかった場合、
前記装置が前記マイナーループの実行を取り止める手段
を更に有する。
(25)前記(24)記載の回路設計合成装置において、前記の
複数のモデル例−規則の対の組の全ての規則がテストさ
れ終わった場合、前記のテスト及び実行ステップの実行
を停止する手段を更に有する。
(26)請求項４記載の回路設計合成装置において、規則
が、テストを有する前段部分と動作を有する後段部分と
を有し、前記の適用手段が、 割当てられた規則の１つの前段部分をテストする手段、
及び 前記テストステップに対する手段が、前段部分はＴＲＵ
Ｅであると評価されると判定した場合、及び前記規則と
対をなす前記モデル例が置換されなかった場合、割当て
られた規則の後段部分を実行する手段とを有する。
(27)前項(26)記載の回路設計合成装置において、規則の
前段部分が複数のモデル例と関わり、前記の割当規則の
前段部分が置換されたモデル例と関わっていない場合、
実行手段が前記の割当てられた規則の後段部分を実行す
る手段に更に有する。
(28)前項(27)記載の回路設計合成装置において、置換さ
れたモデル例がＤＥＬＥＴＥＤであると指定され、前記
の割当てられた規則の前段部分がＤＥＬＥＴＥＤである
と指定されたモデル例と関わらない場合、前項(27)の前
記の割当てられた規則の後段部分を実行する手段を更に
有する。
(29)前項(26)記載の回路設計合成装置において、置換さ
れたモデル例がＤＥＬＥＴＥＤであると指定され、前記
テスト手段が、前段部分はＴＲＵＥであると評価される
と判定した場合、及び前記規則と対を成す前記モデル例
がＤＥＬＥＴＥＤであると指定されなかった場合、前記
実行手段が、前記割当てられた規則の後段部分を実行す
る手段を更に有する。
(30)請求項５記載の回路設計合成装置において、前記の
指定手段が、 前記第１組のモデル例の他のモデル例をＩＮＶＩＳＩＢ
ＬＥであると指定する手段、及び ＩＮＶＩＳＩＢＬＥと指定されたモデル例と関連する規
則サブセットの適用を断わる手段を有する。
(31)前項(30)記載の回路設計合成装置において、前記Ｖ
ＩＳＩＢＬＥモデル例と関連する規則サブセットの規則
を適用する前記手段が、前記第１組のモデル例のモデル
例を置換するために、前記ＶＩＳＩＢＬＥモデル例と関
連する規則サブセットの規則を適用する手段を更に有
し、置換された前記モデル例が、ＩＮＶＩＳＩＢＬＥモ
デル例を有する。
(32)請求項６記載の回路設計合成装置において、前記第
１組のモデル内の各モデル例をＮＥＷであると最初に指
定する手段を更に有する。
(33)前項(32)記載の回路設計合成装置において、前記の
割当手段が、複数のモデル例−規則の対の組を提供する
ための、関連する規則を前記第１セットのＮＥＷモデル
例のみに割当てる手段を更に有し、これによって、割当
て規則の欠如したモデル例を発生させる。
(34)前項(33)記載の回路設計合成装置において、前項(3
3)の割当てステップ、適用ステップ、及び指定ステップ
が複数回反復して実行され、モデル例をＩＮＡＣＴＩＶ
Ｅであると指定する前記手段が、少くとも２回の連続的
な反復期間中に関連規則の欠如したモデル例をＩＮＡＣ
ＴＩＶＥであると指定する手段を更に有する。
(35)前項(34)記載の回路設計合成装置において、モデル
例をＩＮＡＣＴＩＶＥであると指定する前記手段が、１
回の反復期間中に関連規則の欠如したモデル例をＳＥＭ
ＩＡＣＴＩＶＥであると指定する手段を更に有する。
(36)前項(33)記載の回路設計合成装置において、現モデ
ル例と置換するモデル例に直接結合されるモデル例の全
てをＮＥＷであると指定する手段を更に有する。
【図面の簡単な説明】
第１図はデータベースフォーマットの概略図。 第２図は第１図のモデル定義のための拡張されたフォー
マット。 第３図は第１図のデータベースの、モデル例相互間の連
結性の一例を示す図。 第４図は第１図のデータベースを使用する論理回路デザ
イン合成に用いられる方法のフローチャート。 第５図は第１図のデータベースの規則のフォーマット。 第６図は本発明の提示実施例によるモデル例への、規則
の選択と適用との方法を示すフローチャート。 第７(a)図、第７(b)図、および第７(c)図は、第６図の
規則を選択する方法をさらに詳細に記述するフローチャ
ート。 第８(a)図および第８(b)図は、第６図の規則を適用する
方法をさらに詳細に記述するフローチャート。 第９図は第６図の方法に従って生成された例−規則対と
ＳＩＺＥＷＩＮグループ分けとを示す表。 第１０図は第６図〜第９図の結果を示す図。 第１１図は本発明の第２の提示実施例に基づいて第６図
の規則選択方法をさらに詳細に記述するフローチャー
ト。 第１２図は本発明の提示実施例を構成するコンピュータ
システムのブロック図である。 １００……全ルールベーステーブル、 １０１，１０２，３１４……ルールベース、 １０３，２０１，２１１，２１４，２１８，２２５，２
２８……名前、 １０４……一般的ルールベース属性、 １０５……規則テーブル、 １１６〜１０８……規則ファイル、 １１０……全デザインテーブル、 １１１，１１２……デザイン情報、 １１３……デザインテーブルの規則、 １１４……モデル定義テーブル、 １１５……モデル定義基本要素、 １１６，３１０……モデル定義、 １１７……モデル定義テーブルの規則、 １１８……モデル例リスト、 ９，１２０，３３０，３４０，３５０，３６０……モデ
ル例、 １２１……モデル例テーブルの規則、 １２２，３１２……ルールベーステーブルの規則、 ２０２……入力のリスト、 ２０３……出力のリスト、 ２０５……動作方程式、 ２０６，２１３，２１５，２２２，２２７，２２９……
他の属性、 ２０７〜２１０……ポート定義、 ２１２，２２６，３７０……信号、 ２１９……ポインタ、 ２２０……入力、 ２２１……出力、 ２２３，２２４，３３２，３４２，３５２，３６２，３
５４，３６４……ポート例、 ４００，６００，７００，７００′，７００″，８０
０，８００′，１１００……フローチャート、 ０……規則、 ５０２……左側すなわち前段部分、 ５０４……右側すなわち後段部分、 ５０６……矢印、 ５０８……任意選択情報、 ５１０……ＳＩＺＥＷＩＮ値、 １０１０……モデル例グループの「前」ビュー、 １０２０……モデル例グループの「後」ビュー、 １０３０……モデル例と関連している規則の例、 １０４０……ＳＩＺＥＷＩＮグループ、 １２００……コンピュータシステム、 １２０２……中央処理装置、 １２０４……記憶装置、 １２０６……入出力（Ｉ／Ｏ）サブシステム、 １２０８……外部記憶サブシステム、 １２１０……アプリケーションプログラム、 １２１２……データベース。
フロントページの続き (72)発明者 スニーハメイ クンド アメリカ合衆国 マサチューセッツ州 01752 マールボロ バーゲロン ロード 84 (72)発明者 ディヴィッド エフ ヒル アメリカ合衆国 マサチューセッツ州 01609 ウースター ウォーチュシット ストリート 61 (56)参考文献 特開 昭64−86276（ＪＰ，Ａ) 特開 昭64−18879（ＪＰ，Ａ)

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換するステップ、及び、前記１組の規則を
    適用することによって前記データベース内のオブジェク
    トのパラメータ値を変更するステップによって回路設計
    を合成する方法であって、前記規則の各々は、前段部分
    と後段部分とを有しているような回路設計合成方法に於
    いて、 前記規則の組を前記データベース内に格納するステップ
    であって、前記規則のサブセットは第１組のモデル例の
    モデル例と関連し、関連する前記各規則は、前記第１組
    のモデル例の少くとも１つのモデル例を前記第２組の少
    くとも１つの新しいモデル例と置換するために適用され
    ることが可能であり、または、前記データベース内の１
    つのオブジェクトのパラメータ値を変更することが可能
    であり、前記各規則は、効果尺度を表す関連ＳＩＺＥＷ
    ＩＮ値を有する上記のステップ、 １組のモデル例−規則対のセットを設けるため、前記第
    １組のモデル例の少くとも１つに対して関連する規則を
    割当てるステップ、 複数のモデル例−規則対の規則のＳＩＺＥＷＩＮ値に基
    づいてモデル例−規則対の前記組を複数のグレープに分
    けるステップ、及び 前記複数のモデル例−規則対の規則の各々の後段部分
    を、それら規則の各々の前段部分がＴＲＵＥであるとき
    に、グループ単位でモデル例のそれぞれに適用するステ
    ップ、 によって構成されることを特徴とする回路設計合成方
    法。
  2. 【請求項２】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換するステップによって回路設計を合成す
    る方法であって、前記規則の各々は、前段部分と後段部
    分とを有しているような回路設計合成方法に於いて、 前記規則の組を前記データベース内に格納するステップ
    であって、前記規則のサブセットは第１組のモデル例の
    モデル例と関連し、関連する前記各規則は、前記第１組
    のモデル例の少くとも１つのモデル例を前記第２組の少
    くとも１つの新しいモデル例と置換するために適用され
    ることが可能であり、または、前記データベース内の１
    つのオブジェクトのパラメータ値を変更することが可能
    である上記ステップ、 前記第１組のモデル例のモデル例をＶＩＳ１ＢＬＥであ
    ると指定するステップ、及び 第１組のモデル例のモデル例を第２セットのモデル例と
    置換するために、前記第１組のモデル例内の前記ＶＩＳ
    ＩＢＬＥモデル例と関連する規則サブセットの規則の後
    段部分を、それら規則のそれぞれの前段部分がＴＲＵＥ
    であるときに、適用するステップ、 によって構成されることを特徴とする回路設計合成方
    法。
  3. 【請求項３】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換するステップ、及び、前記１組の規則を
    適用することによって前記データベース内のオブジェク
    トのパラメータ値を変更するステップによって回路設計
    を合成する方法であって、前記規則の各々は、前段部分
    と後段部分とを有しているような回路設計合成方法に於
    いて、 前記規則の組を前記データベース内に格納するステップ
    であって、前記規則のサブセットは第１組のモデル例の
    モデル例と関連し、関連する前記各規則は、前記第１組
    のモデル例の少くとも１つのモデル例を前記第２組の少
    くとも１つの新しいモデル例と置換するために適用され
    ることが可能であり、または、前記データベース内の１
    つのオブジェクトのパラメータ値を変更することが可能
    である上記のステップ、 １組のモデル例−規則対のセットを設けるため、前記第
    １組のモデル例の少くとも１つに対して関連する規則を
    割当てるステップであって、上記の割当てステップの実
    行の結果、割り当てられた規則の欠如した第１組の他の
    モデル例が生ずる上記のステップ、 前記の複数のモデル例−規則対の規則の後段部分を、そ
    れら規則のそれぞれの前段部分がＴＲＵＥであるとき
    に、モデル例のそれぞれに適用するステップ、及び 割当てられた規則の欠如した前記のモデル例をＩＮＡＣ
    ＴＩＶＥであると指定するステップ、によって構成され
    ることを特徴とする回路設計合成方法。
  4. 【請求項４】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換し、前記１組の規則を適用することによ
    って前記データベース内のオブジェクトのパラメータ値
    を変更することによって回路設計を合成する装置であっ
    て、前記規則の各々は、前段部分と後段部分とを有して
    いるような回路設計合成装置に於いて、 前記規則の組を前記データベース内に格納する手段であ
    って、前記規則のサブセットは第１組のモデル例のモデ
    ル例と関連し、関連する前記各規則は、前記第１組のモ
    デル例の少くとも１つのモデル例を前記第２組の少くと
    も１つの新しいモデル例と置換するために適用されるこ
    とが可能であり、または、前記データベース内の１つの
    オブジェクトのパラメータ値を変更することが可能であ
    り、前記各規則は、効果尺度を表す関連ＳＩＺＥＷＩＮ
    値を有する上記の手段、 １組のモデル例−規則対のセットを設けるため、前記第
    １組のモデル例の少くとも１つに対して関連する規則を
    割当てる手段、 複数のモデル例−規則対の規則のＳＩＺＥＷＩＮ値に基
    づいてモデル例−規則対の前記組を複数のグループに分
    ける手段、及び 第１組のモデル例を第２組のモデル例と置換するため、
    上記の複数のモデル例−規則対の規則の後段部分を、そ
    れら規則のそれぞれの前段部分がＴＲＵＥであるとき
    に、グループ単位で適用する手段、 によって構成されることを特徴とする回路設計合成装
    置。
  5. 【請求項５】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換し、前記１組の規則を適用することによ
    って前記データベース内のオブジェクトのパラメータ値
    を変更することによって回路設計を合成する装置であっ
    て、前記規則の各々は、前段部分と後段部分とを有して
    いるような回路設計合成装置に於いて、上記の装置は、 前記規則の組を前記データベース内に格納する手段であ
    って、前記規則のサブセットは第１組のモデル例のモデ
    ル例と関連し、関連する前記各規則は、前記第１組のモ
    デル例の少くとも１つのモデル例を前記第２組の少くと
    も１つの新しいモデル例と置換するために適用されるこ
    とが可能であり、または、前記データベース内の１つの
    オブジェクトのパラメータ値を変更することが可能であ
    る上記の手段、 前記第１組のモデル例のモデル例をＶＩＳＩＢＬＥであ
    ると指定する手段、及び 第１組のモデル例のモデル例を第２組のモデル例と置換
    するために、それら規則のそれぞれの前段部分がＴＲＵ
    Ｅであるときに、前記第１組のモデル例の前記ＶＩＳＩ
    ＢＬＥモデル例と関連する規則サブセットの規則の後段
    部分を適用する手段、 を有することを特徴とする回路設計合成装置。
  6. 【請求項６】第１組のモデル例に対して１組の規則を適
    用することによって、データベース内に格納され、回路
    設計を表す前記第１組のモデル例を前記データベース内
    に格納され、回路設計の特定の論理要素を表す第２組の
    モデル例と置換し、前記１組の規則を適用することによ
    って前記データベース内のオブジェクトのパラメータ値
    を変更することによって回路設計を合成する装置であっ
    て、前記規則の各々は、前段部分と後段部分とを有して
    いるような回路設計合成装置に於いて、上記の装置は、 前記規則の組を前記データベース内に格納する手段であ
    って、前記規則のサブセットは第１組のモデル例のモデ
    ル例と関連し、関連する前記各規則は、前記第１組のモ
    デル例の少くとも１つのモデル例を前記第２組の少くと
    も１つの新しいモデル例と置換するために適用されるこ
    とが可能であり、または、前記データベース内の１つの
    オブジェクトのパラメータ値を変更することが可能であ
    る上記の手段、 モデル例−規則対の組を設けるため、前記第１組のモデ
    ル例の少くとも１つの前記モデル例に対して関連規則を
    割当てる手段であって、前記の割当てステップの実行の
    結果、割当て規則の欠如した前記第１組の他のモデル例
    が生じる上記の手段、 前記のモデル例−規則対の規則のそれぞれの後段部分
    を、それら規則のそれぞれの前段部分がＴＲＵＥである
    ときに、モデル例のそれぞれに適用する手段、及び 割当て規則の欠如した前記モデル例をＩＮＡＣＴＩＶＥ
    であると指定する手段、 を有することを特徴とする回路設計合成装置。
JP2169701A 1989-06-28 1990-06-27 回路設計を合成する為のプロセス及び装置 Expired - Lifetime JPH0658678B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/373,085 US5095441A (en) 1986-09-12 1989-06-28 Rule inference and localization during synthesis of logic circuit designs
US373085 1995-01-17

Publications (2)

Publication Number Publication Date
JPH03116384A JPH03116384A (ja) 1991-05-17
JPH0658678B2 true JPH0658678B2 (ja) 1994-08-03

Family

ID=23470872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2169701A Expired - Lifetime JPH0658678B2 (ja) 1989-06-28 1990-06-27 回路設計を合成する為のプロセス及び装置

Country Status (4)

Country Link
US (1) US5095441A (ja)
EP (1) EP0405728A3 (ja)
JP (1) JPH0658678B2 (ja)
CA (1) CA2016508C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116281A (ja) * 1989-09-29 1991-05-17 Toshiba Corp 論理合成装置
US5164911A (en) * 1989-12-15 1992-11-17 Hewlett-Packard Company Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US5367468A (en) * 1990-02-21 1994-11-22 Kabushiki Kaisha Toshiba Design aid method and design aid apparatus for integrated circuits
US5359537A (en) * 1990-05-14 1994-10-25 Vlsi Technology, Inc. Automatic synthesis of integrated circuits employing controlled input dependency during a decomposition process
US5262959A (en) * 1990-12-07 1993-11-16 Hewlett-Packard Co. Representation and processing of hierarchical block designs
US5680318A (en) * 1990-12-21 1997-10-21 Synopsys Inc. Synthesizer for generating a logic network using a hardware independent description
US5526276A (en) * 1994-04-21 1996-06-11 Quicklogic Corporation Select set-based technology mapping method and apparatus
US5903469A (en) * 1994-11-08 1999-05-11 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
US5619418A (en) * 1995-02-16 1997-04-08 Motorola, Inc. Logic gate size optimization process for an integrated circuit whereby circuit speed is improved while circuit area is optimized
CA2175276A1 (en) * 1995-05-09 1996-11-10 Patrick Yin Method and system for allowing an integrated circuit to be portably generated from one manufacturing process to another
US6026219A (en) 1995-05-12 2000-02-15 Synopsys, Inc. Behavioral synthesis links to logic synthesis
US5757653A (en) * 1996-05-16 1998-05-26 International Business Machines Corporation Method and apparatus for dynamically varying net rules
US5757655A (en) * 1996-08-26 1998-05-26 Micron Technology, Inc. Method and system for producing dynamic property forms and compacting property databases
US6865524B1 (en) 1997-01-08 2005-03-08 Trilogy Development Group, Inc. Method and apparatus for attribute selection
US7735013B2 (en) * 2001-03-16 2010-06-08 International Business Machines Corporation Method and apparatus for tailoring content of information delivered over the internet
US6813751B2 (en) * 2002-07-16 2004-11-02 International Business Machines Corporation Creating standard VHDL test environments
US7493578B1 (en) 2005-03-18 2009-02-17 Xilinx, Inc. Correlation of data from design analysis tools with design blocks in a high-level modeling system
US7496869B1 (en) 2005-10-04 2009-02-24 Xilinx, Inc. Method and apparatus for implementing a program language description of a circuit design for an integrated circuit
US7363599B1 (en) * 2005-10-04 2008-04-22 Xilinx, Inc. Method and system for matching a hierarchical identifier
US7761272B1 (en) 2006-03-10 2010-07-20 Xilinx, Inc. Method and apparatus for processing a dataflow description of a digital processing system
US7380232B1 (en) 2006-03-10 2008-05-27 Xilinx, Inc. Method and apparatus for designing a system for implementation in a programmable logic device
US8402409B1 (en) 2006-03-10 2013-03-19 Xilinx, Inc. Method and apparatus for supporting run-time reconfiguration in a programmable logic integrated circuit
US7810062B2 (en) * 2007-09-11 2010-10-05 International Business Machines Corporation Method for eliminating negative slack in a netlist via transformation and slack categorization
EP3259693B1 (en) 2016-02-25 2019-05-29 Synopsys, Inc. Integrated circuit design using generation and instantiation of circuit stencils

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2245984B1 (ja) * 1973-09-27 1977-03-18 Ibm
US4510616A (en) * 1982-01-19 1985-04-09 The Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
US4613940A (en) * 1982-11-09 1986-09-23 International Microelectronic Products Method and structure for use in designing and building electronic systems in integrated circuits
US4554631A (en) * 1983-07-13 1985-11-19 At&T Bell Laboratories Keyword search automatic limiting method
JPS60114968A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 推論システム
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
JPS6274158A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 回路変換方式
AU7727987A (en) * 1986-09-12 1988-03-17 Digital Equipment Corporation Cad of logic circuits: procedure and data structure
JPH0652502B2 (ja) * 1987-05-06 1994-07-06 株式会社日立製作所 推論方法
JP2506991B2 (ja) * 1987-09-25 1996-06-12 松下電器産業株式会社 回路変換システムと回路変換方法と反転論理生成方法および論理設計システム
US4922432A (en) * 1988-01-13 1990-05-01 International Chip Corporation Knowledge based method and apparatus for designing integrated circuits using functional specifications

Also Published As

Publication number Publication date
JPH03116384A (ja) 1991-05-17
CA2016508C (en) 1998-11-10
EP0405728A3 (en) 1993-10-20
US5095441A (en) 1992-03-10
CA2016508A1 (en) 1990-12-28
EP0405728A2 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
JPH0658678B2 (ja) 回路設計を合成する為のプロセス及び装置
US5150308A (en) Parameter and rule creation and modification mechanism for use by a procedure for synthesis of logic circuit designs
US5212650A (en) Procedure and data structure for synthesis and transformation of logic circuit designs
US5349659A (en) Hierarchical ordering of logical elements in the canonical mapping of net lists
US5068812A (en) Event-controlled LCC stimulation
US5568396A (en) Identifying overconstraints using port abstraction graphs
US5956257A (en) Automated optimization of hierarchical netlists
US6611952B1 (en) Interactive memory allocation in a behavioral synthesis tool
US6995765B2 (en) System, method, and computer program product for optimization of a scene graph
US7607117B2 (en) Representing device layout using tree structure
EP0676707B1 (en) Expression promotion for hierarchical netlisting
US5258932A (en) PLA simulation method
US5452226A (en) Rule structure for insertion of new elements in a circuit design synthesis procedure
US5151867A (en) Method of minimizing sum-of-product cases in a heterogeneous data base environment for circuit synthesis
US6571146B1 (en) Method for updating feature recipes in a history-based solid model
US5796621A (en) Circuit delay abstraction tool
US5787009A (en) Methods for allocating circuit design portions among physical circuit portions
Rundensteiner Design tool integration using object-oriented database views
US5740085A (en) Data processing apparatus for the modeling of logic circuitry
US5761737A (en) Data driven type information processing apparatus having improved generation number translation
Li et al. Composite feature and variational design concepts in a feature-based design system
US7290241B1 (en) Method and system for managing behavior of algorithms
JPS62121579A (ja) 機能ブロック展開装置
JP3648370B2 (ja) 和積形論理式の充足判定方法および装置
EP0592076B1 (en) Compilation mechanism for a simulation model