JPH0658647B2 - 計算機におけるページフォルトテスト方式 - Google Patents
計算機におけるページフォルトテスト方式Info
- Publication number
- JPH0658647B2 JPH0658647B2 JP2267228A JP26722890A JPH0658647B2 JP H0658647 B2 JPH0658647 B2 JP H0658647B2 JP 2267228 A JP2267228 A JP 2267228A JP 26722890 A JP26722890 A JP 26722890A JP H0658647 B2 JPH0658647 B2 JP H0658647B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- program
- invalid
- real
- entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔概要〕 ページング制御方式のメモリ機構をもつ計算機の診断に
おいて，ページフォルト発生機能をテストする方式に関
し， 診断システムの運用の中で不特定のページへのアクセス
を行ってページフォルト発生機能をテストできる手段を
提供することを目的としている。
おいて，ページフォルト発生機能をテストする方式に関
し， 診断システムの運用の中で不特定のページへのアクセス
を行ってページフォルト発生機能をテストできる手段を
提供することを目的としている。
ページテーブルの無効ビットを書き替える機能とプログ
ラム割込みを受付け処理する機能とを有する診断システ
ムを設け， 上記診断システムは運用中にプログラムのロード処理が
行われたとき，当該プログラムが獲得した領域のページ
に対応するページテーブルのエントリの有効表示をもつ
全ての無効ビットを全て無効表示に書き替える処理を行
い，次に当該プログラムが実行されメモリに対するアク
セス要求を行ったとき，上記ページテーブルの対応する
エントリの無効ビットが無効表示となっていることによ
りページフォルトとなってプログラム割込みが発生され
るようにし，当該プログラム割込みが発生されたとき，
ページテーブルのアクセス対象ページのエントリの無効
ビットを有効表示に書き替える割込み処理を行うように
構成した。
ラム割込みを受付け処理する機能とを有する診断システ
ムを設け， 上記診断システムは運用中にプログラムのロード処理が
行われたとき，当該プログラムが獲得した領域のページ
に対応するページテーブルのエントリの有効表示をもつ
全ての無効ビットを全て無効表示に書き替える処理を行
い，次に当該プログラムが実行されメモリに対するアク
セス要求を行ったとき，上記ページテーブルの対応する
エントリの無効ビットが無効表示となっていることによ
りページフォルトとなってプログラム割込みが発生され
るようにし，当該プログラム割込みが発生されたとき，
ページテーブルのアクセス対象ページのエントリの無効
ビットを有効表示に書き替える割込み処理を行うように
構成した。
本発明は，ページング制御方式のメモリ機構をもつ計算
機における診断システムに関するものであり，特に主メ
モリ上に存在しないページをアクセスしたときのページ
フォルトの発生をテストするための方式に関する。
機における診断システムに関するものであり，特に主メ
モリ上に存在しないページをアクセスしたときのページ
フォルトの発生をテストするための方式に関する。
多重プログラミング方式の従来の計算機の多くは，限ら
れた容量の主メモリを有効利用するため，ページング制
御機能をそなえている。
れた容量の主メモリを有効利用するため，ページング制
御機能をそなえている。
ページング制御機能は，第３図に示すように，ディスク
装置（ＤＡＳＤ）１上のスワップ領域と論理空間２と主
メモリ３上の実空間４とをそれぞれページ単位に分割
し，スワップ領域管理用テーブルを用いてスワップ領域
に退避されている論理空間２上の任意のページをスワッ
プ領域上の任意のページに対応づけできるように管理
し，処理状況に応じて必要とされる論理空間のページの
みをスワップ領域から論理空間，実空間に移し，主メモ
リの少ない記憶スペースの利用効率を高めるものであ
る。さらに論理空間と実空間の対応づけは，ページテー
ブル５によって管理する。
装置（ＤＡＳＤ）１上のスワップ領域と論理空間２と主
メモリ３上の実空間４とをそれぞれページ単位に分割
し，スワップ領域管理用テーブルを用いてスワップ領域
に退避されている論理空間２上の任意のページをスワッ
プ領域上の任意のページに対応づけできるように管理
し，処理状況に応じて必要とされる論理空間のページの
みをスワップ領域から論理空間，実空間に移し，主メモ
リの少ない記憶スペースの利用効率を高めるものであ
る。さらに論理空間と実空間の対応づけは，ページテー
ブル５によって管理する。
なお，第３図の例では，Ｎ＞Ｍとして論理空間２は０〜
（Ｎ−１），実空間４は０〜（Ｍ−１）のページ番号を
もつ。
（Ｎ−１），実空間４は０〜（Ｍ−１）のページ番号を
もつ。
ページテーブル５は論理空間２のページ番号ごとのエン
トリをもち，各エントリは，有効（＝‘０’）／無効
（＝‘１’）を示す無効ビット（インバリッドビット）
６と，割当てられた実空間４のページの実ページ番号を
登録する実ページ番号領域７とをもつ。
トリをもち，各エントリは，有効（＝‘０’）／無効
（＝‘１’）を示す無効ビット（インバリッドビット）
６と，割当てられた実空間４のページの実ページ番号を
登録する実ページ番号領域７とをもつ。
あるプログラムの処理を行うとき，そのプログラムのロ
ーディング時の領域獲得の際に，論理空間２および実空
間４の未使用の一定の領域のページを割当てページテー
ブル５のエントリを設定するとともに，ディスク装置１
から主メモリ３の割当てられたページへプログラムやデ
ータを書き込む処理が行われる。
ーディング時の領域獲得の際に，論理空間２および実空
間４の未使用の一定の領域のページを割当てページテー
ブル５のエントリを設定するとともに，ディスク装置１
から主メモリ３の割当てられたページへプログラムやデ
ータを書き込む処理が行われる。
このときページテーブル５の該当する論理空間のページ
のエントリのうち，実空間のページが割当てられている
エントリの無効ビットには有効を示すＯＦＦ（＝
‘０’）表示が，そしてそのページ番号領域には割当て
られた実空間のページの実ページ番号がセットされ，ま
た論理空間および実空間のページが未割当てのエントリ
の無効ビットには無効を示すＯＮ（＝‘１’）表示が，
そしてページ番号領域には初期Ｘ‘ＦＦ〜Ｆ’がセット
されている。また，その後，他の領域獲得時に領域不足
が発生した場合，既存の獲得ページがスワップ域に追い
出され，ページテーブル上の当該エントリの無効ビット
がＯＮにされ退避状況がスワップ領域管理テーブルに反
映される。
のエントリのうち，実空間のページが割当てられている
エントリの無効ビットには有効を示すＯＦＦ（＝
‘０’）表示が，そしてそのページ番号領域には割当て
られた実空間のページの実ページ番号がセットされ，ま
た論理空間および実空間のページが未割当てのエントリ
の無効ビットには無効を示すＯＮ（＝‘１’）表示が，
そしてページ番号領域には初期Ｘ‘ＦＦ〜Ｆ’がセット
されている。また，その後，他の領域獲得時に領域不足
が発生した場合，既存の獲得ページがスワップ域に追い
出され，ページテーブル上の当該エントリの無効ビット
がＯＮにされ退避状況がスワップ領域管理テーブルに反
映される。
プログラムが実行中に論理空間のページが未割当ての領
域をアクセスした場合には，ページテーブル５の対応す
るエントリにＯＮ表示（＝‘１’）の無効ビットが検出
される。この状態はページフォルトと呼ばれ，プログラ
ム割込みが発生される。
域をアクセスした場合には，ページテーブル５の対応す
るエントリにＯＮ表示（＝‘１’）の無効ビットが検出
される。この状態はページフォルトと呼ばれ，プログラ
ム割込みが発生される。
ページフォルトによるプログラム割込みが発生すると，
システムのページング制御プログラムが呼び出されて，
スワップ領域に退避されているページのスワップインや
ページテーブルおよびスワップ領域管理用テーブルの更
新などの制御が行われる。
システムのページング制御プログラムが呼び出されて，
スワップ領域に退避されているページのスワップインや
ページテーブルおよびスワップ領域管理用テーブルの更
新などの制御が行われる。
プログラムの処理が終了したとき，そのプログラムに割
当てられていた論理空間２および実空間４上の領域は解
放されて再割当て可能な未使用領域となり，ページテー
ブル５の該当するエントリの無効ビットの表示は無効を
示すＯＮ表示（＝‘１’）にまた実ページ番号部はＸ
‘ＦＦＦＦ’に更新される。
当てられていた論理空間２および実空間４上の領域は解
放されて再割当て可能な未使用領域となり，ページテー
ブル５の該当するエントリの無効ビットの表示は無効を
示すＯＮ表示（＝‘１’）にまた実ページ番号部はＸ
‘ＦＦＦＦ’に更新される。
ところで計算機には，計算機の種々の機能をチェックす
るために診断システム（プログラム）がそなえられてい
るが，診断システムは主メモリの常駐領域に格納され
て，ページング制御機能はサポートされないのが普通で
ある。このため診断システムからは，あるアクセス要求
に対してページフォルトが発生されたかどうかのテスト
をすることができず別に専用のテストプログラムを用意
する必要があった。
るために診断システム（プログラム）がそなえられてい
るが，診断システムは主メモリの常駐領域に格納され
て，ページング制御機能はサポートされないのが普通で
ある。このため診断システムからは，あるアクセス要求
に対してページフォルトが発生されたかどうかのテスト
をすることができず別に専用のテストプログラムを用意
する必要があった。
このように，診断システムにページング制御機能がサポ
ートされていない理由は，ディスク装置に対するライト
系のテストを行う必要があることや，診断システムに対
しては主メモリの資源の有効利用を図る必要がないこと
などによる。
ートされていない理由は，ディスク装置に対するライト
系のテストを行う必要があることや，診断システムに対
しては主メモリの資源の有効利用を図る必要がないこと
などによる。
ページフォルトの発生をテストするための専用のテスト
プログラムは，主メモリのページを管理するページテー
ブルを操作して無効ページの作成や無効ページの検索を
行い，得られた無効ページの領域に対してアクセス要求
を行ってページフォルトによるプログラム割込みが発生
することを確認する機能をもつものである。この場合次
のような問題が生じる。
プログラムは，主メモリのページを管理するページテー
ブルを操作して無効ページの作成や無効ページの検索を
行い，得られた無効ページの領域に対してアクセス要求
を行ってページフォルトによるプログラム割込みが発生
することを確認する機能をもつものである。この場合次
のような問題が生じる。
テスト対象ページが無効ページとされた特定のページ
に限られること。
に限られること。
テストプログラムがページテーブルを操作し，またペ
ージフォルトに基づくプログラム割込みを受け取るよう
にするため，計算機に設定されているプログラム割込み
処理先を示すベクタアドレスを自己の出口処理ルーチン
のアドレスに切り換える処理を行う必要から，テストプ
ログラム動作中は他のプログラムを同時に実行させるこ
とができないこと，従って，ページフォルトの発生と他
の割込み要因とを競合させるなどの，種々の環境下での
テストができないこと。
ージフォルトに基づくプログラム割込みを受け取るよう
にするため，計算機に設定されているプログラム割込み
処理先を示すベクタアドレスを自己の出口処理ルーチン
のアドレスに切り換える処理を行う必要から，テストプ
ログラム動作中は他のプログラムを同時に実行させるこ
とができないこと，従って，ページフォルトの発生と他
の割込み要因とを競合させるなどの，種々の環境下での
テストができないこと。
本発明は，通常の診断システムの運用の中で不特定のペ
ージへのアクセスを行ってページフォルト発生機能をテ
ストする手段を提供することを目的としている。
ージへのアクセスを行ってページフォルト発生機能をテ
ストする手段を提供することを目的としている。
本発明の診断システムは，診断動作中にあるプログラム
がローディング（ＩＰＬ）されるとき介入して，そのプ
ログラムに割当てられた論理空間のページに対応するペ
ージテーブルのエントリの無効ビットを実ページが割当
て済みであるか否かにかかわらず全て無効表示にセット
する。そしてそのプログラムが実行中にアクセス要求を
行ったとき，ページテーブル中のアクセス先のページの
無効ビットが最初は全て無効表示であることから，ペー
ジフォルト発生機能が正常であれば必ずページフォルト
が発生するようにして，ページフォルト発生機能をテス
トするものである。
がローディング（ＩＰＬ）されるとき介入して，そのプ
ログラムに割当てられた論理空間のページに対応するペ
ージテーブルのエントリの無効ビットを実ページが割当
て済みであるか否かにかかわらず全て無効表示にセット
する。そしてそのプログラムが実行中にアクセス要求を
行ったとき，ページテーブル中のアクセス先のページの
無効ビットが最初は全て無効表示であることから，ペー
ジフォルト発生機能が正常であれば必ずページフォルト
が発生するようにして，ページフォルト発生機能をテス
トするものである。
第１図は，本発明の原理説明図である。
第１図において， ２は，ページ分割された論理空間である。
４は，ページ分割された実空間である。
５は，論理空間のページに対応するエントリをもつペー
ジテーブルである。
ジテーブルである。
６は，無効ビットであり，エントリの有効／無効をＯＮ
（‘１’）／ＯＦＦ（‘０’）で表示する。
（‘１’）／ＯＦＦ（‘０’）で表示する。
７は，ページ番号領域であり，システム立上げ時に初期
値（たとえばＸ‘ＦＦ〜Ｆ’）を設定され，論理空間の
ページに実空間のページが割当られたとき，その実ペー
ジ番号が登録される。
値（たとえばＸ‘ＦＦ〜Ｆ’）を設定され，論理空間の
ページに実空間のページが割当られたとき，その実ペー
ジ番号が登録される。
８は，ページフォルト発生のテスト機能をもつ診断シス
テムである。
テムである。
９ないし１３は診断動作時の以下の処理ステップを示
す。
す。
９は，処理要求された任意のプログラムのロード処理で
あり，このときプログラムの実行に必要な領域の獲得が
行われる。ページテーブル５には，獲得された論理空間
２の領域のページのエントリが設定され，さらに実空間
４の領域のページが割当てられると，ページテーブル５
の該当するエントリの無効ビット６にＯＦＦ（‘０’）
表示がセットされ，また実ページ番号領域７には，割当
てられた実空間４のページの実ページ番号が書き込まれ
る。ページテーブル５の実ページ番号領域７には，予め
初期値（たとえばＸ‘ＦＦ〜Ｆ’）が書き込まれてお
り，実ページ番号が書き込まれていない実ページ番号領
域７には，この初期値がそのまま残されている。
あり，このときプログラムの実行に必要な領域の獲得が
行われる。ページテーブル５には，獲得された論理空間
２の領域のページのエントリが設定され，さらに実空間
４の領域のページが割当てられると，ページテーブル５
の該当するエントリの無効ビット６にＯＦＦ（‘０’）
表示がセットされ，また実ページ番号領域７には，割当
てられた実空間４のページの実ページ番号が書き込まれ
る。ページテーブル５の実ページ番号領域７には，予め
初期値（たとえばＸ‘ＦＦ〜Ｆ’）が書き込まれてお
り，実ページ番号が書き込まれていない実ページ番号領
域７には，この初期値がそのまま残されている。
１０は，診断システム８による前処理であり，ページフ
ォルト発生テストを可能にするためにページテーブル５
を書き替える。すなわちプログラムのロード処理９でペ
ージテーブル５に新たに設定されたエントリの無効ビッ
ト６のＯＦＦ表示（‘０’）を一旦全てＯＮ表示
（‘１’）に変更して，無効を表示させる。
ォルト発生テストを可能にするためにページテーブル５
を書き替える。すなわちプログラムのロード処理９でペ
ージテーブル５に新たに設定されたエントリの無効ビッ
ト６のＯＦＦ表示（‘０’）を一旦全てＯＮ表示
（‘１’）に変更して，無効を表示させる。
１１は，ロード処理されたプログラムの実行処理であ
り，プログラムやデータに対するアクセス要求が発行さ
れる。
り，プログラムやデータに対するアクセス要求が発行さ
れる。
１２は，ページフォルト発生機能がテストされるアクセ
ス処理であり，プログラムの実行処理１１で発行された
アクセス要求のアドレスに基づいてページテーブル５を
参照し，無効ビット６がＯＮであることにより，ページ
フォルトのプログラム割込みを発生する。
ス処理であり，プログラムの実行処理１１で発行された
アクセス要求のアドレスに基づいてページテーブル５を
参照し，無効ビット６がＯＮであることにより，ページ
フォルトのプログラム割込みを発生する。
１３は，診断システム８によるプログラム割込み処理で
あり，診断動作中のプログラム割込みを受付け，割込み
要因を解析する。その結果，割込み要因がページフォル
トであることを検出すると，次にページテーブル５の参
照されたエントリを読み出し，実ページ番号領域に初期
値（Ｘ‘ＦＦ〜Ｆ’）が設定されているか，あるいは何
らかの実ページ番号が設定されているかを調べる。前者
の場合には，無効ビット６が本来ＯＮである実ページの
割当て要求と判定して，無効ビット６をＯＮ表示のまま
とする。そして後者の場合にはページフォルト発生テス
トのため前処理で無効ビット６がＯＦＦからＯＮに変更
されているものと判定して，無効ビット６をＯＦＦに戻
す。さらにこれらの処理から診断情報を収集して割込み
処理を終了する。
あり，診断動作中のプログラム割込みを受付け，割込み
要因を解析する。その結果，割込み要因がページフォル
トであることを検出すると，次にページテーブル５の参
照されたエントリを読み出し，実ページ番号領域に初期
値（Ｘ‘ＦＦ〜Ｆ’）が設定されているか，あるいは何
らかの実ページ番号が設定されているかを調べる。前者
の場合には，無効ビット６が本来ＯＮである実ページの
割当て要求と判定して，無効ビット６をＯＮ表示のまま
とする。そして後者の場合にはページフォルト発生テス
トのため前処理で無効ビット６がＯＦＦからＯＮに変更
されているものと判定して，無効ビット６をＯＦＦに戻
す。さらにこれらの処理から診断情報を収集して割込み
処理を終了する。
割込み処理が終了すると，制御はアクセス処理１２へ戻
され，ここでページテーブル５の無効ビット６のＯＮ／
ＯＦＦ表示に対応する通常の処理，すなわち実ページの
割当て処理，あるいは実ページ番号に基づく主メモリの
アクセス処理が行われる。
され，ここでページテーブル５の無効ビット６のＯＮ／
ＯＦＦ表示に対応する通常の処理，すなわち実ページの
割当て処理，あるいは実ページ番号に基づく主メモリの
アクセス処理が行われる。
本発明によれば，診断動作時においては，プログラムの
ロード時に獲得された論理ページに対して実ページが割
当てられていても，ページテーブルの無効ビットを強制
的にＯＮに設定することによって，そのページへの最初
のアクセス要求では必ずページフォルトが発生されるよ
うになる。そのためテスト用にページフォルトを発生さ
せるページは，従来方式とは異なりプログラムの処理に
基づいてきまるところの不特定のページとすることがで
きる。
ロード時に獲得された論理ページに対して実ページが割
当てられていても，ページテーブルの無効ビットを強制
的にＯＮに設定することによって，そのページへの最初
のアクセス要求では必ずページフォルトが発生されるよ
うになる。そのためテスト用にページフォルトを発生さ
せるページは，従来方式とは異なりプログラムの処理に
基づいてきまるところの不特定のページとすることがで
きる。
また診断プログラムはページフォルト発生機能のテスト
に専用のプログラムを用いることなく，全てのプログラ
ム割込みを受付けるプログラム割込み処理部をもつの
で，従来方式のように他のプログラムの実行を禁止する
必要がなく，多様な環境でのページフォルト発生機能を
テストすることを可能にする。
に専用のプログラムを用いることなく，全てのプログラ
ム割込みを受付けるプログラム割込み処理部をもつの
で，従来方式のように他のプログラムの実行を禁止する
必要がなく，多様な環境でのページフォルト発生機能を
テストすることを可能にする。
第２図に，本発明実施例による診断システムのページフ
ォルト発生テストの動作手順を説明する。
ォルト発生テストの動作手順を説明する。
(a)プログラムのロード処理での領域獲得が行われ，
論理空間２と実空間４にそれぞれプログラムが使用する
領域のページが割当てられる。そしてに示すようにペ
ージテーブル５の該当するエントリの実ページ番号領域
７と無効ビット６には，獲得された論理空間２のページ
に対応する実空間４のページの実ページ番号と，無効
（ＯＮ）を表示する無効ビット値‘１’とが設定され
る。
論理空間２と実空間４にそれぞれプログラムが使用する
領域のページが割当てられる。そしてに示すようにペ
ージテーブル５の該当するエントリの実ページ番号領域
７と無効ビット６には，獲得された論理空間２のページ
に対応する実空間４のページの実ページ番号と，無効
（ＯＮ）を表示する無効ビット値‘１’とが設定され
る。
(b)このページテーブル５の設定状態のもとで，プログ
ラムの実行が行われる。命令が実行されたとき，領域へ
のアクセスが行われ，で示すあるページに対して最初
のアクセスが行われたとき，ページテーブル５の参照に
より無効ビット‘１’が検出される。その結果で示す
ページフォルトが発生し，プログラム実行は中断され
る。
ラムの実行が行われる。命令が実行されたとき，領域へ
のアクセスが行われ，で示すあるページに対して最初
のアクセスが行われたとき，ページテーブル５の参照に
より無効ビット‘１’が検出される。その結果で示す
ページフォルトが発生し，プログラム実行は中断され
る。
(c)診断システムのプログラム割込み処理部は，ページ
フォルトの割込みを受付けるとのページテーブル操作
を行い，アクセス要求アドレスを含むページのエントリ
における無効ビットを‘０’に書き替え，有効表示にし
て割込み処理を終了する。
フォルトの割込みを受付けるとのページテーブル操作
を行い，アクセス要求アドレスを含むページのエントリ
における無効ビットを‘０’に書き替え，有効表示にし
て割込み処理を終了する。
(d)タスクディスパッチャは，割込み処理が終了する
と，中断していたプログラムに実行制御を復帰させ，命
令実行を再開させる。この後行われるアクセスのリトラ
イにおいてページテーブル５′の同じエントリが参照さ
れるが，今度は無効ビットが‘０’となっているので，
設定されている実ページ番号を読み出し，メモリアクセ
スが実行される。
と，中断していたプログラムに実行制御を復帰させ，命
令実行を再開させる。この後行われるアクセスのリトラ
イにおいてページテーブル５′の同じエントリが参照さ
れるが，今度は無効ビットが‘０’となっているので，
設定されている実ページ番号を読み出し，メモリアクセ
スが実行される。
本発明により，診断システムの運用のもとで専用のテス
トプログラムを用いずにページフォルト発生機能のテス
トを行うことが可能にされ，また他のプログラムを並行
して実行させ，その実行によりアクセスされる不特定の
ページについてページフォルトの発生をテストする，実
際の処理状況に近い状態でのテストが可能となり，診断
の信頼性を高めることができる。
トプログラムを用いずにページフォルト発生機能のテス
トを行うことが可能にされ，また他のプログラムを並行
して実行させ，その実行によりアクセスされる不特定の
ページについてページフォルトの発生をテストする，実
際の処理状況に近い状態でのテストが可能となり，診断
の信頼性を高めることができる。
第１図は，本考案の原理説明図，第２図は本発明実施例
によるページフォルト発生テストの動作手順説明図，第
３図はページング制御機能の説明図である。 第１図中， ２：論理空間 ４：実空間 ５：ページテーブル ６：無効ビット ７：実ページ番号領域 ８：診断システム ９：プログラムロード処理 １０：ページフォルト発生テストの前処理 １１：プログラム実行処理 １２：ページフォルト発生テストが行われるアクセス処
理 １３：プログラム割込み処理
によるページフォルト発生テストの動作手順説明図，第
３図はページング制御機能の説明図である。 第１図中， ２：論理空間 ４：実空間 ５：ページテーブル ６：無効ビット ７：実ページ番号領域 ８：診断システム ９：プログラムロード処理 １０：ページフォルト発生テストの前処理 １１：プログラム実行処理 １２：ページフォルト発生テストが行われるアクセス処
理 １３：プログラム割込み処理
Claims (1)
- 【請求項１】論理空間のページ対応に実空間の割当てら
れたページの実ページ番号と有効，無効を表示する無効
ビットとを設定するエントリをもつページテーブルを有
するページング制御方式のメモリ機構をそなえた計算機
において， ページテーブルの無効ビットを書き替える機能とプログ
ラム割込みを受付け処理する機能とを有する診断システ
ムを設け， 上記診断システムは運用中にプログラムのロード処理が
行われたとき，当該プログラムが獲得した領域のページ
に対応するページテーブルのエントリの有効表示をもつ
全ての無効ビットを全て無効表示に書き替える処理を行
い，次に当該プログラムが実行されメモリに対するアク
セス要求を行ったとき，上記ページテーブルの対応する
エントリの無効ビットが無効表示となっていることによ
りページフォルトとなってプログラム割込みが発生され
るようにし，当該プログラム割込みが発生されたとき，
ページテーブルのアクセス対象ページのエントリの無効
ビットを有効表示に書き替える割込み処理を行うことを
特徴とする計算機におけるページフォルトテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267228A JPH0658647B2 (ja) | 1990-10-04 | 1990-10-04 | 計算機におけるページフォルトテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267228A JPH0658647B2 (ja) | 1990-10-04 | 1990-10-04 | 計算機におけるページフォルトテスト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04143845A JPH04143845A (ja) | 1992-05-18 |
| JPH0658647B2 true JPH0658647B2 (ja) | 1994-08-03 |
Family
ID=17441923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267228A Expired - Fee Related JPH0658647B2 (ja) | 1990-10-04 | 1990-10-04 | 計算機におけるページフォルトテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658647B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2835896B2 (ja) * | 1992-10-02 | 1998-12-14 | 株式会社ピーエフユー | テストプログラムの実行制御方式 |
-
1990
- 1990-10-04 JP JP2267228A patent/JPH0658647B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04143845A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233599B1 (en) | Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers | |
| EP0238158B1 (en) | Copy-on-write segment sharing in a virtual memory, virtual machine data processing system | |
| US6351794B1 (en) | Computer resource management system | |
| US6996828B1 (en) | Multi-OS configuration method | |
| US5317705A (en) | Apparatus and method for TLB purge reduction in a multi-level machine system | |
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| EP0342362B1 (en) | Virtual machine architecture independent program loader | |
| US20090024820A1 (en) | Memory Allocation For Crash Dump | |
| JPS6010354A (ja) | プログラム追跡方法 | |
| US20090216929A1 (en) | System, method and computer program product for providing a programmable quiesce filtering register | |
| US8244955B2 (en) | Storage system and its controlling method | |
| EP0169018A2 (en) | Computer memory system | |
| US5175830A (en) | Method for executing overlays in an expanded memory data processing system | |
| US6499094B1 (en) | Management of memory heap space for data files accessible to programs operating in different addressing modes | |
| US7293207B2 (en) | Method for testing memory in a computer system utilizing a CPU with either 32-bit or 36-bit memory addressing | |
| US20020073259A1 (en) | Exclusive access control to a processing resource | |
| US20080072009A1 (en) | Apparatus and method for handling interrupt disabled section and page pinning apparatus and method | |
| JPH0658647B2 (ja) | 計算機におけるページフォルトテスト方式 | |
| JPH06332803A (ja) | 仮想計算機システムにおけるｔｌｂ制御方法 | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JP2535584B2 (ja) | 実記憶固定処理計算機 | |
| JPH0567973B2 (ja) | ||
| JP2718676B2 (ja) | 仮想記憶ダンプ処理方法 | |
| Wong et al. | RTE-IV: The Megaword-Array Operating System | |
| JPH0887443A (ja) | セルプール領域管理処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |