JPH065746B2 - 半導体装置の耐放射線性向上方法 - Google Patents
半導体装置の耐放射線性向上方法Info
- Publication number
- JPH065746B2 JPH065746B2 JP60060692A JP6069285A JPH065746B2 JP H065746 B2 JPH065746 B2 JP H065746B2 JP 60060692 A JP60060692 A JP 60060692A JP 6069285 A JP6069285 A JP 6069285A JP H065746 B2 JPH065746 B2 JP H065746B2
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- semiconductor device
- misfet
- substrate
- radiation resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の耐放射線性向上方法に関するもの
である。
である。
半導体製品の利用分野が広がっているが、近年は、原子
力発電の制御やあるいは、宇宙開発用機器といった、放
射線の影響をまともに受ける過酷な環境においても、Ｉ
Ｃを使用したいというニーズが高まっている。
力発電の制御やあるいは、宇宙開発用機器といった、放
射線の影響をまともに受ける過酷な環境においても、Ｉ
Ｃを使用したいというニーズが高まっている。
この場合問題となるのは、放射線による半導体素子の特
性変動あるいは劣化をいかにふせぐかということであ
る。
性変動あるいは劣化をいかにふせぐかということであ
る。
このような悪環境下における放射線の影響は、過去よく
論じられてきた半導体メモリーにおけるソフトエラー
（これについては日経マグロウヒル社発行日経エレクト
ロニクス誌１９７９、８月６日号ｐ５８〜ｐ７１にくわ
しく報じられている）とは異なり、半導体装置に生じる
特性変動は永続性があり、その挙動もさだかではないた
め、半導体製品の信頼性は著るしく低いものになってし
まう。
論じられてきた半導体メモリーにおけるソフトエラー
（これについては日経マグロウヒル社発行日経エレクト
ロニクス誌１９７９、８月６日号ｐ５８〜ｐ７１にくわ
しく報じられている）とは異なり、半導体装置に生じる
特性変動は永続性があり、その挙動もさだかではないた
め、半導体製品の信頼性は著るしく低いものになってし
まう。
本願発明者は、この課題の解決策を考えるためＭＩＳＦ
ＥＴ（絶縁ゲート型電界効果トランジスタ）に放射線を
照射した場合のＭＩＳＦＥＴのもっとも重要なパラメー
タであるしきい値電圧の変動状態を観察し、この結果に
ヒントを得て本願発明をなすに至った。
ＥＴ（絶縁ゲート型電界効果トランジスタ）に放射線を
照射した場合のＭＩＳＦＥＴのもっとも重要なパラメー
タであるしきい値電圧の変動状態を観察し、この結果に
ヒントを得て本願発明をなすに至った。
本発明の目的は、半導体装置の放射線性の向上方法を提
供することにある。
供することにある。
本発明の代表的なものの概要を述べれば以下の通りであ
る。
る。
すなわち放射線によるＭＩＳＦＥＴのしきい値電圧の変
動値を検出し、この値から補正量を算出し、この補正量
にもとづきＭＩＳＦＥＴのバックゲートバイアスを制御
せしめ、ＭＩＳＦＥＴのしきい電圧を所定の値に補正す
ることにより前記目的を達成するものである。
動値を検出し、この値から補正量を算出し、この補正量
にもとづきＭＩＳＦＥＴのバックゲートバイアスを制御
せしめ、ＭＩＳＦＥＴのしきい電圧を所定の値に補正す
ることにより前記目的を達成するものである。
第２図，第３図は放射線を照射した場合のしきい値電圧
（Vth）の変動を示すグラフであり、横軸にシリコンの
放射線吸収線量を、たて軸にｎＭＩＳ，ｐＭＩＳＦＥＴ
のVTHシフト量をとってある。また第２図はシリコンゲ
ートＭＩＳＦＥＴの場合を示し、第３図はアルミゲート
ＭＩＳＦＥＴの場合を示す。
（Vth）の変動を示すグラフであり、横軸にシリコンの
放射線吸収線量を、たて軸にｎＭＩＳ，ｐＭＩＳＦＥＴ
のVTHシフト量をとってある。また第２図はシリコンゲ
ートＭＩＳＦＥＴの場合を示し、第３図はアルミゲート
ＭＩＳＦＥＴの場合を示す。
同図から、ｎＭＩＳＦＥＴのしきい値Ｖｔｈｎは、放射
線を受けると、その変動は正電位方向に生じ、ｐＭＩＳ
ＦＥＴのしきい値Ｖthpは負側に生じることがわかる。
線を受けると、その変動は正電位方向に生じ、ｐＭＩＳ
ＦＥＴのしきい値Ｖthpは負側に生じることがわかる。
このような放射線吸収線量に対するＶthp,Vthnの変動量
を検出しＭＩＳＦＥＴのバックゲート（基板）バイアス
をこれに応じて制御することによってその変動分を補正
することが可能となる。
を検出しＭＩＳＦＥＴのバックゲート（基板）バイアス
をこれに応じて制御することによってその変動分を補正
することが可能となる。
第１図は、その具体例の一例を示すものである。ｐ−型
基板３上に、ｎ−型エピタキシャル層４が形成され、そ
の中にＣＭＩＳＦＥＴが形成されている。図中、ＡはＶ
thシフト量を検出するためのダミーＣＭＩＳＦＥＴであ
り、Ｂが正規のＣＭＩＳＦＥＴである。
基板３上に、ｎ−型エピタキシャル層４が形成され、そ
の中にＣＭＩＳＦＥＴが形成されている。図中、ＡはＶ
thシフト量を検出するためのダミーＣＭＩＳＦＥＴであ
り、Ｂが正規のＣＭＩＳＦＥＴである。
例えば、γ線が半導体装置に照射されＣＭＩＳＦＥＴの
Ｖth変動が生じたとすると、この変動値を検出回路１に
より測定し、入力電圧ＶIN等をコントロールすることに
より、さらにｐＭＩＳＦＥＴにおけるしきい値Ｖthpの
変動量，ＮＭＩＳＦＥＴにおけるしきい値ＶthN変動量
をＣＰＵ２にで解析し、さらにあらかじめ測定された特
性曲線，補正曲線に基づき補正量を決定し、ＣＭＩＳＦ
ＥＴのバックゲートバイアスを制御するようになす。
Ｖth変動が生じたとすると、この変動値を検出回路１に
より測定し、入力電圧ＶIN等をコントロールすることに
より、さらにｐＭＩＳＦＥＴにおけるしきい値Ｖthpの
変動量，ＮＭＩＳＦＥＴにおけるしきい値ＶthN変動量
をＣＰＵ２にで解析し、さらにあらかじめ測定された特
性曲線，補正曲線に基づき補正量を決定し、ＣＭＩＳＦ
ＥＴのバックゲートバイアスを制御するようになす。
なお検出回路１，ＣＰＵ２等は、同一半導体基体内に形
成されても、また他の半導体基体内に形成されていても
よい。望ましくは、検出回路１，ＣＰＵ２等は放射線の
影響を避けるために、別体に構成され、安全な場所に設
置されるのがよい。
成されても、また他の半導体基体内に形成されていても
よい。望ましくは、検出回路１，ＣＰＵ２等は放射線の
影響を避けるために、別体に構成され、安全な場所に設
置されるのがよい。
ＣＭＩＳＦＥＴのしきい値Ｖthcは、 で表わされる。
ここで、ＶthpはＰチャンネルＭＩＳＦＥＴのしきい
値、ＶthnはＮチャンネルＭＩＳＦＥＴのしきい値 又、ＰチャンネルＭＩＳＦＥＴのしきい値ＶthpはＶthp
＝ＶthpO＋△Ｖthp……………(3) ＮチャンネルＭＩＳＦＥＴのしきい値Ｖthnは、 Ｖthn＝Ｖthno＋△Ｖthn……(4) で表わされる。ここでＶthpo，thnoは基板効果がないと
きのしきい値であり、△Ｖthp，△Ｖthnは基板効果が生
じたときの変動分である。
値、ＶthnはＮチャンネルＭＩＳＦＥＴのしきい値 又、ＰチャンネルＭＩＳＦＥＴのしきい値ＶthpはＶthp
＝ＶthpO＋△Ｖthp……………(3) ＮチャンネルＭＩＳＦＥＴのしきい値Ｖthnは、 Ｖthn＝Ｖthno＋△Ｖthn……(4) で表わされる。ここでＶthpo，thnoは基板効果がないと
きのしきい値であり、△Ｖthp，△Ｖthnは基板効果が生
じたときの変動分である。
基板効果とは、ソース電位と基板電位に差が生じた場
合、その差の量によりしきい値電圧が変動する効果をい
い、その変動分△Ｖthp,nは、 と表わされる。
合、その差の量によりしきい値電圧が変動する効果をい
い、その変動分△Ｖthp,nは、 と表わされる。
（εo,εsiはそれぞれ真空の比誘電率、ｑは電子電荷、
Ｎは基板の不純物濃度、Coxは単位面積あたりのゲート
容量である） であり、 である。
Ｎは基板の不純物濃度、Coxは単位面積あたりのゲート
容量である） であり、 である。
また、ＶＢは、ソースを基点にした基板電圧である。
以上述べたようにＶＢを変化させ、(5)式で示される基
板効果によるＶthの変動量をコントロールし、これによ
ってＮＭＩＳ，ＰＭＩＳＦＥＴのＶthをコントロールし
（(4)，(5)式）、これによりＣＭＩＳＦＥＴのしきい値
(1)式を制御できるのである。
板効果によるＶthの変動量をコントロールし、これによ
ってＮＭＩＳ，ＰＭＩＳＦＥＴのＶthをコントロールし
（(4)，(5)式）、これによりＣＭＩＳＦＥＴのしきい値
(1)式を制御できるのである。
このように、基板効果を積極的に利用し、放射線による
Ｖthの変動量を補正することができる。
Ｖthの変動量を補正することができる。
基板バイアスの制御方法としては、第４図に示す例や第
５図に示す例が考えられる。
５図に示す例が考えられる。
第６図は、本発明の他の実施例を示すもので、全体シス
テムの一例である。すなわち、ダミー素子１０に生じた
Ｖthの変動を検出回路１１で検出し、この出力信号はＲ
ＯＭ１２に入力される。ＲＯＭ１２は入力信号にもとづ
き、記憶データを送出し、このデータによって基板電位
発生回路を制御するようになされている。
テムの一例である。すなわち、ダミー素子１０に生じた
Ｖthの変動を検出回路１１で検出し、この出力信号はＲ
ＯＭ１２に入力される。ＲＯＭ１２は入力信号にもとづ
き、記憶データを送出し、このデータによって基板電位
発生回路を制御するようになされている。
第７図は、さらに他の実施例を示すもので、制御回路１
７等を放射線が照射される危険箇所から離して設置し、
その間は電波によって連動するようになし、例えば作業
者がリモートコントロールによって半導体装置の特性補
正を行うものである。あるいは、定期点検時に作業者が
制御回路１７等によって、半導体装置の特性補正を行う
ようにしてもよい。
７等を放射線が照射される危険箇所から離して設置し、
その間は電波によって連動するようになし、例えば作業
者がリモートコントロールによって半導体装置の特性補
正を行うものである。あるいは、定期点検時に作業者が
制御回路１７等によって、半導体装置の特性補正を行う
ようにしてもよい。
(1) 放射線によるＶthのシフトが実際に起ってしまっ
た時にも、その変動を補正することができ、放射線下に
おける半導体装置の信頼性が向上する。
た時にも、その変動を補正することができ、放射線下に
おける半導体装置の信頼性が向上する。
(2) Ｖth補正の手段として、基板効果というＭＩＳＦ
ＥＴの特性を積極的に利用しているため、複雑な構成は
必要とせず、実現が容易である。
ＥＴの特性を積極的に利用しているため、複雑な構成は
必要とせず、実現が容易である。
本発明は、放射線下で利用される半導体装置全搬に適用
可能である。
可能である。
第１図は、本発明の実施例を示す全体構成図であり、 第２図は、シリコンゲートＭＩＳＦＥＴのＶth変動状態
を示すグラフであり、 第３図は、アルミゲートＭＩＳＦＥＴのＶth変動状態を
示すグラフであり、 第４図は、基板バイアス方法の一例を示す回路図であ
り、 第５図は、基板バイアス方法のその他の例を示す回路図
であり、 第６図は、本発明の他の実施例を示す全体構成図であ
り、 第７図は、本発明のさらに他の実施例を示す構成図であ
る。 １…検出回路、２…コントローラ、３…基板、４…Ｎ−
型エピタキシャル層、８…ＰWell、９…シリコンゲー
ト、１０…アルミニウム電極。
を示すグラフであり、 第３図は、アルミゲートＭＩＳＦＥＴのＶth変動状態を
示すグラフであり、 第４図は、基板バイアス方法の一例を示す回路図であ
り、 第５図は、基板バイアス方法のその他の例を示す回路図
であり、 第６図は、本発明の他の実施例を示す全体構成図であ
り、 第７図は、本発明のさらに他の実施例を示す構成図であ
る。 １…検出回路、２…コントローラ、３…基板、４…Ｎ−
型エピタキシャル層、８…ＰWell、９…シリコンゲー
ト、１０…アルミニウム電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092
Claims (1)
- 【請求項１】放射線によるＭＩＳＦＥＴのしきい値の変
化量を検出し、検出された変化量から補正値を算出し、
この補正値にもとづき前記ＭＩＳＦＥＴのバックゲート
バイアスを制御することにより前記ＭＩＳＦＥＴのしき
い値変動を補正することを特徴とする半導体装置の耐放
射線性向上方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060692A JPH065746B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の耐放射線性向上方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060692A JPH065746B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の耐放射線性向上方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220469A JPS61220469A (ja) | 1986-09-30 |
| JPH065746B2 true JPH065746B2 (ja) | 1994-01-19 |
Family
ID=13149602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060692A Expired - Lifetime JPH065746B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の耐放射線性向上方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065746B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845493B2 (ja) * | 1988-06-24 | 1999-01-13 | 株式会社東芝 | 半導体装置 |
-
1985
- 1985-03-27 JP JP60060692A patent/JPH065746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220469A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741925B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
| US10762321B2 (en) | Fingerprint recognition unit circuit, control method therefor, and fingerprint recognition apparatus | |
| US6087892A (en) | Target Ion/Ioff threshold tuning circuit and method | |
| US6046470A (en) | Trench-gated MOSFET with integral temperature detection diode | |
| US6048746A (en) | Method for making die-compensated threshold tuning circuit | |
| US6091283A (en) | Sub-threshold leakage tuning circuit | |
| GB1517203A (en) | Substrate incorporating stabilization and control apparatus | |
| US8421435B2 (en) | Power supply voltage controlling circuit for use in subthreshold digital CMOS circuit including minute current generator and controlled output voltage generator circuit | |
| JP2008537098A (ja) | Ｃｍｏｓデバイスの過度の漏れ電流の検出 | |
| EP0237280A2 (en) | Magnetic sensor | |
| US6972619B2 (en) | Amplifier with a gain proportional to power source voltage | |
| US6814485B2 (en) | On-die thermal monitoring technique | |
| JPH065746B2 (ja) | 半導体装置の耐放射線性向上方法 | |
| US11353901B2 (en) | Voltage threshold gap circuits with temperature trim | |
| US6713804B2 (en) | TFT with a negative substrate bias that decreases in time | |
| CN112198920A (zh) | 补偿初级fd-soi装置的方法以及自优化电路 | |
| US10496224B2 (en) | Touch sensing circuit, touch panel and display device | |
| US9667251B1 (en) | Charge steering latch for low soft error rate | |
| WO2002005348A1 (en) | Cmos devices hardened against total dose radiation effects | |
| JP6757166B2 (ja) | 補償回路及び補償回路の製造方法 | |
| KR102409226B1 (ko) | 기준 전압 공급기 | |
| JPH04247653A (ja) | 半導体集積回路装置の遅延補正装置 | |
| CN211956174U (zh) | 一种自适应抗辐射探测控制器芯片及控制系统 | |
| Zhang et al. | Monolithic pixel sensor with 25 µm× 35 µm pixel size and high time resolution implemented in 180 nm technology | |
| US20200333820A1 (en) | Constant current circuit and semiconductor device |