JPH065675A - Semiconductor test system - Google Patents
Semiconductor test systemInfo
- Publication number
- JPH065675A JPH065675A JP4163217A JP16321792A JPH065675A JP H065675 A JPH065675 A JP H065675A JP 4163217 A JP4163217 A JP 4163217A JP 16321792 A JP16321792 A JP 16321792A JP H065675 A JPH065675 A JP H065675A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- prober
- check
- wafers
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体検査システムに関
し、特に多品種のウェーハが同一ウェーハキャリア内に
ある場合の半導体検査システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor inspection system, and more particularly to a semiconductor inspection system in the case where various kinds of wafers are contained in the same wafer carrier.
【0002】[0002]
【従来の技術】従来の半導体検査システムは、拡散工程
後にウェーハ上のペレットを抜き取りチェックするウェ
ーハ特性チェック用プローバーと、完成したペレットの
全数にペレット試験(以下P/Wチェックという)を行
うP/Wチェック用プローバーがそれぞれLAN(ロー
カルエリアネットワーク)によりホストコンピュータに
接続されている。同一ウェーハキャリアに多品種のウェ
ーハが混在する場合、特性チェックプローバーは1枚毎
にウェーハ上にマーキングされたIDを認識し、ホスト
コンピュータと通信し、ウェーハIDよりその品種に必
要な測定条件をホストコンピューターより受信し、ウェ
ーハ特性チェックを実施する。2. Description of the Related Art A conventional semiconductor inspection system is a prober for checking wafer characteristics for extracting and checking pellets on a wafer after a diffusion process, and a P / P for performing a pellet test (hereinafter referred to as P / W check) on all the completed pellets. Each W check prober is connected to a host computer by a LAN (local area network). When multiple types of wafers are mixed in the same wafer carrier, the characteristic check prober recognizes the ID marked on each wafer and communicates with the host computer to host the measurement conditions necessary for that type from the wafer ID. Received from the computer and check wafer characteristics.
【0003】一方、P/Wチェック用プローバーもウェ
ーハ特性チェック用プローバーと同様にウェーハ1枚毎
にウェーハIDを認識し、ホストコンピューターと通信
し、ウェーハIDよりその品種に必要な測定条件を受信
し、P/Wチェックを実施する。品種が異なる時は、そ
の都度、測定条件を受信し、測定条件の変更を行う。On the other hand, the P / W check prober, like the wafer characteristic check prober, recognizes the wafer ID for each wafer, communicates with the host computer, and receives the measurement conditions necessary for the product type from the wafer ID. , P / W check. When the product type is different, the measurement condition is received and the measurement condition is changed each time.
【0004】[0004]
【発明が解決しようとする課題】従来の半導体検査シス
テムでは、ウェーハ特性チェック用プローバーとP/W
チェック用プローバーにそれぞれウェーハID認識装置
が必要であり、高価なプローバーが多数必要であり、シ
ステムが高価なものとなる。又、P/Wチェック用プロ
ーバーではウェーハ毎にウェーハID認識を行う為、1
枚のウェーハの処理に時間がかかり、又、多品種がラン
ダムにキャリアに存在する場合は測定条件の変更も多数
回必要であり、ウェーハの処理時間増加となる。In the conventional semiconductor inspection system, a wafer characteristic check prober and P / W are used.
A wafer ID recognition device is required for each check prober, a large number of expensive probers are required, and the system becomes expensive. Also, since the P / W check prober recognizes the wafer ID for each wafer, 1
It takes a long time to process one wafer, and when many kinds of products are randomly present in the carrier, it is necessary to change the measurement conditions many times, which increases the wafer processing time.
【0005】この様に従来の半導体検査システムでは、
システムが高価となりウェーハ1枚の処理時間がかかる
という問題があった。Thus, in the conventional semiconductor inspection system,
There is a problem that the system becomes expensive and it takes time to process one wafer.
【0006】[0006]
【課題を解決するための手段】本発明の半導体検査シス
テムは、ウェーハ特性チェック用プローバーで認識した
ウェーハキャリアのスロット毎のウェーハIDの情報を
ホストコンピュータに送信する手段とP/Wチェック用
プローバーに設けたウェーハ特性チェック用プローバー
で認識したウェーハID情報を受信する手段とを有し、
P/Wチェック用プローバーは受信したウェーハIDの
情報により多品種がランダムに存在するウェーハキャリ
アより同一品種を選択してP/Wチェックを実施する手
段を備えている。A semiconductor inspection system according to the present invention includes a means for transmitting a wafer ID information for each slot of a wafer carrier recognized by a wafer characteristic check prober to a host computer and a P / W check prober. And a means for receiving the wafer ID information recognized by the provided wafer characteristic checking prober,
The P / W check prober is provided with means for performing the P / W check by selecting the same product type from a wafer carrier in which multiple product types randomly exist according to the received wafer ID information.
【0007】[0007]
【実施例】次に本発明について図面を参照し説明する。
図1は本発明の一実施例の半導体検査システムのブロッ
ク図である。図2の様にウェーハキャリア6に多品種の
ウェーハ(品種7,8,9)がランダムに存在する場
合、ウェーハ特性チェック用プローバー2のウェーハI
D認識装置5がウェーハIDを認識し、ウェーハキャリ
ア6のスロット番号順にウェーハIDの情報をLAN回
線4を使用しホストコンピュータ1に送信する。ウェー
ハ特性チェックが終了したウェーハは、終了前と同じ様
にウェーハキャリア6に格納される。The present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram of a semiconductor inspection system according to an embodiment of the present invention. As shown in FIG. 2, when many types of wafers (types 7, 8, and 9) are randomly present in the wafer carrier 6, the wafer I of the wafer characteristic check prober 2 is used.
The D recognition device 5 recognizes the wafer ID and transmits the wafer ID information to the host computer 1 using the LAN line 4 in the order of the slot numbers of the wafer carrier 6. The wafer for which the wafer characteristic check is completed is stored in the wafer carrier 6 in the same manner as before the completion.
【0008】次に、そのウェーハをP/Wチェック用プ
ローバー3でP/Wチェックを実施する時点で、ホスト
コンピュータ1よりウェーハキャリア6に混在するウェ
ーハのウェーハID情報をP/Wチェック用プローバー
3が受信し、同一品種毎にP/Wチェックを実施する。
例えば、品種7を全てP/Wチェックした後、同一品種
である7aを選択してP/Wチェックし、次に、同様に
品種8,品種9の順にP/Wチェックを実施する。Next, when the P / W check is performed on the wafer by the P / W check prober 3, the host computer 1 obtains the wafer ID information of the wafers mixed in the wafer carrier 6 from the P / W check prober 3. Received, and P / W check is performed for each same product type.
For example, after P / W check of all product types 7, the same product type 7a is selected and P / W check is performed, and then P / W check is similarly performed in order of product type 8 and product type 9.
【0009】[0009]
【発明の効果】以上説明した様に本発明は、ウェーハ特
性チェック用プローバーで認識したウェーハID情報を
ホストコンピュータを介してP/Wチェック用プローバ
ーで受信する事が出来る為、P/Wチェック用プローバ
ーにウェーハID認識装置は不要となり、又、このウェ
ーハID情報により多品種が混在するウェーハキャリア
から同一品種を選択しP/Wチェックを実施する事が可
能となるため、測定条件変更の回数が低減出来る。As described above, according to the present invention, since the wafer ID information recognized by the wafer characteristic check prober can be received by the P / W check prober via the host computer, the P / W check probe can be used. A wafer ID recognition device is not required for the prober, and it is possible to select the same product type from a wafer carrier in which multiple product types are mixed by this wafer ID information and perform P / W check. Can be reduced.
【0010】つまりP/Wチェック用プローバーでは、
ウェーハID認識時間、測定条件変更時間が低減出来、
ウェーハID認識装置が不要となることによりプローバ
ーのコストの低減が可能となる。That is, in the P / W check prober,
Wafer ID recognition time and measurement condition change time can be reduced,
By eliminating the wafer ID recognition device, the cost of the prober can be reduced.
【図1】本発明の一実施例の半導体検査システムのブロ
ック図である。FIG. 1 is a block diagram of a semiconductor inspection system according to an embodiment of the present invention.
【図2】多品種のウェーハが混在するウェーハキャリア
の構成図である。FIG. 2 is a configuration diagram of a wafer carrier in which a wide variety of wafers are mixed.
1 ホストコンピュータ 2 ウェーハ特性チェック用プローバー 3 ペレット試験用プローバー 4 LAN回線 5 ウェーハID認識装置 6 ウェーハキャリア 7,7a,8,9 品種 1 Host computer 2 Prober for wafer characteristic check 3 Prober for pellet test 4 LAN line 5 Wafer ID recognition device 6 Wafer carrier 7, 7a, 8, 9
Claims (1)
識する認識装置を備えたウェーハ特性チェック用プロー
バーとウェーハの並べ換え機能を有するペレット試験用
プローバーとをLANを介してホストコンピュータに接
続し、多品種が混在するウェーハキャリアのスロット毎
のウェーハIDのデータをホストコンピュータへ送信す
る手段と、そのデータを受信しデータに従ってウェーハ
キャリアの任意のスロットのウェーハをペレット試験す
る手段とを有することを特徴とする半導体検査システ
ム。1. A variety of products are provided by connecting a prober for wafer characteristic check equipped with a recognition device for recognizing an ID marked on a wafer and a prober for pellet test having a wafer rearrangement function to a host computer via a LAN. And a means for transmitting wafer ID data for each slot of the wafer carrier in which a plurality of slots are mixed to the host computer, and a means for receiving the data and performing a pellet test on a wafer in an arbitrary slot of the wafer carrier according to the data. Semiconductor inspection system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4163217A JPH065675A (en) | 1992-06-23 | 1992-06-23 | Semiconductor test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4163217A JPH065675A (en) | 1992-06-23 | 1992-06-23 | Semiconductor test system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH065675A true JPH065675A (en) | 1994-01-14 |
Family
ID=15769536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4163217A Pending JPH065675A (en) | 1992-06-23 | 1992-06-23 | Semiconductor test system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH065675A (en) |
-
1992
- 1992-06-23 JP JP4163217A patent/JPH065675A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675311B2 (en) | Wireless test system | |
US7555358B2 (en) | Process and method for continuous, non lot-based integrated circuit manufacturing | |
US7613591B2 (en) | Remote test facility with wireless interface to local facilities | |
TW353212B (en) | Control system and method for semiconductor integrated circuit test process | |
US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
JP2002323536A (en) | Multi-channel semiconductor test system | |
JPH065675A (en) | Semiconductor test system | |
US6990387B1 (en) | Test system for identification and sorting of integrated circuit devices | |
US6937049B2 (en) | Parallel testing of integrated circuits | |
US6460091B1 (en) | Address decoding circuit and method for identifying individual addresses and selecting a desired one of a plurality of peripheral macros | |
US20050097414A1 (en) | Apparatus and method for performing poll commands using JTAG scans | |
JP3177981B2 (en) | Wafer test equipment | |
JPH05157802A (en) | Semiconductor testing device | |
JP2792327B2 (en) | Semiconductor integrated circuit device | |
JP2808966B2 (en) | Prober | |
US7467343B2 (en) | Apparatus and method for performing a multi-value polling operation in a JTAG data stream | |
CN116962353A (en) | Chip MAC address distribution method and burning method | |
JPH0574883A (en) | Assembly control device for semiconductor device | |
JPH0429350A (en) | Testing method for semiconductor | |
JPS58201337A (en) | Wafer testing system | |
KR20070081539A (en) | Test method for semiconductor chip package | |
JP2001051912A (en) | Serial data transfer system and abnormality detecting method | |
US20050108228A1 (en) | Apparatus and method for performing a polling operation of a single bit in a JTAG data stream | |
JPS5988661A (en) | Parallel testing system | |
JPH06268043A (en) | Reticle arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |