JPH0654443B2 - Sequence processing method - Google Patents

Sequence processing method

Info

Publication number
JPH0654443B2
JPH0654443B2 JP59087839A JP8783984A JPH0654443B2 JP H0654443 B2 JPH0654443 B2 JP H0654443B2 JP 59087839 A JP59087839 A JP 59087839A JP 8783984 A JP8783984 A JP 8783984A JP H0654443 B2 JPH0654443 B2 JP H0654443B2
Authority
JP
Japan
Prior art keywords
sequence
processing
external device
time
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59087839A
Other languages
Japanese (ja)
Other versions
JPS60246405A (en
Inventor
美行 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59087839A priority Critical patent/JPH0654443B2/en
Publication of JPS60246405A publication Critical patent/JPS60246405A/en
Publication of JPH0654443B2 publication Critical patent/JPH0654443B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はシーケンスコントローラに有するマイクロコ
ンピュータと外部装置間の相互処理が円滑に行なえるシ
ーケンス処理方式に関するものである。
Description: TECHNICAL FIELD The present invention relates to a sequence processing method capable of smoothly performing mutual processing between a microcomputer included in a sequence controller and an external device.

〔従来技術〕[Prior art]

従来この種のシーケンス処理方式として、第1図に示す
構成のシーケンスコントローラを用いてノイマン形式の
電子計算機と同様にプログラムにより行なう方式があ
る。第1図において、1はシーケンスコントローラ、1
aは演算を実行するマイクロプロセツサ(以下CPUと
呼ぶ)、1bはシーケンス処理のステツプが記憶されて
いるプログラム記憶部、1cはデータ記憶部、1dはCP
U1aから外部装置2に処理要求する時のインターフエ
ース部を示す出力部、1eは外部装置2からCPU1a
が情報を受ける時のインターフエース部を示す入力
部、、3は周辺機器である。
As a conventional sequence processing method of this type, there is a method in which a sequence controller having the configuration shown in FIG. 1 is used by a program similar to a Neumann type computer. In FIG. 1, 1 is a sequence controller, 1
a is a microprocessor (hereinafter referred to as CPU) that executes computations, 1b is a program storage unit in which steps of sequence processing are stored, 1c is a data storage unit, 1d is a CP
An output unit showing an interface unit when the U1a requests the external device 2 for processing, and 1e is a CPU 1a from the external device 2
Is an input section indicating an interface section when receiving information, and 3 is a peripheral device.

上記構成からなるシーケンスコントローラのシーケンス
処理方式は従来次に示す方式がある。予めプログラムさ
れた内容がプログラム記憶部1bに記憶されており、こ
のシーケンスプログラムの手順に従つてそのステツプの
先頭から順番にCPU1aが外部装置2から入力部1eを
介して入力情報を読み取り、CPU1aがこれを条件と
して演算を実行し、出力部1dを介して外部装置2に対
し出力情報を書き込むという処理をサイクリツクに繰り
返す、すなわち1サイクルを1連のシーケンスプログラ
ムの先頭から終了までとするとそのサイクルを連続して
繰り返すという処理方式がある。しかしながらこの方式
では外部装置2の1装置から入力情報を読み取り、ある
いは出力情報を書き込む命令を上記1サイクル中に単に
1回実行するのみであり、例えば第1サイクル目で入力
情報を読み取つたのちに即その入力情報が変化した場
合、この変化を読み取る時期は1サイクル経過後の第2
サイクル目の入力情報の読み取り時点であり、CPU1
aが認知するまで最大1サイクルタイムの遅延時間が発
生する。
As a sequence processing method of the sequence controller having the above configuration, there are the following methods conventionally. The contents programmed in advance are stored in the program storage unit 1b, and the CPU 1a reads the input information from the external device 2 via the input unit 1e in order from the beginning of the step in accordance with the procedure of this sequence program. The process of executing the operation under this condition and writing the output information to the external device 2 through the output unit 1d is cyclically repeated, that is, if one cycle is from the beginning to the end of one sequence program, that cycle is There is a processing method of repeating continuously. However, in this method, an instruction to read input information from one device of the external device 2 or to write output information is executed only once in the above-mentioned one cycle. For example, after reading the input information in the first cycle, If the input information changes immediately, the time to read this change is the second time after one cycle.
It is the time to read the input information of the cycle, and the CPU 1
A maximum delay time of 1 cycle occurs until a is recognized.

この遅延時間を改善するためにシーケンスプログラムに
上記特定の入力情報を読み取る同一命令を複数設ける事
が行なわれる。しかし、この方式は1サイクルタイムの
長いシーケンスプログラムにおいては1サイクルタイム
の時間が大巾に延長され、改善の効果が薄れることがあ
る。
In order to improve the delay time, the sequence program is provided with a plurality of the same commands for reading the specific input information. However, in this method, in a sequence program having a long one cycle time, the time of one cycle time is greatly extended, and the improvement effect may be diminished.

従来のシーケンス処理方式は以上のように構成されてい
るので、シーケンスコントローラが外部装置に処理要求
してから次に処理完了を認知するまでの時間がシーケン
スプログラムの1サイクルタイムにより影響されて認知
時間が遅れ、迅速な処理が行えないなどの欠点があつ
た。
Since the conventional sequence processing method is configured as described above, the time from the sequence controller requesting processing to an external device until recognizing the next processing is influenced by the 1 cycle time of the sequence program, and the recognition time. However, there were drawbacks such as delay in processing and quick processing.

〔発明の概要〕[Outline of Invention]

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、シーケンスコントローラが外部装
置に処理要求した時点にそのシーケンス処理を一時停止
し、外部装置から処理の完了をプロセス割り込みにより
認知した時点でシーケンス処理を一時停止位置から継続
して実行するようにし、処理時間を迅速にすることが可
能なシーケンス処理方式を提供することを目的としてい
る。
The present invention has been made to eliminate the above-mentioned drawbacks of the conventional ones. When the sequence controller makes a processing request to an external device, the sequence process is temporarily stopped, and the completion of the process is interrupted from the external device by a process interrupt. An object of the present invention is to provide a sequence processing method capable of speeding up the processing time by allowing the sequence processing to be continuously executed from the pause position at the time of recognition.

〔発明の実施例〕Example of Invention

以下、この発明の一実施例を第2図に基づいて説明す
る。第2図は本発明の方式で使用されるシーケンスコン
トローラの装置構成を示し、図中、第1図と同一符号の
ものは同一構成要素を示す。1gは所定時限が設定され
ている監視タイマを示す。
An embodiment of the present invention will be described below with reference to FIG. FIG. 2 shows a device configuration of a sequence controller used in the system of the present invention, in which the same reference numerals as those in FIG. 1 denote the same components. Reference numeral 1g indicates a monitoring timer for which a predetermined time period is set.

次に上記構成からなる実施例の動作を第3図,第4図に
基づき説明する。第3図は本発明のシーケンス処理方式
の概要を示すフローチヤート図であり、第4図は同動作
説明図である。まず、シーケンスコントローラ1が初期
設定され、シーケンスがスタートする〔第3図10〕。
処理が開始され〔第3図11〕、その処理の実行過程
〔第3図12〕において、複雑な制御処理、他システム
との交信、外部記憶装置の内容参照等の目的で、外部装
置2に対し処理要求〔第3図13〕を行なう必要を生ず
る。この処理要求はCPU1aから出力部1dを介して
外部装置2に対し割り込み処理要求を行なうことにより
処理要求ができ、CPU1aとしては第4図に示す如
く、内部フラグをセツトし、監視タイマ1gをセツトし
て設定された所定時限からカウントさせる。こののちC
PU1aは実行途上にあるシーケンス処理を一時中断す
る〔第3図14〕と共に内部フラグのリセツトを持ち続
け、かつ上記監視タイマ1gのタイムアツプをチエツク
する。一方、外部装置2は上記処理要求〔第3図13〕
により必要な処理を開始〔第3図15〕し、この処理が
完了〔第3図16〕するとCPU1aに対し入力部1e
を介してプロセス割込みを発生する。この時、CPU1
aは内部フラグがリセツトされることにより外部装置2
の処理が完了した事を認知する。この認知によりCPU1
aは上記一時停止していたシーケンス処理をその停止位
置から再開し、続行〔第3図18〕する。この続行後、
シーケンスコントローラ1は必要な処理〔第3図19〕
を行ない、シーケンス処理の1サイクルを終了する。た
だし、上記処理において外部装置2への処理要求〔第3
図13〕後、外部装置2の完了〔第3図16〕より以前
に監視タイマ1gがタイムアツプしたことをCPU1a
が受け付けた場合は外部装置2に対し処理要求を放棄す
るため処理実行の中止を要求し、シーケンス処理を一時
停止位置から続行〔第3図18〕する。
Next, the operation of the embodiment having the above configuration will be described with reference to FIGS. FIG. 3 is a flow chart showing the outline of the sequence processing method of the present invention, and FIG. 4 is an explanatory view of the same operation. First, the sequence controller 1 is initialized and the sequence starts [FIG. 3].
A process is started [Fig. 3], and in the execution process [Fig. 3] of the process, the external device 2 is notified for the purpose of complicated control process, communication with other system, reference of contents of external storage device, etc. It becomes necessary to make a processing request [FIG. 13]. This processing request can be made by issuing an interrupt processing request from the CPU 1a to the external device 2 through the output unit 1d. As shown in FIG. 4, the CPU 1a sets an internal flag and a monitoring timer 1g. Then, the counting is started from the set predetermined time period. After this C
The PU 1a temporarily suspends the sequence processing which is being executed [FIG. 3], keeps the reset of the internal flag, and checks the time-up of the monitoring timer 1g. On the other hand, the external device 2 requests the above processing [FIG. 3].
Then, the required processing is started [Fig. 3] and when this processing is completed [Fig. 3], the input unit 1e is input to the CPU 1a.
Generate a process interrupt via. At this time, CPU1
a is an external device 2 by resetting the internal flag.
Recognize that the process of is completed. CPU1 by this recognition
In step a, the sequence processing which has been temporarily stopped is restarted from the stop position and continued [FIG. 3]. After this continues
Sequence controller 1 performs necessary processing [FIG. 3 (FIG. 19)]
Then, one cycle of the sequence processing is completed. However, in the above processing, a processing request to the external device 2 [3rd
13] After that, the CPU 1a indicates that the monitoring timer 1g has timed out before the completion of the external device 2 [FIG. 16].
If the request is received, the external device 2 is requested to stop the process execution in order to abandon the process request, and the sequence process is continued from the temporary stop position [FIG. 3].

なお、上記実施例ではシーケンスコントローラに監視タ
イマ1gを設けたものを示したが、CPU1aの時限プ
ログラムを作成することによりタイムアツプする様にし
ても良く、上記実施例と同様の効果を奏する。
Although the sequence controller is provided with the monitoring timer 1g in the above embodiment, the time-up may be performed by creating a timed program for the CPU 1a, and the same effect as that of the above embodiment can be obtained.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、シーケンスコントロ
ーラが外部装置をシーケンス処理の過程で利用する場合
に外部装置への処理要求からその処理の完了を認知する
までの間、シーケンス処理を一時停止するよう構成した
ので、シーケンスプログラムの1サイクルタイムに影響
されず、外部装置の処理完了認知が非常に迅速に行え、
またその処理完了が遅延しても監視タイマの所定時限に
より遅延を防止できるため、処理効率の良い非常に優れ
たシーケンス処理方式が得られる効果がある。
As described above, according to the present invention, when the sequence controller uses the external device in the process of the sequence processing, the sequence processing is temporarily stopped from the processing request to the external device until the completion of the processing is recognized. Since it is configured as described above, the completion of processing of the external device can be recognized very quickly without being affected by the 1 cycle time of the sequence program,
Further, even if the completion of the processing is delayed, the delay can be prevented by the predetermined time limit of the monitoring timer, so that there is an effect that a very excellent sequence processing method with good processing efficiency can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来のシーケンス処理方式に用いられるシーケ
ンスコントローラを示す構成図、第2図は本発明のシー
ケンス処理方式に用いられるシーケンスコントローラを
示す構成図、第3図は本発明のシーケンス処理方式のフ
ロー概要を示すフローチヤート図、第4図は同動作説明
図である。 1…シーケンスコントローラ、2…外部装置、1a…マ
イクロプロセツサ、1g…監視タイマ、12…処理、1
3…外部装置への処理要求、14…シーケンス停止中、
16…処理完了、17…タイムアツプ完了、18…シー
ケンス続行。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing a sequence controller used in a conventional sequence processing system, FIG. 2 is a block diagram showing a sequence controller used in the sequence processing system of the present invention, and FIG. 3 is a sequence processing system of the present invention. FIG. 4 is a flow chart showing an outline of the flow, and FIG. 4 is an explanatory view of the same operation. DESCRIPTION OF SYMBOLS 1 ... Sequence controller, 2 ... External device, 1a ... Microprocessor, 1g ... Monitoring timer, 12 ... Processing, 1
3 ... Processing request to external device, 14 ... Sequence stopped,
16 ... Processing completed, 17 ... Time-up completed, 18 ... Sequence continued. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイクロプロセッサ及び監視タイマを有す
るシーケンスコントローラと、そのシーケンスコントロ
ーラとインターフェースを介して入出力を行う外部装置
を備えたシーケンス処理方式において、上記シーケンス
コントローラがシーケンス処理の実行途上で上記外部装
置に特定の処理を行なわせる必要が生じた時に所定時間
が設定されている上記監視タイマをタイマ起動し、この
タイマ起動と同時に上記外部装置に対し上記特定の処理
を処理要求し、この処理要求の時点から上記シーケンス
処理を一時停止し、この一時停止中に上記外部装置の処
理完了を上記マイクロプロセッサが受付けた時点または
上記監視タイマがその設定されている所定時限に達した
時点のうち早い時刻の時点で上記シーケンス処理を上記
一時停止位置から再開するシーケンス処理方式。
1. A sequence processing method comprising a sequence controller having a microprocessor and a monitoring timer, and an external device for inputting and outputting data through an interface with the sequence controller, wherein the sequence controller executes the sequence processing while the external device is operating. When it becomes necessary to cause the device to perform a specific process, a timer is activated for the monitoring timer set for a predetermined time, and at the same time as the timer is activated, the external device is requested to perform the specific process. From the point of time, the sequence processing is temporarily stopped, and the earlier time of the point when the microprocessor receives the processing completion of the external device during the pause or the point when the monitoring timer reaches the preset time limit. At the time point of The sequence processing method to be open.
JP59087839A 1984-05-02 1984-05-02 Sequence processing method Expired - Lifetime JPH0654443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59087839A JPH0654443B2 (en) 1984-05-02 1984-05-02 Sequence processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59087839A JPH0654443B2 (en) 1984-05-02 1984-05-02 Sequence processing method

Publications (2)

Publication Number Publication Date
JPS60246405A JPS60246405A (en) 1985-12-06
JPH0654443B2 true JPH0654443B2 (en) 1994-07-20

Family

ID=13926081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59087839A Expired - Lifetime JPH0654443B2 (en) 1984-05-02 1984-05-02 Sequence processing method

Country Status (1)

Country Link
JP (1) JPH0654443B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584401A (en) * 1981-06-30 1983-01-11 Fujitsu Ltd Process controlling system
JPS5860318A (en) * 1981-10-07 1983-04-09 Omron Tateisi Electronics Co Programmable controller
JPS5916005A (en) * 1982-07-16 1984-01-27 Mitsubishi Electric Corp Programmable controller

Also Published As

Publication number Publication date
JPS60246405A (en) 1985-12-06

Similar Documents

Publication Publication Date Title
KR960035262A (en) Method and apparatus for selective control of interrupt wait in data processing system
JPH0654443B2 (en) Sequence processing method
JP2762816B2 (en) Transaction execution trace information collection method
EP0614148A1 (en) Data processing apparatus
JPS6148741B2 (en)
JP2562474B2 (en) Multi-CPU system adapter and control method thereof
JPH0462093B2 (en)
JPS6323563B2 (en)
JPH087613B2 (en) Numerical control unit
JPS62117003A (en) Multi-cpu constitution programmable controller
JPS61267152A (en) Error cause displaying system
JPH0581219A (en) Microprocessor operation control device
JPH0444969B2 (en)
JPH0115902B2 (en)
JPS59144955A (en) Information processor
JPS6128144A (en) Executing device of tracing
JP2524620B2 (en) Input / output control method
JP2544533B2 (en) Programmable controller sequence instruction processor
JPH0675898A (en) Direct memory access controller
JPH0451915B2 (en)
JPS5944658B2 (en) Program check circuit
JPH03156659A (en) Direct memory access controller
JPH0426499B2 (en)
JPS63201827A (en) System for interrupting job step at the time of program loading
JPH0820945B2 (en) Microprocessor