JPH0653998A - Digital data reception system - Google Patents
Digital data reception systemInfo
- Publication number
- JPH0653998A JPH0653998A JP4224666A JP22466692A JPH0653998A JP H0653998 A JPH0653998 A JP H0653998A JP 4224666 A JP4224666 A JP 4224666A JP 22466692 A JP22466692 A JP 22466692A JP H0653998 A JPH0653998 A JP H0653998A
- Authority
- JP
- Japan
- Prior art keywords
- data
- noise
- output
- strobe
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ノイズを含む可能性の
あるデジタルデータを正確に受信する方法に関するもの
である。デジタルデータは複数のビットに対応する複数
のデ−タラインによって伝達されることもあるし、一つ
のデ−タラインによって伝送されることもある。無線な
どを使う場合は複数のデ−タラインを用いることができ
ないので１つのデ−タラインでデ−タ伝送することにな
る。本発明はこれを受信側で読み出す際にノイズの影響
を受けないようにした改良に関する。FIELD OF THE INVENTION The present invention relates to a method for accurately receiving digital data which may contain noise. Digital data may be transmitted by a plurality of data lines corresponding to a plurality of bits, or may be transmitted by one data line. When using wireless or the like, a plurality of data lines cannot be used, so that data transmission is performed by one data line. The present invention relates to an improvement in which the receiving side is not affected by noise when it is read out.
【０００２】[0002]
【従来の技術】従来行われているデジタルデータ受信法
を図１に示す。デジタルデータ（Ｌｏｗ（０）かＨｉｇ
ｈ（１））を伝送するデ−タラインに、デ−タをラッチ
するラッチ回路が設けられる。これにデ−タ読み出し信
号であるストロ−ブ信号が与えられる。デ−タパルスと
同じタイミングでストロ−ブ（もしくはクロック）信号
がラッチ回路に入力されこのときのデ−タの状態（１、
０）を出力する。ストローブ信号が入力された時のデー
タラインの状態がデータとして受信されることになる。2. Description of the Related Art A conventional digital data receiving method is shown in FIG. Digital data (Low (0) or High
A latch circuit for latching the data is provided on the data line for transmitting h (1)). A strobe signal which is a data read signal is applied to this. A strobe (or clock) signal is input to the latch circuit at the same timing as the data pulse, and the data state at this time (1,
0) is output. The state of the data line when the strobe signal is input is received as data.
【０００３】図２にデ−タラインの信号と、ストロ−ブ
信号とを時間波形図として示す。デ−タパルスの初めか
ら一定時間後にストロ−ブ信号が入力される。ここでは
ストロ−ブ信号は立ち上がりのタイミングでデ−タを読
み出している。この例では０１０というデ−タが読み出
される。データラインが複数本存在するのがパラレル方
式であり、データラインを１本ですませ、データを時系
列に伝送するのがシリアル方式である。パラレル方式の
場合複数のデ−タラインに対して同時にストロ−ブ信号
が与えられデジタルデ−タが読み出される。シリアル方
式ではデ−タラインが１本で時系列的にデ−タが伝送さ
れる。FIG. 2 shows a data line signal and a strobe signal as a time waveform diagram. The strobe signal is input after a fixed time from the beginning of the data pulse. Here, the strobe signal is reading data at the rising timing. In this example, the data 010 is read. The parallel method has a plurality of data lines, and the serial method has only one data line and transmits data in time series. In the case of the parallel system, a strobe signal is simultaneously applied to a plurality of data lines to read digital data. In the serial system, one data line is used and data is transmitted in time series.
【０００４】[0004]
【発明が解決しようとする課題】従来のこの種の装置
で、データラインが長くなる（ケーブルが長くなる）、
またノイズの多い環境で使用されるなどの場合に問題が
生じる。１ビットのデータに対して、ストローブ信号は
１発入るだけである。この時のデ−タが１であれば１が
出力され、この時のデ−タが０であれば０が出力され
る。全くノイズがない奇麗なデ−タパルスなら問題がな
い。In the conventional device of this type, the data line becomes long (the cable becomes long),
In addition, problems occur when used in a noisy environment. Only one strobe signal is input for 1-bit data. If the data at this time is 1, 1 is output, and if the data at this time is 0, 0 is output. There is no problem if it is a beautiful data pulse with no noise.
【０００５】しかし普通はデ−タ信号はノイズを含む。
また伝送の距離が長いとノイズが入る確率も増える。レ
ベルがノイズで変化していた時にストロ−ブ信号が入る
と、時に全く間違ったデータを受信してしまうことがあ
る。デジタルデータがノイズを含む場合であっても正確
にデ−タを受信できるようにしたデジタルデータ受信方
式を提供することが本発明の目的である。However, usually the data signal contains noise.
In addition, if the transmission distance is long, the probability of noise is increased. If the strobe signal comes in when the level is changing due to noise, it may sometimes receive completely wrong data. SUMMARY OF THE INVENTION It is an object of the present invention to provide a digital data receiving system capable of accurately receiving data even if the digital data contains noise.
【０００６】[0006]
【課題を解決するための手段】本発明の受信方式は、１
本のデータライン入力を２つ以上のデータラッチで受け
るが、そのタイミングを作るストローブ信号は遅延素子
を用いて若干時間ずれをもたせてラッチに入力する様に
する。すなわちデータライン上のデータを異なる時刻に
サンプルし、それぞれ別のラッチ素子に保持する。１デ
ータの持続時間内に複数のストローブ信号がおさまるよ
う、遅延素子を設計する。そして複数のデ−タラッチ素
子のデ−タを比較回路により比較し、もし同一データで
あるならば、確定データとしてシステム側に供給する。
もしもデ−タが異なれば、エラ−であるので、送信側に
再送要求を出す。The receiving system of the present invention is
The data line input of the book is received by two or more data latches, and the strobe signal for generating the timing is input to the latches with a slight time lag using a delay element. That is, the data on the data line is sampled at different times and held in different latch elements. The delay element is designed so that a plurality of strobe signals are subdued within the duration of one data. Then, the data of a plurality of data latch elements are compared by a comparison circuit, and if they are the same data, they are supplied to the system side as definite data.
If the data is different, it is an error, so a retransmission request is issued to the transmitting side.
【０００７】[0007]
【作用】データラインには前項で述べたように、ノイズ
が混入する。従来は１ビットについてストロ−ブ信号Ｓ
を一つ与えてこの時のデ−タを読み出していた。この場
合例えば図３の様な誤動作を生ずる。デ−タは”
１”、”０”、”１”であるが、３番目のストロ−ブ信
号が入った時にノイズがあってたまたま０であるかのよ
うな電圧になっていたとする。この場合はデ−タは”
１”であるのに”０”を出力してしまう。これは誤りで
ある。反対にデ−タが”０”であるのに、ノイズのため
に”１”を出力する可能性もある。As described above, noise is mixed in the data line. Conventionally, the strobe signal S for 1 bit is used.
I was given one and read the data at this time. In this case, for example, a malfunction as shown in FIG. 3 occurs. The data is "
It is 1 "," 0 ", and" 1 ", but it is assumed that the voltage is as if it happened to be 0 because there was noise when the third strobe signal was input. Is "
It outputs "0" even though it is "1". This is an error. On the contrary, there is a possibility that "1" is output due to noise even if the data is "0".
【０００８】これに反して本発明では異なる二つの時刻
Ｔ1 、Ｔ2 において、二つのストロ−ブ信号Ｓ1 、Ｓ2
を与えてデ−タを読み出しこれを比較する。同一であれ
ば正しいのでこれを出力する。もし同一でないとこれは
エラ−であるからデ−タを出力しない。そして送信側で
再送要求をする。図４はこれを示す。デ−タは先程と同
じ”１”、”０”、”１”で、３番目のビットがノイズ
のために一様な電圧でないとする。１番目、２番目のビ
ットに対しては、ストロ−ブ信号Ｓ1 、Ｓ2 がパルス立
ち上がりからＴ1 、Ｔ2 の時刻に与えられるが、この時
の読み出しの結果が一致する。これはそのまま出力す
る。On the contrary, in the present invention, two strobe signals S 1 and S 2 are generated at two different times T 1 and T 2 .
Is given and the data is read and compared. If they are the same, it is correct and is output. If they are not the same, no data is output because this is an error. Then, the transmitting side makes a retransmission request. FIG. 4 illustrates this. The data is the same "1", "0", and "1" as before, and it is assumed that the third bit is not a uniform voltage due to noise. For the first and second bits, the strobe signals S 1 and S 2 are given at times T 1 and T 2 from the pulse rising, and the results of reading at this time coincide. This is output as is.
【０００９】ところが３番目のビットに対してはＴ1 の
ストロ−ブ信号Ｓ1 は”０”を読みだし、Ｔ2 のストロ
−ブ信号Ｓ2 は”１”を読み出す。二つのストロ−ブ信
号Ｓ1 、Ｓ2 に対するデ−タが不一致である。この場合
はデ−タを出力させない。そして送信側へ再送要求を出
す。However, for the third bit, the strobe signal S 1 of T 1 reads "0", and the strobe signal S 2 of T 2 reads "1". The data for the two strobe signals S 1 and S 2 do not match. In this case, no data is output. Then, it issues a resend request to the transmitting side.
【００１０】１ビットのデータ全体がノイズで消失して
しまうことは考えにくいため、ストローブ信号を複数個
用いて複数回サンプリングして比較することで、少なく
とも１回のデータサンプリングで全く間違ったデータを
認識してしまう不都合を避けることができる。受信側で
ノイズ混入を認識することが可能であるならば、送信側
に対して再送要求を発生させることができる。Since it is unlikely that the entire 1-bit data will be lost due to noise, by sampling a plurality of strobe signals a plurality of times for comparison, it is possible to obtain completely incorrect data by at least one data sampling. The inconvenience of recognizing can be avoided. If the reception side can recognize the noise mixture, a retransmission request can be generated for the transmission side.
【００１１】[0011]
【実施例】図５に本発明の一つの実施例を示す。ここで
は３つのデ−タラッチ素子１、２、３が用いられてい
る。この内二つのデ−タラッチ素子１、２は２分された
デ−タライン４に接続される。デ−タラッチ素子１、２
は同じデ−タを受け取る。第３のデ−タラッチ素子３の
入力は第１デ−タラッチ素子１の出力に接続される。FIG. 5 shows one embodiment of the present invention. Here, three data latch elements 1, 2 and 3 are used. Two of these data latch elements 1 and 2 are connected to the divided data line 4. Data latch elements 1, 2
Receive the same data. The input of the third data latch element 3 is connected to the output of the first data latch element 1.
【００１２】ストローブ信号５は２分され一方は直接に
ストローブ信号Ｓ1 として第１のデ−タラッチ素子１に
与えられる。これのパルス開始時よりのタイミングをＴ
1 とする。他方は遅延素子６を通り適当な遅延を与え
る。これが第２のデ−タラッチ素子２にストローブ信号
Ｓ2 として与えられる。図６は各部の波形を示すが
（ａ）がデ−タラインの信号を示す。（ｂ）が第１スト
ローブ信号Ｓ1 である。（ｃ）が第２ストローブ信号Ｓ
2 である。パルス立ち上がりからの時間がＴ1 、Ｔ2で
ある。デ−タラッチ素子１、２はストローブ信号が入っ
たときにデ−タを出力するので、デ−タラッチ素子の出
力はＴ1 、Ｔ2 でのデ−タラインの値になる。The strobe signal 5 is divided into two, and one of them is directly given to the first data latch element 1 as the strobe signal S 1 . The timing from the start of this pulse is T
Set to 1 . The other passes through the delay element 6 and gives an appropriate delay. This is given to the second data latch element 2 as the strobe signal S 2 . FIG. 6 shows the waveform of each part, and (a) shows the signal of the data line. (B) is the first strobe signal S 1 . (C) is the second strobe signal S
Is 2 . Times from the pulse rising are T 1 and T 2 . Since the data latch elements 1 and 2 output the data when the strobe signal is input, the output of the data latch element becomes the value of the data line at T 1 and T 2 .
【００１３】これらが図６の（ｄ）と（ｅ）に示され
る。比較回路７は二つのデ−タラッチ素子１、２の出力
Ｄ1 、Ｄ2 を比較する。多くの場合これは一致する。Ｄ
1 ＝Ｄ 2 。このとき、比較回路７は第３のストローブ信
号Ｓ3 をデ−タラッチ素子３に与える（図６（ｆ））。
デ−タラッチ素子３はデ−タラッチ素子１の出力を保持
していたのであるが、ストローブ信号Ｓ3 によってこれ
を確定デ−タ８として（図６（ｇ））出力する。These are shown in FIGS. 6 (d) and 6 (e).
It The comparator circuit 7 outputs the two data latch elements 1 and 2.
D1 , D2 To compare. Often this agrees. D
1 = D 2 . At this time, the comparison circuit 7 outputs the third strobe signal.
Issue S3 Is applied to the data latch element 3 (FIG. 6 (f)).
The data latch element 3 holds the output of the data latch element 1.
The strobe signal S3 By this
Is output as finalized data 8 (FIG. 6 (g)).
【００１４】しかしノイズがあると、時にデ−タラッチ
素子１、２の出力が不一致になる。Ｄ1 ≠Ｄ2 である。
比較回路７は不一致を検出する。第３のストローブ信号
Ｓ3は出さない。代わりに不一致を示すエラ−信号９を
出す。これは送信側へデ−タの再送要求をする。However, when there is noise, the outputs of the data latch elements 1 and 2 sometimes do not match. D 1 ≠ D 2 .
The comparison circuit 7 detects a mismatch. The third strobe signal S 3 is not output. Instead, the error signal 9 indicating the disagreement is output. This requests the sender to resend the data.
【００１５】図５に示したのは、デ−タを読み出すスト
ローブ信号を２つ使用した場合の実施例である。遅延素
子とラッチ素子を増加させれば、３つ以上のサンプルを
行うことができ、信頼性を増加させることができる。ま
た、データラインが複数本存在するパラレル方式の場
合、図７の様に、構成すればよい。これは４ビットのデ
−タラインを持つ、第１のデ−タラッチ素子１、第２の
デ−タラッチ素子２はともに、４ビットの素子となり、
ストローブ信号はそれぞれのビットに入力される。比較
回路も４ビットになりこれらの結果がアンドゲ−ト１０
によって、積演算される。これらの結果が合致していれ
ば第３のデ−タラッチ素子３にストローブ信号Ｓ2 が与
えられこれが出力される。不一致であれば、エラ−信号
が出る。FIG. 5 shows an embodiment in which two strobe signals for reading data are used. If the number of delay elements and the number of latch elements are increased, three or more samples can be performed and reliability can be increased. Further, in the case of the parallel system in which there are a plurality of data lines, it may be configured as shown in FIG. This is because the first data latch element 1 and the second data latch element 2 each having a 4-bit data line are 4-bit elements,
The strobe signal is input to each bit. The comparison circuit also has 4 bits, and these results are obtained by AND gate 10.
The product operation is performed by. If these results match, the strobe signal S 2 is applied to the third data latch element 3 and is output. If they do not match, an error signal is output.
【００１６】[0016]
【発明の効果】本発明では、１ビット分のデジタルデー
タに対して異なるタイミングでストロ−ブ信号を２回以
上与えて２回以上読み出しこれが合致しているときのみ
デ−タとして出力する。誤りがあればこれは捨てる。ま
た同時に送信側へもう一度デ−タを送るように信号を送
るようにする。再び正しいデ−タを得てこれを読み出す
ので正しいデ−タの読み出しが可能となる。本発明のシ
ステムを用いれば、非常に簡便な構成で、信頼性の高い
データ受信が可能となる。各種のデ−タ通信を用いるシ
ステムに効果的に利用できる。According to the present invention, the strobe signal is applied twice or more at different timings to one bit of digital data and is read out two or more times, and the data is output only when they match. If there is an error, discard this. At the same time, a signal is sent to the transmitting side so as to send data again. Since correct data is obtained again and read, correct data can be read. Use of the system of the present invention enables highly reliable data reception with a very simple structure. It can be effectively used for a system using various kinds of data communication.
【図１】デジタルデ−タ受信部の構成図。FIG. 1 is a block diagram of a digital data receiving unit.
【図２】デ−タラインとストローブ信号の波形例図。FIG. 2 is a waveform example diagram of a data line and a strobe signal.
【図３】従来のデ−タ受信においてノイズにより誤動作
する場合を示す波形図。FIG. 3 is a waveform diagram showing a case where a malfunction occurs due to noise in conventional data reception.
【図４】本発明のデ−タ受信においてノイズがあっても
誤動作しないことを説明する波形図。FIG. 4 is a waveform diagram for explaining that no malfunction occurs even if there is noise in the data reception of the present invention.
【図５】本発明の実施例に係るデ−タ受信方式の構成
図。FIG. 5 is a configuration diagram of a data receiving system according to an embodiment of the present invention.
【図６】図５の回路構成において各部の波形を示す図で
あり、（ａ）はデ−タライン、（ｂ）はストロ−ブＳ
1 、（ｃ）はストロ−ブＳ2 、（ｄ）はデ−タラッチＤ
1 、（ｅ）はデ−タラッチＤ2 、（ｆ）は比較回路出
力、（ｇ）は確定デ−タを示す。6A and 6B are diagrams showing waveforms of respective parts in the circuit configuration of FIG. 5, where FIG. 6A is a data line and FIG. 6B is a strobe S.
1 , (c) is strobe S 2 , (d) is data latch D
1 , (e) shows the data latch D 2 , (f) shows the output of the comparison circuit, and (g) shows the definite data.
【図７】複数のデ−タラインが存在するパラレル方式の
場合の構成図。FIG. 7 is a block diagram of a parallel system in which a plurality of data lines exist.
１ デ−タラッチ ２ デ−タラッチ ３ デ−タラッチ ４ デ−タライン ５ ストローブ信号 ６ 遅延素子 ７ 比較回路 1 Data Latch 2 Data Latch 3 Data Latch 4 Data Line 5 Strobe Signal 6 Delay Element 7 Comparison Circuit
Claims (2)
を信頼性高く受信するための受信方式であって、１ビッ
トの同一データを異なる時刻でサンプリングし、それら
の出力を比較し、それらが一致すれば正しいデータとし
て認識し、異なる場合にはノイズが混入したものとして
データとしては無視することを特徴とするデジタルデー
タ受信方式。1. A reception method for reliably receiving time-series digital data containing noise, wherein 1-bit identical data is sampled at different times, their outputs are compared, and if they match. A digital data receiving method characterized by recognizing that the data is correct, and ignoring the data as noise if they are different.
を信頼性高く受信するための受信方式であって、デ−タ
ラインに接続される複数のデ−タラッチ素子と、これら
のデ−タラッチ素子に与えるストローブ信号の一部を遅
延させる遅延素子と、ラッチされたデータの出力を比較
する比較素子と、一つのデ−タラッチ素子に接続され前
記比較素子の出力によって入力デ−タを出力するデ−タ
ラッチ素子とから成り前記複数のデ−タラッチ素子には
遅延素子により異なる時刻にストローブ信号を与えるこ
ととし、１ビットの同一データを異なる時刻でサンプリ
ングし、それらの出力を比較回路で比較し、それらが一
致すれば正しいデータとして最終のデ−タラッチ素子か
ら出力し、異なる場合にはノイズが混入したものとして
データとしては無視することを特徴とするデジタルデー
タ受信方式。2. A reception system for receiving time-series digital data containing noise with high reliability, wherein a plurality of data latch elements connected to a data line and these data latch elements are provided. A delay element for delaying a part of the strobe signal, a comparison element for comparing the output of the latched data, and a data latch connected to one data latch element and outputting the input data by the output of the comparison element. A plurality of data latch elements are provided with strobe signals at different times by delay elements, and the same 1-bit data is sampled at different times and their outputs are compared by a comparison circuit. If they match, the data is output from the final data latch element as correct data, and if they are different, it is ignored as data because noise is mixed. A digital data receiving method characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224666A JPH0653998A (en) | 1992-07-31 | 1992-07-31 | Digital data reception system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224666A JPH0653998A (en) | 1992-07-31 | 1992-07-31 | Digital data reception system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653998A true JPH0653998A (en) | 1994-02-25 |
Family
ID=16817316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4224666A Pending JPH0653998A (en) | 1992-07-31 | 1992-07-31 | Digital data reception system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653998A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081557A (en) * | 1996-05-16 | 2000-06-27 | Nec Corporation | Datalink system and communication network |
-
1992
- 1992-07-31 JP JP4224666A patent/JPH0653998A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081557A (en) * | 1996-05-16 | 2000-06-27 | Nec Corporation | Datalink system and communication network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7881415B2 (en) | Communication protocol method and apparatus for a single wire device | |
| JP2641999B2 (en) | Data format detection circuit | |
| JPH0477494B2 (en) | ||
| US5142556A (en) | Data transfer system and method of transferring data | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| JPH0653998A (en) | Digital data reception system | |
| US7375561B2 (en) | Timing adjustment circuit and method thereof | |
| JP3341556B2 (en) | Serial / parallel conversion circuit | |
| JPH01143435A (en) | Data transmission equipment | |
| JPH0530096A (en) | Method for transmitting and receiving continuous serial data | |
| SU1355976A1 (en) | Device for transmitting and receiving digital information | |
| SU1348885A1 (en) | Device for transmitting and receiving information | |
| JPH024535Y2 (en) | ||
| JPH03254254A (en) | Data receiver | |
| SU1615769A1 (en) | Device for receiving data | |
| KR950006826Y1 (en) | Serial data transmission circuit | |
| SU1580338A1 (en) | Device for interfacing computer and communication line | |
| JPS6093855A (en) | Data transmission equipment | |
| JPS5853257A (en) | Digital data receiving circuit | |
| JP3488378B2 (en) | Serial data communication device and error checking method for serial data communication device | |
| JPS59125139A (en) | Diagnosing system of transmitting and receiving circuit | |
| JPH0378819B2 (en) | ||
| JPS62239742A (en) | Data processing circuit | |
| JPH09181614A (en) | Parallel/serial conversion circuit | |
| JPS59207758A (en) | Signal detecting device |