JPH0652940B2 - 陰極線管回路 - Google Patents
陰極線管回路Info
- Publication number
- JPH0652940B2 JPH0652940B2 JP62187692A JP18769287A JPH0652940B2 JP H0652940 B2 JPH0652940 B2 JP H0652940B2 JP 62187692 A JP62187692 A JP 62187692A JP 18769287 A JP18769287 A JP 18769287A JP H0652940 B2 JPH0652940 B2 JP H0652940B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- ray tube
- cathode ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、陰極線管（以下、ＣＲＴと称する）のドラ
イブ回路に係り、特に映像信号によるグリッドまたはカ
ソードに供給する電圧の負荷変動に対し、これを常に安
定化し適正な輝度調整を行うことができると共に、帰線
消去機能およびスポットキラー機能をも簡便に達成でき
る陰極線管回路に関する。
イブ回路に係り、特に映像信号によるグリッドまたはカ
ソードに供給する電圧の負荷変動に対し、これを常に安
定化し適正な輝度調整を行うことができると共に、帰線
消去機能およびスポットキラー機能をも簡便に達成でき
る陰極線管回路に関する。
一般に、ＣＲＴはカソードＫに映像出力回路で得られる
映像出力信号を入力し、第１グリッドＧ１に輝度調整信
号を入力し、第２グリッドＧ２にカソードＫから放出さ
れる電子ビームの加速を行う正の低電圧源を接続する。
この場合、第１グリッドＧ１は、負電圧源によってＣＲ
Ｔの適正バイアスの設定電圧に保持され、映像出力回路
からカソードＫに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像をＣＲ
Ｔの映像面に再現する。
映像出力信号を入力し、第１グリッドＧ１に輝度調整信
号を入力し、第２グリッドＧ２にカソードＫから放出さ
れる電子ビームの加速を行う正の低電圧源を接続する。
この場合、第１グリッドＧ１は、負電圧源によってＣＲ
Ｔの適正バイアスの設定電圧に保持され、映像出力回路
からカソードＫに入力する映像出力信号により変調され
た電子ビームの量を制御して、適正な輝度の映像をＣＲ
Ｔの映像面に再現する。
また、この種のＣＲＴにおいては、電子ビームの水平お
よび垂直偏向を行う場合、鋸歯状波の帰線時間に現われ
る帰りの走査線が画像に現われて画質を害することか
ら、これを防止するために帰線消去回路が設けられる。
この帰線消去回路方式としては、カソードＫに対し正
のブランキングパルスを加える方式と、第１グリッド
Ｇ１または第２グリッドＧ２に対し負のブランキングパ
ルスを加える方式が知られている。
よび垂直偏向を行う場合、鋸歯状波の帰線時間に現われ
る帰りの走査線が画像に現われて画質を害することか
ら、これを防止するために帰線消去回路が設けられる。
この帰線消去回路方式としては、カソードＫに対し正
のブランキングパルスを加える方式と、第１グリッド
Ｇ１または第２グリッドＧ２に対し負のブランキングパ
ルスを加える方式が知られている。
さらに、この種のＣＲＴにおいては、電源スイッチをオ
フ状態にした場合、カソードＫやグリッドＧ１，Ｇ２お
よびアノード等に対する電源は一斉に零電位となるが、
その瞬間においてカソードＫにおけるヒータの余熱によ
り電子ビームが発生し、しかもアノードにおける残存電
荷によって、前記電子ビームが水平あるいは垂直方向に
走査されずに映像面の中心点に集中して照射され、ＣＲ
Ｔの管内に残存するガス体に衝突して生じるイオンがそ
の中心点の螢光体に作用してこれを劣化変質させること
から、これを防止するためにスポットキラー回路が設け
られる。このスポットキラー回路方式としては、第１グ
リッドＧ１をコンデンサを介して接地した回路構成と
し、電源スイッチのオフ動作時にこのコンデンサに充電
されている負電圧によって、第１グリッドＧ１を所定時
間負のバイアス電圧に保持して、カソードからの余熱に
よって発生した電子ビームをカットオフし、前述したス
ポットの発生を防止する方式が知られている。
フ状態にした場合、カソードＫやグリッドＧ１，Ｇ２お
よびアノード等に対する電源は一斉に零電位となるが、
その瞬間においてカソードＫにおけるヒータの余熱によ
り電子ビームが発生し、しかもアノードにおける残存電
荷によって、前記電子ビームが水平あるいは垂直方向に
走査されずに映像面の中心点に集中して照射され、ＣＲ
Ｔの管内に残存するガス体に衝突して生じるイオンがそ
の中心点の螢光体に作用してこれを劣化変質させること
から、これを防止するためにスポットキラー回路が設け
られる。このスポットキラー回路方式としては、第１グ
リッドＧ１をコンデンサを介して接地した回路構成と
し、電源スイッチのオフ動作時にこのコンデンサに充電
されている負電圧によって、第１グリッドＧ１を所定時
間負のバイアス電圧に保持して、カソードからの余熱に
よって発生した電子ビームをカットオフし、前述したス
ポットの発生を防止する方式が知られている。
しかるに、前述したＣＲＴにおいて、第１グリッドＧ１
の負電圧源とて、通常フライバックトランスの二次電圧
が好適に利用される。しかしながら、この種の負電圧源
は負荷変動により変動するため、カットオフ調整が不適
正となり画質を低下させるばかりでなく、前述した帰線
消去回路やスポットキラー回路を採用した場合に、それ
らの回路機能を充分発揮させることができず、画像の質
的低下が著しくなる難点がある。また、このような第１
グリッドＧ１に対する負電源の安定化回路、帰線消去回
路、スポットキラー回路等として、種々の安定化回路が
提案されているが、いずれも多くの回路部品を使用する
必要があり、このため回路構成が複雑となるばかりでな
く製造コストも増大する難点がある。
の負電圧源とて、通常フライバックトランスの二次電圧
が好適に利用される。しかしながら、この種の負電圧源
は負荷変動により変動するため、カットオフ調整が不適
正となり画質を低下させるばかりでなく、前述した帰線
消去回路やスポットキラー回路を採用した場合に、それ
らの回路機能を充分発揮させることができず、画像の質
的低下が著しくなる難点がある。また、このような第１
グリッドＧ１に対する負電源の安定化回路、帰線消去回
路、スポットキラー回路等として、種々の安定化回路が
提案されているが、いずれも多くの回路部品を使用する
必要があり、このため回路構成が複雑となるばかりでな
く製造コストも増大する難点がある。
そこで、本発明の目的は、簡単な回路構成で、しかも第
１グリッドまたはカソードにおけるバイアス電圧の安定
化を確実に達成し、帰線消去回路やスポットキラー回路
の適用に対しても簡便に対処し得る陰極線管回路を提供
するにある。
１グリッドまたはカソードにおけるバイアス電圧の安定
化を確実に達成し、帰線消去回路やスポットキラー回路
の適用に対しても簡便に対処し得る陰極線管回路を提供
するにある。
本発明に係る陰極線関回路は、直流電圧源と、該直流電
圧源から直流電圧が供給される電圧降下素子と、該電圧
降下素子から供給される直流電圧を分圧する分圧回路
と、前記分圧回路の出力を基準電圧と比較して前記電圧
降下素子に流れる電流を制御して安定化電圧を取出す第
１のトランジスタからなる比較回路と、ブランキングパ
ルス入力に応じてオンオフする第２のトランジスタと、
前記第２のトランジスタ出力に応じて前記第１のトラン
ジスタ出力から取出す安定化電圧を陰極線管のカットオ
フ電圧以下に保持する第３のトランジスタからなる帰線
消去回路とを備え、 前記安定化電圧を陰極線管のカソード又は第１グリッド
の一方に供給し、他方に映像信号を供給するよう接続配
置すると共に、陰極線管の電源をオフ状態にした際に、
前記直流電圧源に設けたコンデンサの充電電荷が所要時
間で放電してスポットキラー動作を行うよう前記コンデ
ンサを接続配置したことを特徴とする。
圧源から直流電圧が供給される電圧降下素子と、該電圧
降下素子から供給される直流電圧を分圧する分圧回路
と、前記分圧回路の出力を基準電圧と比較して前記電圧
降下素子に流れる電流を制御して安定化電圧を取出す第
１のトランジスタからなる比較回路と、ブランキングパ
ルス入力に応じてオンオフする第２のトランジスタと、
前記第２のトランジスタ出力に応じて前記第１のトラン
ジスタ出力から取出す安定化電圧を陰極線管のカットオ
フ電圧以下に保持する第３のトランジスタからなる帰線
消去回路とを備え、 前記安定化電圧を陰極線管のカソード又は第１グリッド
の一方に供給し、他方に映像信号を供給するよう接続配
置すると共に、陰極線管の電源をオフ状態にした際に、
前記直流電圧源に設けたコンデンサの充電電荷が所要時
間で放電してスポットキラー動作を行うよう前記コンデ
ンサを接続配置したことを特徴とする。
本発明に係る陰極線管回路によれば、 ＣＲＴの第１グリッドを負電圧源に接続するかまたはカ
ソードを正電圧源に接続するに際し、分圧器を設けて所
要の分圧電圧を得、この分圧電圧を第１のトランジスタ
のベースに加えると共にトランジスタのエミッタに所定
の基準電圧を設定し、電圧源の変動に応じて第１のトラ
ンジスタのコレクタ電流を制御することにより、第１グ
リッドまたはカソードに印加する電圧をフィードバック
制御し、常に一定電圧に保持することができ、この種Ｃ
ＲＴのカットオフ調整を安定化することができる。
ソードを正電圧源に接続するに際し、分圧器を設けて所
要の分圧電圧を得、この分圧電圧を第１のトランジスタ
のベースに加えると共にトランジスタのエミッタに所定
の基準電圧を設定し、電圧源の変動に応じて第１のトラ
ンジスタのコレクタ電流を制御することにより、第１グ
リッドまたはカソードに印加する電圧をフィードバック
制御し、常に一定電圧に保持することができ、この種Ｃ
ＲＴのカットオフ調整を安定化することができる。
また、ブランキングパルス入力に応じてオンオフする第
２のトランジスタおよびこの第２のトランジスタ出力に
応じてオンオフする第３のトランジスタからなる帰線消
去回路は、帰線期間中安定化電圧を陰極線管のカットオ
フ電圧以下に保持するので、安定かつ確実に帰線消去を
行うことができる。そして直流電圧源に設けたコンデン
サは、電源オフ状態で、充電された電荷を所要時間に渡
って放電することによりスポットキラー作用を達成する
ことができる。
２のトランジスタおよびこの第２のトランジスタ出力に
応じてオンオフする第３のトランジスタからなる帰線消
去回路は、帰線期間中安定化電圧を陰極線管のカットオ
フ電圧以下に保持するので、安定かつ確実に帰線消去を
行うことができる。そして直流電圧源に設けたコンデン
サは、電源オフ状態で、充電された電荷を所要時間に渡
って放電することによりスポットキラー作用を達成する
ことができる。
次に、本発明に係る陰極線管（ＣＲＴ）回路の実施例に
つき、添付図面を参照しながら以下詳細に説明する。
つき、添付図面を参照しながら以下詳細に説明する。
第１図は、本発明回路の一実施例であって、グリッドド
ライブ回路を示すものである。本実施例は、ＣＲＴの第
１グリッドＧ１のドライブ回路を示し、フライバックト
ランスＦＢＴの２次側に得られる負電圧Ｖ０を負電圧源
とし、これをダイオードＤ１およびコンデンサＣ１を介
し、さらにフィードバック回路ＦＢＣを介して第１グリ
ッドＧ１に供給し、所定のバイアス電圧を得るよう構成
したものである。フィードバック回路ＦＢＣは、負電圧
源と第１グリッドＧ１との間に抵抗器Ｒ１を接続配置
し、この抵抗器Ｒ１と第１グリッドＧ１との接続間にト
ランジスタＴＲ１のコレクタを接続すると共にトランジ
スタＴＲ１のベースを分圧抵抗器Ｒ１，Ｒ２に可変抵抗
器ＶＲ１を直列接続した分圧回路に接続する。なお、前
記トランジスタＴＲ１のエミッタはツェナダイオードＤ
２を介してこれを接地すると共に抵抗器Ｒ４を介して前
記抵抗器Ｒ１と共通の負電圧源に接続する。
ライブ回路を示すものである。本実施例は、ＣＲＴの第
１グリッドＧ１のドライブ回路を示し、フライバックト
ランスＦＢＴの２次側に得られる負電圧Ｖ０を負電圧源
とし、これをダイオードＤ１およびコンデンサＣ１を介
し、さらにフィードバック回路ＦＢＣを介して第１グリ
ッドＧ１に供給し、所定のバイアス電圧を得るよう構成
したものである。フィードバック回路ＦＢＣは、負電圧
源と第１グリッドＧ１との間に抵抗器Ｒ１を接続配置
し、この抵抗器Ｒ１と第１グリッドＧ１との接続間にト
ランジスタＴＲ１のコレクタを接続すると共にトランジ
スタＴＲ１のベースを分圧抵抗器Ｒ１，Ｒ２に可変抵抗
器ＶＲ１を直列接続した分圧回路に接続する。なお、前
記トランジスタＴＲ１のエミッタはツェナダイオードＤ
２を介してこれを接地すると共に抵抗器Ｒ４を介して前
記抵抗器Ｒ１と共通の負電圧源に接続する。
このように回路構成したフィードバック回路ＦＢＣは、
フライバックトランスＦＢＴにおいて所要の出力負電圧
Ｖ０が得られている場合、ダイオードＤ１を介して整流
された電圧Ｖ１は、抵抗器Ｒ１を介してＣＲＴの第１グ
リッドＧ１へ印加される。しかるに、ＣＲＴの負荷に変
動を生じ、フライバックトランスＦＢＴの出力負電圧Ｖ
０が、例えば接地側に上昇したとすると、ダイオードＤ
１で整流された電圧Ｖ１も同様に上昇し、第１グリッド
Ｇ１の入力電圧Ｖ２も上昇することになる。この場合、
上昇した入力電圧Ｖ２は抵抗器Ｒ１，Ｒ２および可変抵
抗器ＶＲ１により分圧されてトランジスタＴＲ１のベー
スに印加され、このベース電圧Ｖ３も増大する結果、ト
ランジスタＴＲ１のコレクタ電流が減少し入力電圧Ｖ２
を負電圧に下降させる。すなわち、入力電圧Ｖ２の上昇
分に応じて、分圧抵抗器Ｒ１、可変抵抗器ＶＲ１および
トランジスタＴＲ１のベース−コレクタ間で形成される
フィードバックループと、トランジスタＴＲ１のエミッ
タにおけるツェナダイオードＤ２で設定される基準電圧
とにより、抵抗器Ｒ１における電圧降下を調整して、前
記入力電圧Ｖ２の上昇分を相殺し、入力電圧Ｖ２を常に
一定値に保持することができる。なお、負電圧源が負側
に下降した場合には、前記と逆の動作を行い、入力電圧
Ｖ２を常に一定値に保持する。
フライバックトランスＦＢＴにおいて所要の出力負電圧
Ｖ０が得られている場合、ダイオードＤ１を介して整流
された電圧Ｖ１は、抵抗器Ｒ１を介してＣＲＴの第１グ
リッドＧ１へ印加される。しかるに、ＣＲＴの負荷に変
動を生じ、フライバックトランスＦＢＴの出力負電圧Ｖ
０が、例えば接地側に上昇したとすると、ダイオードＤ
１で整流された電圧Ｖ１も同様に上昇し、第１グリッド
Ｇ１の入力電圧Ｖ２も上昇することになる。この場合、
上昇した入力電圧Ｖ２は抵抗器Ｒ１，Ｒ２および可変抵
抗器ＶＲ１により分圧されてトランジスタＴＲ１のベー
スに印加され、このベース電圧Ｖ３も増大する結果、ト
ランジスタＴＲ１のコレクタ電流が減少し入力電圧Ｖ２
を負電圧に下降させる。すなわち、入力電圧Ｖ２の上昇
分に応じて、分圧抵抗器Ｒ１、可変抵抗器ＶＲ１および
トランジスタＴＲ１のベース−コレクタ間で形成される
フィードバックループと、トランジスタＴＲ１のエミッ
タにおけるツェナダイオードＤ２で設定される基準電圧
とにより、抵抗器Ｒ１における電圧降下を調整して、前
記入力電圧Ｖ２の上昇分を相殺し、入力電圧Ｖ２を常に
一定値に保持することができる。なお、負電圧源が負側
に下降した場合には、前記と逆の動作を行い、入力電圧
Ｖ２を常に一定値に保持する。
前述したＣＲＴの第１グリッドＧ１に対するバイアス電
圧安定化回路に対し、スイッチングトランジスタＴＲ２
を設け、このトランジスタＴＲ２のコレクタを抵抗器Ｒ
５を介して前記フィードバック回路ＦＢＣを構成するト
ランジスタＴＲ１のベースに接続し、一方エミッタを接
地する。また、前記トランジスタＴＲ２のベースを抵抗
器Ｒ６を介して前述した負電圧源に接続すると共に抵抗
器Ｒ７を介して接地し、さらに抵抗器Ｒ８を介してブラ
ンキングパルスを供給するためのスイッチングトランジ
スタＴＲ３のコレクタに接続する。このトランジスタＴ
Ｒ３のコレクタにはさらに抵抗器Ｒ９を介して映像信号
または偏向信号等の正の電圧源に接続し、一方エミッタ
は接地する。そして、トランジスタＴＲ３のベースに抵
抗器Ｒ１０を介して正のブランキングパルスを供給する
よう回路構成する。
圧安定化回路に対し、スイッチングトランジスタＴＲ２
を設け、このトランジスタＴＲ２のコレクタを抵抗器Ｒ
５を介して前記フィードバック回路ＦＢＣを構成するト
ランジスタＴＲ１のベースに接続し、一方エミッタを接
地する。また、前記トランジスタＴＲ２のベースを抵抗
器Ｒ６を介して前述した負電圧源に接続すると共に抵抗
器Ｒ７を介して接地し、さらに抵抗器Ｒ８を介してブラ
ンキングパルスを供給するためのスイッチングトランジ
スタＴＲ３のコレクタに接続する。このトランジスタＴ
Ｒ３のコレクタにはさらに抵抗器Ｒ９を介して映像信号
または偏向信号等の正の電圧源に接続し、一方エミッタ
は接地する。そして、トランジスタＴＲ３のベースに抵
抗器Ｒ１０を介して正のブランキングパルスを供給する
よう回路構成する。
このように回路構成することにより、トランジスタＴＲ
３にブランキングパルスが入力しない状態では、トラン
ジスタＴＲ２のベース電圧Ｖ４は、負電圧源による負電
圧Ｖ１とトランジスタＴＲ３のコレクタ側の正電圧Ｖ６
とが作用して、トランジスタＴＲ２はオフ状態であるた
め、ＣＲＴの第１グリッドＧ１は所定のバイアス電圧に
保持される。
３にブランキングパルスが入力しない状態では、トラン
ジスタＴＲ２のベース電圧Ｖ４は、負電圧源による負電
圧Ｖ１とトランジスタＴＲ３のコレクタ側の正電圧Ｖ６
とが作用して、トランジスタＴＲ２はオフ状態であるた
め、ＣＲＴの第１グリッドＧ１は所定のバイアス電圧に
保持される。
次いで、ブランキングパルスがトランジスタＴＲ３のベ
ースに入力すると、トランジスタＴＲ３がオン状態とな
りそのコレクタ電圧Ｖ５が低下し、トランジスタＴＲ２
のベース電圧Ｖ４は負電圧となりこのトランジスタＴＲ
２をオン状態にする。この結果、トランジスタＴＲ２の
コレクタ電流が増大してフィードバック用トランジスタ
ＴＲ１のベース電圧Ｖ３は接地方向に増大し、第１グリ
ッドＧ１へのバイアス電圧Ｖ２を負方向に増大してこれ
をＣＲＴのカットオフ電圧以下に保持し、帰線消去作用
を安定かつ確実に達成することができる。
ースに入力すると、トランジスタＴＲ３がオン状態とな
りそのコレクタ電圧Ｖ５が低下し、トランジスタＴＲ２
のベース電圧Ｖ４は負電圧となりこのトランジスタＴＲ
２をオン状態にする。この結果、トランジスタＴＲ２の
コレクタ電流が増大してフィードバック用トランジスタ
ＴＲ１のベース電圧Ｖ３は接地方向に増大し、第１グリ
ッドＧ１へのバイアス電圧Ｖ２を負方向に増大してこれ
をＣＲＴのカットオフ電圧以下に保持し、帰線消去作用
を安定かつ確実に達成することができる。
また、本実施例回路において、第１グリッドＧ１の負電
圧源側に設けたコンデンサＣ１は、ＣＲＴの動作中にお
いて充電されているため、例えばＣＲＴの電源をオフ状
態にした場合、前記コンデンサＣ１に充電された電荷が
負荷回路を介して所要の時定数で放電が行われるため、
第１グリッドＧ１は所要時間負電圧に保持することがで
き、これによりカソードＫにより余熱で発生しアノード
の残存容量で移動する電子ビームをカットオフしてスポ
ットの発生を防止する。
圧源側に設けたコンデンサＣ１は、ＣＲＴの動作中にお
いて充電されているため、例えばＣＲＴの電源をオフ状
態にした場合、前記コンデンサＣ１に充電された電荷が
負荷回路を介して所要の時定数で放電が行われるため、
第１グリッドＧ１は所要時間負電圧に保持することがで
き、これによりカソードＫにより余熱で発生しアノード
の残存容量で移動する電子ビームをカットオフしてスポ
ットの発生を防止する。
第２図は、本発明回路の別の実施例であって、ＣＲＴの
カソードＫのドライブ回路を示す。すなわち、本実施例
回路は、ＣＲＴの第１グリッドＧ１に映像出力回路で得
られる映像出力信号を入力し、カソードＫにカットオフ
調整を行う正電圧源を接続したものである。従って、本
実施例回路においては、フライバックトランスＦＢＴを
２次側に得られる正電圧Ｖ０を正電圧源とし、これをダ
イオードＤ１およびコンデンサＣ１を介し、さらにフィ
ードバック回路ＦＢＣを介してカソードＫに供給し、所
定のバイアス電圧を得るよう構成したものである。この
ため、本実施例回路では、第１図に示す実施例回路と比
較し、全く同一の回路構成であり、有極性の素子につい
てその極性が反対となるよう設定したものである。仍っ
て、本実施例回路において、第１図に示す回路と同一の
構成部分については同一の参照符号を付し、その詳細な
説明は省略する。また、本実施例回路の動作について
も、単に取扱う符号の極性のみが異なるだけで、前述し
た回路と全く同様である。
カソードＫのドライブ回路を示す。すなわち、本実施例
回路は、ＣＲＴの第１グリッドＧ１に映像出力回路で得
られる映像出力信号を入力し、カソードＫにカットオフ
調整を行う正電圧源を接続したものである。従って、本
実施例回路においては、フライバックトランスＦＢＴを
２次側に得られる正電圧Ｖ０を正電圧源とし、これをダ
イオードＤ１およびコンデンサＣ１を介し、さらにフィ
ードバック回路ＦＢＣを介してカソードＫに供給し、所
定のバイアス電圧を得るよう構成したものである。この
ため、本実施例回路では、第１図に示す実施例回路と比
較し、全く同一の回路構成であり、有極性の素子につい
てその極性が反対となるよう設定したものである。仍っ
て、本実施例回路において、第１図に示す回路と同一の
構成部分については同一の参照符号を付し、その詳細な
説明は省略する。また、本実施例回路の動作について
も、単に取扱う符号の極性のみが異なるだけで、前述し
た回路と全く同様である。
前述した実施例から明らかなように、本発明によれば、
ＣＲＴの第１グリッドまたはカソードに対するバイアス
電圧として所定の電圧源と接続するに際し、分圧器を介
して得られる電圧と基準電圧とを比較し、電圧源の変動
時にコレクタ電流を制御するトランジスタを設けて、バ
イアス電圧を一定に保持するフィードバック回路を構成
することにより、簡単な回路構成で第１グリッドまたは
カソードに対するバイアス電圧の安定化を実現すること
ができる。
ＣＲＴの第１グリッドまたはカソードに対するバイアス
電圧として所定の電圧源と接続するに際し、分圧器を介
して得られる電圧と基準電圧とを比較し、電圧源の変動
時にコレクタ電流を制御するトランジスタを設けて、バ
イアス電圧を一定に保持するフィードバック回路を構成
することにより、簡単な回路構成で第１グリッドまたは
カソードに対するバイアス電圧の安定化を実現すること
ができる。
また、本発明のドライブ回路を採用することにより、電
圧源の変動に伴う帰線消去やスポット防止の不安定化に
対しても、安定に作動し得る帰線消去回路やスポットキ
ラー回路を達成することができる。
圧源の変動に伴う帰線消去やスポット防止の不安定化に
対しても、安定に作動し得る帰線消去回路やスポットキ
ラー回路を達成することができる。
以上、本発明の好適な実施例について説明したが、本発
明はこれらの実施例に限定されることなく、本発明の精
神を逸脱しない範囲内において種々の設計変更をなし得
ることは勿論である。
明はこれらの実施例に限定されることなく、本発明の精
神を逸脱しない範囲内において種々の設計変更をなし得
ることは勿論である。
第１図は本発明に係る陰極線管回路の一実施例を示すグ
リッドドライブ回路図、第２図は本発明回路の別の実施
例を示すカソードドライブ回路図である。 Ｋ……カソード Ｇ１……第１グリッド Ｄ１……ダイオード Ｄ２……ツェナダイオード Ｒ１〜Ｒ１０……抵抗器 ＶＲ１……可変抵抗器 ＴＲ１……トランジスタ（フィードバック用） ＴＲ２……スイッチングトランジスタ ＴＲ３……トランジスタ（ブランキングパルス用） ＦＢＴ……フライバックトランス Ｃ１……コンデンサ Ｖ０……負電圧（正電圧） Ｖ１……直流整流電圧 Ｖ２……バイアス電圧 Ｖ３……トランジスタＴＲ１のベース電圧 Ｖ４……トランジスタＴＲ２のベース電圧 Ｖ５……トランジスタＴＲ３のコレクタ電圧 Ｖ６……正電圧源の電圧（負電圧源の電圧）
リッドドライブ回路図、第２図は本発明回路の別の実施
例を示すカソードドライブ回路図である。 Ｋ……カソード Ｇ１……第１グリッド Ｄ１……ダイオード Ｄ２……ツェナダイオード Ｒ１〜Ｒ１０……抵抗器 ＶＲ１……可変抵抗器 ＴＲ１……トランジスタ（フィードバック用） ＴＲ２……スイッチングトランジスタ ＴＲ３……トランジスタ（ブランキングパルス用） ＦＢＴ……フライバックトランス Ｃ１……コンデンサ Ｖ０……負電圧（正電圧） Ｖ１……直流整流電圧 Ｖ２……バイアス電圧 Ｖ３……トランジスタＴＲ１のベース電圧 Ｖ４……トランジスタＴＲ２のベース電圧 Ｖ５……トランジスタＴＲ３のコレクタ電圧 Ｖ６……正電圧源の電圧（負電圧源の電圧）
Claims (1)
- 【請求項１】直流電圧源と、 該直流電圧源から直流電圧が供給される電圧降下素子
と、 該電圧降下素子から供給される直流電圧を分圧する分圧
回路と、 前記分圧回路の出力を基準電圧と比較して前記電圧降下
素子に流れる電流を制御して安定化電圧を取出す第１の
トランジスタからなる比較回路と、 ブランキングパルス入力に応じてオンオフする第２のト
ランジスタと、 前記第２のトランジスタ出力に応じて前記第１のトラン
ジスタ出力から取出す安定化電圧を陰極線管のカットオ
フ電圧以下に保持する第３のトランジスタからなる帰線
消去回路とを備え、 前記安定化電圧を陰極線管のカソード又は第１グリッド
の一方に供給し、他方に映像信号を供給するよう接続配
置すると共に、 陰極線管の電源をオフ状態にした際に、前記直流電圧源
に設けたコンデンサの充電電荷が所要時間で放電してス
ポットキラー動作を行うよう前記コンデンサを接続配置
したことを特徴とする陰極線管回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62187692A JPH0652940B2 (ja) | 1987-07-29 | 1987-07-29 | 陰極線管回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62187692A JPH0652940B2 (ja) | 1987-07-29 | 1987-07-29 | 陰極線管回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432778A JPS6432778A (en) | 1989-02-02 |
| JPH0652940B2 true JPH0652940B2 (ja) | 1994-07-06 |
Family
ID=16210478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62187692A Expired - Fee Related JPH0652940B2 (ja) | 1987-07-29 | 1987-07-29 | 陰極線管回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652940B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147565B2 (ja) * | 1978-08-18 | 1986-10-20 | Deere & Co |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147565U (ja) * | 1984-08-31 | 1986-03-29 | 日本電気ホームエレクトロニクス株式会社 | キヤラクタデイスプレイ用輝度調整回路 |
-
1987
- 1987-07-29 JP JP62187692A patent/JPH0652940B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147565B2 (ja) * | 1978-08-18 | 1986-10-20 | Deere & Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432778A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078507A (en) | High voltage shutdown circuit responsive to excessive beam current and high voltage | |
| JPH05110886A (ja) | 映像管用グリツドバイアス制御回路 | |
| US4488181A (en) | Electron beam suppression circuit for a television receiver | |
| KR940003051B1 (ko) | 비데오 영상 표시 시스템 | |
| US3706023A (en) | High voltage regulation circuit for television receiver | |
| US4385264A (en) | Start-up circuit for a power supply | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| JPH0652940B2 (ja) | 陰極線管回路 | |
| US5982641A (en) | High-voltage power supply for video display apparatus | |
| US4275338A (en) | Anti-spot burn protection for CRT | |
| US4719394A (en) | Horizontal output circuit | |
| US4338549A (en) | Vertical deflection circuit | |
| KR19990003850A (ko) | 모니터용 수평 라스터의 센터 조정회로 | |
| US4651063A (en) | Horizontal deflection circuit | |
| JPH0436628B2 (ja) | ||
| JPH0436629B2 (ja) | ||
| US4439713A (en) | Deflection control circuit for image pick-up tube | |
| US6285143B1 (en) | Video display protection circuit | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| EP0092954B1 (en) | Electron beam suppression circuit for a television display system | |
| JPS6138671B2 (ja) | ||
| JP2552551B2 (ja) | 陰極線管の高圧放電回路 | |
| JP2596729B2 (ja) | 水平偏向回路 | |
| GB2311708A (en) | A horizontal deflection output circuit | |
| JP3536291B2 (ja) | スポットキラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |