JPH0650869Y2 - サンプリング周波数判別回路 - Google Patents
サンプリング周波数判別回路Info
- Publication number
- JPH0650869Y2 JPH0650869Y2 JP19533186U JP19533186U JPH0650869Y2 JP H0650869 Y2 JPH0650869 Y2 JP H0650869Y2 JP 19533186 U JP19533186 U JP 19533186U JP 19533186 U JP19533186 U JP 19533186U JP H0650869 Y2 JPH0650869 Y2 JP H0650869Y2
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- circuit
- signal
- digital audio
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、サンプリング周波数判別回路にかかり、特に
デジタル・オーディオ・ソースからDAT（デジタル・オ
ーディオ・テープ）装置やD/Aコンバータ・ユニットに
入力されるデジタル音声信号のサンプリング周波数を判
別する回路に関する。
デジタル・オーディオ・ソースからDAT（デジタル・オ
ーディオ・テープ）装置やD/Aコンバータ・ユニットに
入力されるデジタル音声信号のサンプリング周波数を判
別する回路に関する。
〈従来の技術〉 第３図に示すように、CD（コンパクト・ディスク）装置
８、DBS（ダイレクト・ブロードキャスティング・サテ
ライト）装置９、DAT装置10を含むデジタル・オーディ
オ・システムにおいては、これら各装置８〜10から出力
されるデジタル音声信号のサンプリング周波数を識別し
て表示、その他の制御をしたい場合がある。たとえば、
第３図のオーディオ・システムにおいて11がDAT装置で
あるとすれば、各装置から出力されるデジタル音声信号
のサンプリング周波数を判別して、該DAT装置11の表示
部に表示したり、該サンプリング周波数に応じてテープ
走行速度等を制御しなければならない。
８、DBS（ダイレクト・ブロードキャスティング・サテ
ライト）装置９、DAT装置10を含むデジタル・オーディ
オ・システムにおいては、これら各装置８〜10から出力
されるデジタル音声信号のサンプリング周波数を識別し
て表示、その他の制御をしたい場合がある。たとえば、
第３図のオーディオ・システムにおいて11がDAT装置で
あるとすれば、各装置から出力されるデジタル音声信号
のサンプリング周波数を判別して、該DAT装置11の表示
部に表示したり、該サンプリング周波数に応じてテープ
走行速度等を制御しなければならない。
このため、例えば第４図に示すように、デジタル・オー
ディオ・ソースであるCD装置12から出力されるデジタル
音声信号SAをDAT装置14に入力するシステムにおいて
は、デジタル音声信号SAに含まれるクロック信号を抽
出、出力するPLL回路16にサンプリング周波数判別部17
を接続し、該判別部17において各サンプリング周波数に
応じて予め定められているスレッシュレベルES1,ES2とP
LL回路16に内蔵されているVCO（可変電圧発振回路）の
出力電圧Ｅをコンパレートすることにより、サンプリン
グ周波数を判別するようにしている。
ディオ・ソースであるCD装置12から出力されるデジタル
音声信号SAをDAT装置14に入力するシステムにおいて
は、デジタル音声信号SAに含まれるクロック信号を抽
出、出力するPLL回路16にサンプリング周波数判別部17
を接続し、該判別部17において各サンプリング周波数に
応じて予め定められているスレッシュレベルES1,ES2とP
LL回路16に内蔵されているVCO（可変電圧発振回路）の
出力電圧Ｅをコンパレートすることにより、サンプリン
グ周波数を判別するようにしている。
尚、第４図において13はデジタル音声送信部、15は、デ
ジタル音声受信部である。
ジタル音声受信部である。
第５図は、かかる従来のサンプリング周波数判別回路の
動作説明図であり、横軸にVCOの出力電圧値Ｅ（volt）
をとり、縦軸にVCOの発振周波数ｆ（KHz）ををとったも
のである。尚、F38,F44.1,F48は、サンプリング周波数
が32KHz,44.1KHz,48KHz時のデジタル音声信号に含まれ
るクロックの周波数である。
動作説明図であり、横軸にVCOの出力電圧値Ｅ（volt）
をとり、縦軸にVCOの発振周波数ｆ（KHz）ををとったも
のである。尚、F38,F44.1,F48は、サンプリング周波数
が32KHz,44.1KHz,48KHz時のデジタル音声信号に含まれ
るクロックの周波数である。
VCOの出力電圧Ｅの変化によりPLL回路16から出力される
クロック信号の周波数は、通常５−Ａで示す直線に従っ
て変化する。換言すれば、PLLがデジタル音声信号に含
まれたクロックの周波数にロックすると、サンプリング
周波数が32KHzの時には、VCOの電圧はE1（volt）にな
り、44.1KHzの時にはE2（volt）、48KHzの時にはE3（vo
lt）となる。そこでスレッシュレベルES1、ES2をE1〜E2
間及びE2〜E3間にもうけることにより、VCO出力電圧Ｅ
がES1以下の時は、サンプリング周波数は32KHzであると
みなし、ES1〜ES2の時は44.1KHz、ES2以上の時は48KHz
と判別する。
クロック信号の周波数は、通常５−Ａで示す直線に従っ
て変化する。換言すれば、PLLがデジタル音声信号に含
まれたクロックの周波数にロックすると、サンプリング
周波数が32KHzの時には、VCOの電圧はE1（volt）にな
り、44.1KHzの時にはE2（volt）、48KHzの時にはE3（vo
lt）となる。そこでスレッシュレベルES1、ES2をE1〜E2
間及びE2〜E3間にもうけることにより、VCO出力電圧Ｅ
がES1以下の時は、サンプリング周波数は32KHzであると
みなし、ES1〜ES2の時は44.1KHz、ES2以上の時は48KHz
と判別する。
〈発明が解決しようとする問題点〉 しかしながら、温度などの周囲変化で特性直線が５−Ａ
から５−Ｂに変化する。このためサンプリング周波数が
32KHzの時に、PLLが周波数F32でロックするとVCO出力電
圧Ｅは、E1からE4に移動して、ES1＜Ｅ＜ES2になり、4
4.1KHzと誤って判別してしまう。又サンプリング周波数
が44.1KHzの時にPLLが周波数F44.1でロックするとVCO出
力電圧ＥはE2からE5に移動し、ES2＜Ｅとなり、48KHzと
誤って判別するという問題点があった。
から５−Ｂに変化する。このためサンプリング周波数が
32KHzの時に、PLLが周波数F32でロックするとVCO出力電
圧Ｅは、E1からE4に移動して、ES1＜Ｅ＜ES2になり、4
4.1KHzと誤って判別してしまう。又サンプリング周波数
が44.1KHzの時にPLLが周波数F44.1でロックするとVCO出
力電圧ＥはE2からE5に移動し、ES2＜Ｅとなり、48KHzと
誤って判別するという問題点があった。
以上から本考案の目的は、温度などの周囲変化に影響さ
れずにサンプリング周波数を確実に判別できるサンプリ
ング周波数判別回路を提供することにある。
れずにサンプリング周波数を確実に判別できるサンプリ
ング周波数判別回路を提供することにある。
〈問題点を解決するための手段〉 第１図は、本考案の実施例を示すブロック図である。
１はCD装置、３はDAT装置、５は、PLL回路、６は分周
器、７はサンプリング周波数判別回路、7aはラッチ回
路、7bは基準信号発生器、7cはカウンター回路、7dはホ
ールド回路、7eは判別部である。
器、７はサンプリング周波数判別回路、7aはラッチ回
路、7bは基準信号発生器、7cはカウンター回路、7dはホ
ールド回路、7eは判別部である。
〈作用〉 デジタル・オーディオ・ソースであるCD装置１から出力
されるデジタル音声信号SAに含まれるクロック信号C
Lを、PLL回路５から出力し、その出力されたクロック信
号CLを分周器６で分周してサンプリング周波数に応じた
パルス幅を有する信号FSを発生し、このサンプリング周
波数信号FSのパルス幅に基いて、サンプリング周波数を
判別する。
されるデジタル音声信号SAに含まれるクロック信号C
Lを、PLL回路５から出力し、その出力されたクロック信
号CLを分周器６で分周してサンプリング周波数に応じた
パルス幅を有する信号FSを発生し、このサンプリング周
波数信号FSのパルス幅に基いて、サンプリング周波数を
判別する。
〈実施例〉 以下、本考案を図面に基づいて説明する。第１図は、本
考案の一実施例を示すブロック図である。
考案の一実施例を示すブロック図である。
まず構成を説明すると、１はCD装置で送信部２を内蔵し
所定のサンプリング周波数のデジタル音声信号SAを出力
する。３は、DAT装置、４はデジタル音声受信部、５は
デジタル音声信号SAに含まれるクロック信号CLを出力す
るPLL回路、６はPLL回路５から出力されるクロック信号
CLを分周してサンプリング周波数に応じたパルス幅を有
するサンプリング周波数信号FSを発生する分周器、７は
サンプリング周波数信号FSのパルス幅に基いてサンプリ
ング周波数を判別する、サンプリング周波数判別回路で
ある。
所定のサンプリング周波数のデジタル音声信号SAを出力
する。３は、DAT装置、４はデジタル音声受信部、５は
デジタル音声信号SAに含まれるクロック信号CLを出力す
るPLL回路、６はPLL回路５から出力されるクロック信号
CLを分周してサンプリング周波数に応じたパルス幅を有
するサンプリング周波数信号FSを発生する分周器、７は
サンプリング周波数信号FSのパルス幅に基いてサンプリ
ング周波数を判別する、サンプリング周波数判別回路で
ある。
サンプリング周波数判別回路７は、サンプリング信号FS
からリセットパルスRSを作るラッチ回路7aと、一定周波
数の基準信号CSを発生する基準信号発生器7bと、２つの
リセットパルスRS間の基準信号CSをカウントするカウン
ター7cと、カウントした値をホールドするホールド回路
7dと、カウント値からサンプリング周波数を判別する判
別部7eを有している。
からリセットパルスRSを作るラッチ回路7aと、一定周波
数の基準信号CSを発生する基準信号発生器7bと、２つの
リセットパルスRS間の基準信号CSをカウントするカウン
ター7cと、カウントした値をホールドするホールド回路
7dと、カウント値からサンプリング周波数を判別する判
別部7eを有している。
以下第２図に示す波形図を参照しながら、第１図の全体
の動作説明をする。
の動作説明をする。
CD装置１により再生されたデジタル音声データーは、デ
ジタル音声送信部２からDAT装置３に送信される。送信
されたデジタル音声信号SAは、デジタル音声受信部４と
PLL回路５に入力される。PLL回路５は、デジタル音声信
号SAに含まれるクロック信号CLを抽出、出力する。デジ
タル音声受信部４では、PLL回路５から出力されたクロ
ック信号CLを基準クロックとして、デジタル音声信号SA
を読み取って図示しない信号処理部に入力する。
ジタル音声送信部２からDAT装置３に送信される。送信
されたデジタル音声信号SAは、デジタル音声受信部４と
PLL回路５に入力される。PLL回路５は、デジタル音声信
号SAに含まれるクロック信号CLを抽出、出力する。デジ
タル音声受信部４では、PLL回路５から出力されたクロ
ック信号CLを基準クロックとして、デジタル音声信号SA
を読み取って図示しない信号処理部に入力する。
PLL回路５から出力されたクロック信号CLを、分周器６
で分周してサンプリング周波数に応じたパルス幅を有す
る信号FSを発生し、該サンプリング周波数信号のパルス
幅に基いてサンプリング周波数を、サンプリング周波数
判別回路７によって判別する。尚、デジタル音声信号SA
のサンプリング周波数としては、32KHz,44.1KHz,48KHz
の３種類がある。
で分周してサンプリング周波数に応じたパルス幅を有す
る信号FSを発生し、該サンプリング周波数信号のパルス
幅に基いてサンプリング周波数を、サンプリング周波数
判別回路７によって判別する。尚、デジタル音声信号SA
のサンプリング周波数としては、32KHz,44.1KHz,48KHz
の３種類がある。
サンプリング周波数判別回路７は、基準信号発生器7bを
内蔵しており、該基準信号発生器7bは、周囲の温度変化
等に関係なく一定周波数の基準信号CS（第２図参照）で
発振する。この基準信号CSと、サンプリング周波数信号
FSとは、ラッチ回路7aに入力され、ここでリセットパル
スRS（第２図）が作られる。このリセットパルスRSでカ
ウンター7cにリセットをかける。カウンター7cにおいて
は、このリセットパルスの一周期に基準信号発生器7bか
ら送られる基準信号CSが何個入力されるかカウントす
る。
内蔵しており、該基準信号発生器7bは、周囲の温度変化
等に関係なく一定周波数の基準信号CS（第２図参照）で
発振する。この基準信号CSと、サンプリング周波数信号
FSとは、ラッチ回路7aに入力され、ここでリセットパル
スRS（第２図）が作られる。このリセットパルスRSでカ
ウンター7cにリセットをかける。カウンター7cにおいて
は、このリセットパルスの一周期に基準信号発生器7bか
ら送られる基準信号CSが何個入力されるかカウントす
る。
第２図のFSは、サンプリング周波数が32KHzの例であ
り、基準クロックCSは16個カウントされる、又44.1KHz,
48KHzの時は、サンプリング周波数信号はFS′，FS″
（第２図参照）のようになり、それぞれ12個、11個カウ
ントされる。このカウントした値はホールド回路7dに入
力され連続したカウント値としてホールド回路7dより出
力され、この出力されたカウント値を判別部7eに入力
し、判別部7eでサンプリング周波数を判別することがで
きる。
り、基準クロックCSは16個カウントされる、又44.1KHz,
48KHzの時は、サンプリング周波数信号はFS′，FS″
（第２図参照）のようになり、それぞれ12個、11個カウ
ントされる。このカウントした値はホールド回路7dに入
力され連続したカウント値としてホールド回路7dより出
力され、この出力されたカウント値を判別部7eに入力
し、判別部7eでサンプリング周波数を判別することがで
きる。
以上はDAT装置にサンプリング周波数判別回路を設けた
場合であるが、本考案はこれに限るものではなく、D/A
コンバータ・ユニット等に設けてもよい。
場合であるが、本考案はこれに限るものではなく、D/A
コンバータ・ユニット等に設けてもよい。
〈考案の効果〉 以上説明してきたように、本考案によれば、デジタル音
声信号SAに含まれるクロック信号CLを分周して、サンプ
リング周波数に応じたパルス幅の信号を発生し、該信号
のパルス幅に基いて、サンプリング周波数FSを判別する
ように構成したので、温度などの周囲変化に影響されず
に、サンプリング周波数を判別できるという効果が得ら
れる。
声信号SAに含まれるクロック信号CLを分周して、サンプ
リング周波数に応じたパルス幅の信号を発生し、該信号
のパルス幅に基いて、サンプリング周波数FSを判別する
ように構成したので、温度などの周囲変化に影響されず
に、サンプリング周波数を判別できるという効果が得ら
れる。
第１図は本考案の一実施例を示すブロック図、第２図は
第１図における各部波形図、 第３図は、本考案の背景図、 第４図および第５図は、従来方法説明図である。 １……CD装置 ３……DAT装置 ４……受信部 ５……PLL回路 ６……分周器 ７……サンプリング周波数判別回路
第１図における各部波形図、 第３図は、本考案の背景図、 第４図および第５図は、従来方法説明図である。 １……CD装置 ３……DAT装置 ４……受信部 ５……PLL回路 ６……分周器 ７……サンプリング周波数判別回路
Claims (1)
- 【請求項１】デジタル・オーディオ・ソースから入力さ
れるデジタル音声信号のサンプリング周波数判別回路に
おいて、 デジタル音声信号に含まれるクロック信号を出力するPL
L回路と、 PLL回路から出力されるクロック信号を分周してサンプ
リング周波数に応じたパルス幅を有するサンプリング周
波数信号を発生するサンプリング周波数信号発生回路
と、 サンプリング周波数信号のパルス幅に基いてサンプリン
グ周波数を判別する判別回路とを有することを特徴とす
る、サンプリング周波数判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19533186U JPH0650869Y2 (ja) | 1986-12-18 | 1986-12-18 | サンプリング周波数判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19533186U JPH0650869Y2 (ja) | 1986-12-18 | 1986-12-18 | サンプリング周波数判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114462U JPS63114462U (ja) | 1988-07-23 |
| JPH0650869Y2 true JPH0650869Y2 (ja) | 1994-12-21 |
Family
ID=31153124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19533186U Expired - Lifetime JPH0650869Y2 (ja) | 1986-12-18 | 1986-12-18 | サンプリング周波数判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650869Y2 (ja) |
-
1986
- 1986-12-18 JP JP19533186U patent/JPH0650869Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114462U (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650869Y2 (ja) | サンプリング周波数判別回路 | |
| US4646167A (en) | Time code decoder | |
| US4342054A (en) | Information read device | |
| US4561021A (en) | Frequency determining apparatus | |
| US4975654A (en) | Data signal discrimination method and apparatus | |
| US5057784A (en) | Automatic reading apparatus for capstan reproducing speed mode | |
| JPS6238022A (ja) | パルス信号の復調回路 | |
| US4727432A (en) | A VDP timing signal generator producing clock signals in phase with produced video sync signals and displaying the inphase condition | |
| WO1982002304A1 (en) | Tone detector circuit | |
| JPS60141025A (ja) | 通信機器におけるト−ン信号発生方式 | |
| JPH04364649A (ja) | 電話回線を利用した映像信号伝送装置 | |
| JPH0222574B2 (ja) | ||
| JP2535393B2 (ja) | 同期信号検出回路 | |
| KR920004447B1 (ko) | 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로 | |
| KR950009741Y1 (ko) | Vcr에서의 재생테이프 속도 자동 판별회로 | |
| JPH0413904Y2 (ja) | ||
| JPH02902B2 (ja) | ||
| JP3162729B2 (ja) | データ再生回路 | |
| JPS59192796U (ja) | 信号伝送器 | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPS6133423B2 (ja) | ||
| JPH0431208B2 (ja) | ||
| JPH0145878B2 (ja) | ||
| JPS63190579A (ja) | サ−ボモ−タ制御回路 | |
| JPS59149072U (ja) | 車両検知器 |