JPH0650485B2 - キャッシュ・メモリ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のキャッシュ・メモリ装置に関
し、特にキャッシュ・メモリ装置のキャッシュ・データ
のリプレース手法に関する。

〔従来の技術〕

情報処理装置は中央処理装置と主記憶装置の２つの装置
をもっており、中央処理装置は動作を行うため主記憶装
置をアクセスすることが必須である。しかし、中央処理
装置が動作する速度に比較して主記憶装置はアクセス速
度が遅いことが通常である。そのため、情報処理装置を
高速化するには主記憶装置を高速化することが重要であ
る。

主記憶装置を高速化するためにはいくつかの方法があ
る。

第１の方法として、高価な高速メモリを使用して主記憶
装置を構成することによって成し遂げられる。

第２の方法として、一部の主記憶装置のみを高速メモリ
によって構成し、他の部分は大容量であるが低速のメモ
リを用いる方法がある。プログラムは一般に少数のプロ
グラムの部分が処理装置の殆どの時間を消費するという
特性があるため、頻繁に実行されるプログラムを高速メ
モリで構成された部分に格納し、それほど頻繁には実行
されることのないプログラムの部分を低速の部分の主記
憶装置に格納することによって全体の平均の主記憶アク
セス時間を大きく改善することができる。

第３の方法はキャッシュ・メモリを用いる方法である。
キャッシュ・メモリは小容量の高速メモリを設けること
は第２の方法と同一であるがデータの格納の方法が異な
っている。第２の方法は主記憶のある特定のアドレス範
囲が高速メモリとして構成されていたが、キャッシュ・
メモリ内には主記憶の任意のアドレス範囲のコピーが格
納されており、どこのアドレス範囲が格納されているか
を示す情報をもっている構成となっている。

キャッシュ・メモリを持つ情報処理装置では中央処理装
置が主記憶装置をアクセスする場合は、まずキャッシュ
・メモリ内に中央処理装置がアクセスしようとしている
主記憶のコピーが保存されているかを調べる。保存され
ていた場合はキャッシュ・ヒットとなり、デーテを中央
処理装置に渡し、主記憶装置をアクセスすることを行わ
ないため高速にアクセスすることができる。もし、保存
されていなかった場合はキャッシュ・ミスヒットとして
主記憶装置をアクセスし、主記憶装置から送られてきた
データを中央処理装置に渡すと同時に、キャッシュ・メ
モリ内にそのデータを保存する。この動作を行うことに
より、頻繁にアクセスされる主記憶の部分はキャッシュ
・メモリ内にコピーが保存されている確率が高くなり、
大部分の主記憶のアクセスはキャッシュ・メモリからデ
ータが供給されることになる。

キャッシュ・メモリを用いた場合の平均主記憶のアクセ
ス時間は 平均主記憶アクセス時間＝ キャッシュ・アクセス時間×キャッシュ・ヒット率＋主
記憶アクセス時間×（１−キャッシュ・ヒット率）と表
すことができ、キャッシュ・ヒット率が大きくなると殆
ど平均主記憶アクセス時間はキャッシュ・メモリ・アク
セス時間と等しくなる。

キャッシュ・ヒット率は実行されるプログラムのふるま
い，キャッシュ・メモリの容量，キャッシュ・メモリの
構成方法，キャッシュ・ミスヒット時のキャッシュ・メ
モリの主記憶のコピーの置き換え手法であるキャッシュ
・リプレースメント・アルゴリズム，ページ・サイズと
呼ばれる一度にキャッシュ・メモリを置き換えるアドレ
ス範囲の大きさによって大きく異なる。

〔発明が解決しようとする課題〕

上述した第１の方法では主記憶装置を高速化するために
は高速のメモリを使用するが、一般に高速メモリは低集
積度，高消費電力かつ高価であり、大容量が求められる
主記憶装置に高速のメモリを用いると、大消費電力，大
型化，高価格化を招いてしまうという大きな問題点があ
る。

第２の方法では第１の問題点を特定の領域にのみ高速メ
モリを割当てることによって解決している。頻繁に実行
されるプログラムを格納する主記憶装置のメモリのみを
高速メモリに割当てることよって、すべてのメモリを高
速化することなく全体の平均主記憶アクセス時間を短く
することが可能となる。しかし、頻繁に実行されるプロ
グラムを決定するにはプログラム全体の動作を解析しな
ければならないが、正確な動作を知るためには実際の情
報処理装置上での解析が必要となる。しかし、プログラ
ムを一度構成し情報処理装置上で解析を行い、その後解
析結果に従ってプログラムを再配置することは大きな工
数を必要とする。また、一度完成されたプログムがその
後の変更によって動作が大きく変化してしまうというこ
とも考えられる。この場合に再び、配置し直すことは大
きな工数がかかるばかりではなく、不可能になる場合も
ある。

第３の方法は多くの情報処理装置で実現されている方法
であり、キャッシュ・メモリの容量，方式，リプレース
メント・アルゴリズムを適当なものにすることによって
大きく平均主記憶アクセス時間の改善を行うことができ
る。しかし、従来はキャッシュ・メモリがアクセスする
主記憶のコピーを保存しておらず、ミスヒットした場合
にはキャッシュ・メモリよりも低速の主記憶のアクセス
が発生することになる。ミスヒットした場合はそのアク
セスしたデータを含むアドレス範囲の主記憶の内容をキ
ャッシュ内にコピーする操作を行うが、キャッシュ容量
が有限であるため以前にコピーした内容を追い出し、新
しい内容をコピーする。このような操作を行った場合、
あるプログラムのキャッシュ・ヒット率が他のプログラ
ムのふるまいによって変化し、実行時間が場合によって
変化してしまうということが起こる。また実行回数は大
変少ないが、実行された場合には高速に実行してもらい
たいプログラムは、前回実行されたときのキャッシュの
内容がすべて追い出されてしまうので、キャッシュの効
果が殆ど現れず高速に実行できないといった問題点が発
生する。

〔課題を解決するための手段〕

本発明のキャッシュ・メモリ装置は、キャッシュ・メモ
リをもつ情報処理置において、論理アドレスから物理ア
ドレスに変換するためのアドレス変換テーブルに前記キ
ャッシュ・メモリにコピーされた場合リプレースの対象
としないことを示すキャッシュ固定化ビットを設けたア
ドレス変換装置と、リプレースの対象としないことを示
すリプレース禁止ビットをキャッシュ内のデータに付加
した前記キャッシュ・メモリとを備えることを特徴とす
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図(a)は本発明の一実施例を示すブロック図、第１
図(b)，(c)は第１図(a)におけるアドレス変換テーブ
ル，キャッシュ・メモリの一例を示す構成図である。

中央処理装置１はプログラムの実行を制御する。主記憶
装置２には中央処理装置１が使用アクセスするプログラ
ム，データとアドレス変換テーブル１２が格納されてい
るる。実行ユニット３は中央処理装置１内でプログラム
の実行を行い、外部メモリのアクセスを行う。アドレス
変換装置４はプログラムが要求した主記憶アクセス・ア
ドレスを実際の主記憶のアドレスに変換する。５はキャ
ッシュ・メモリ装置である。

今、実行ユニット３が主記憶をアクセスしようとした場
合、実行ユニット３はアクセスするアドレスを論理アド
レス・バス６を使用してアドレス変換装置４に渡す。ア
ドレス変換装置４は実行ユニット３から渡された論理ア
ドレスを実際に主記憶をアクセスするための物理アドレ
スに変換を行う。変換には主記憶上にあるアドレス変換
テーブル１２を検索し、その内容に従って変換を行う。
アドレス変換テーブル１２にはキャッシュ・メモリにコ
ピーされた場合リプレースの対象としないことを示すキ
ャッシュ固定化ビット１３をもっている。アドレス変換
装置４はこのキャッシュ固定化ビット１３がセットされ
ていたならば、キャッシュ・メモリ装置５に対し主記憶
をアクセスするアドレスを物理アドレス・バス７を用い
てキャッシュ・メモリ装置５に指示すると同時に、今ア
クセスするデータをキャッシュ内に固定する旨をキャッ
シュ固定化指示信号８を用いて指示する。

キャッシュ・メモリ装置５はアクセスを要求されたアド
レスの内容ががキャッシュ・メモリ装置５内に存在した
場合、読出しならばそのデータをデータ・バス１１を用
いて実行ユニット３に渡し、書込みならばキャッシュ内
のデータをデータ・バス１１によって送られてきたデー
タで置き換える。このとき、アクセスされたアドレスに
対しキャッシュ固定化指示信号８によってキャッシュの
固定化の指示がなされていたならば、アクセスされたデ
ータにリプレースの対象としない旨のリプレース禁止ビ
ット１５を立てる。反対に、固定化しない指示がなされ
た場合にはリプレース禁止ビット１５をクリアする。

アクセスされたアドレスの内容がキャッシュ・メモリ装
置５内に存在しなかった場合はキャッシュ・メモリ装置
５は主記憶装置２に対してクセス・アドレスをシステム
・アドレス・バス９を用いて指示してアクセスを行う。
読出しの場合、読み出されたデータが主記憶装置２から
システム・データ・バス１０を用いて送られてきたなら
ば、キャッシュ・メモリ装置５はそれをデータ・バス１
１を用いて実行ユニット３に送ると同時にキャッシュ・
メモリ装置５内に書き込む。書込みの場合はその書込み
データをシステム・バス１０を通して主記憶装置２に送
って書き込むと同時にキャッシュ・メモリ装置５内にも
書き込む。キャッシュ・メモリ装置５内の書き込む位置
はキャッシュ・メモリ１４のリプレース禁止ビット１５
が設定されているところを選択から除外して決定する。
また、同時にキャッシュ固定化指示信号８によってキャ
ッシュ固定化が指示されていた場合には新しく書き込ま
れたデータのリプレース禁止ビット１５もセットするこ
とは言うまでもない。

この処理によりキャッシュ固定化ビット１３が付けられ
たアドレス範囲の主記憶のデータは一度キャッシュ・メ
モリ１４内に格納されたならば固定化を解除されるまで
キャッシュ・メモリ装置５内に保持されることになる。

〔発明の効果〕

以上説明したように本発明は、プログラムの配置を変更
することなくアドレス変換テーブルの内容を変更するこ
とによって、簡単に特定のアドレス範囲をキャッシュ・
メモリ上に固定することができ、プログラムの配置の変
更やハードウェアの設定の変更や改造を行うことなしに
高速メモリを配置できる。

また、従来は特定領域を高速なメモリとした場合には高
速メモリの思恵が他のプログラムでは受けることができ
なかったが、本発明では固定化されたキャッシュ・メモ
リ領域以外は通常のキャッシュ・メモリとして利用で
き、他のプログラムも高速化できる利点がある。さら
に、特定のアドレス範囲を高速なメモリに柔軟に配置で
きるので、実行速度の厳しいプログラムを他のプログラ
ムの影響を受けずに高速に実行させることができる。

【図面の簡単な説明】

第１図(a)は本発明の一実施例を示すブロック図、(b)，
(c)は第１図(a)におけるアドレス変換テーブル，キャッ
シュ・メモリの一例を示す構成図である。 １……中央処理装置、２……主記憶装置、３……実行ユ
ニット、４……アドレス変換装置、５……キャッシュ・
メモリ装置、６……論理アドレス・バス、７……物理ア
ドレス・バス、８……キャッシュ固定化指示信号、９…
…システム・アドレス・バス、１０……システム・デー
タ・バス、１１……データ・バス、１２……アドレス変
換テーブル、１３……キャッシュ固定化ビット、１４…
…キャッシュ・メモリ、１５……リプレース禁止ビッ
ト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】キャッシュ・メモリをもつ情報処理装置に
   おいて、論理アドレスから物理アドレスに変換するため
   のアドレス変換テーブルに前記キャッシュ・メモリにコ
   ピーされた場合リプレースの対象としないことを示すキ
   ャッシュ固定化ビットを設けたアドレス変換装置と、リ
   プレースの対象としないことを示すリプレース禁止ビッ
   トをキャッシュ内のデータに付加した前記キャッシュ・
   メモリとを備えることを特徴とするキャッシュ・メモリ
   装置。