JPH0646802B2 - Signal processing circuit - Google Patents

Signal processing circuit

Info

Publication number
JPH0646802B2
JPH0646802B2 JP60161942A JP16194285A JPH0646802B2 JP H0646802 B2 JPH0646802 B2 JP H0646802B2 JP 60161942 A JP60161942 A JP 60161942A JP 16194285 A JP16194285 A JP 16194285A JP H0646802 B2 JPH0646802 B2 JP H0646802B2
Authority
JP
Japan
Prior art keywords
signal
transistor
processing circuit
signal processing
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60161942A
Other languages
Japanese (ja)
Other versions
JPS6223690A (en
Inventor
克好 山士家
孝之 森
師久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60161942A priority Critical patent/JPH0646802B2/en
Publication of JPS6223690A publication Critical patent/JPS6223690A/en
Publication of JPH0646802B2 publication Critical patent/JPH0646802B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は映像機器におけるクランプ回路に用いて好適な
信号処理回路に関し、特に水平同期信号を所望のレベル
に伸長する際に有効な技術に関する。
Description: TECHNICAL FIELD The present invention relates to a signal processing circuit suitable for use in a clamp circuit in a video device, and more particularly to a technique effective in expanding a horizontal synchronizing signal to a desired level.

〔背景技術〕[Background technology]

VTRなどの映像機器においては、水平同期信号のレベ
ルと映像信号とのレベルは3:7の比率に定められてい
る。そして、ペディスタルレベルを基準にして信号処理
を行うのであるが、上記ペディスタルレベルの保持にク
ランプ回路が使用される。なお、クランプ回路について
は、「VTR関連基礎講座」(昭和56年9月10日発
行、発行所株式会社ラジオ技術社、pp162〜163)
に記載されている。
In video equipment such as a VTR, the level of the horizontal synchronizing signal and the level of the video signal are set to a ratio of 3: 7. The signal processing is performed with the pedestal level as a reference, and a clamp circuit is used to hold the pedestal level. Regarding the clamp circuit, "VTR-related basic course" (published on September 10, 1981, publishing company, Radio Technology Co., pp162-163)
It is described in.

上記信号処理を行う場合、水平同期信号についていわゆ
るシンク縮みが発生し、3:7の比率がとれず同期がか
かりにくくなる、という問題があった。そこで、ゲルマ
ニウムダイオードの非直線性を利用したシンク伸長回路
を検討し、原信号に縮みがあってもこれを補正するよう
に構成したのであるが、上記シンク伸長回路はIC内に
設けることができない。
In the case of performing the above signal processing, there is a problem that so-called sync contraction occurs in the horizontal synchronizing signal, and the ratio of 3: 7 cannot be obtained, which makes it difficult to synchronize. Therefore, a sink expansion circuit utilizing the non-linearity of the germanium diode was examined and configured to correct the contraction of the original signal, but the sync expansion circuit cannot be provided in the IC. .

このため、ICの外部接続ピンの増加,外付け部品の増
加となるので、集積度の低下,実装密度の低下の一因と
なることが本発明者等によって明らかにされた。
As a result, it has been clarified by the present inventors that the number of external connection pins of the IC increases and the number of external parts increases, which is one of the causes of the decrease in the degree of integration and the decrease in mounting density.

上記問題点の解決にあたっては、シンク伸長を行う信号
処理回路をIC内に他の回路と一体に形成する以外にな
い。
To solve the above problems, there is no choice but to form a signal processing circuit for performing sync extension in the IC integrally with other circuits.

そこで、本発明者等は入力回路が共通の1の増幅器で映
像信号を増幅し、他の増幅器で水平同期信号を増幅した
後に両者を合成すれば、上記問題点を解決できることに
幾付き、本発明を提案するに至った。
Therefore, the present inventors have found that the above problem can be solved by amplifying a video signal with a single amplifier having a common input circuit, amplifying a horizontal synchronizing signal with another amplifier, and then synthesizing the two signals. He came to propose an invention.

〔発明の目的〕[Object of the Invention]

本発明の目的は、水平同期信号等のレベル伸長を行うこ
とのできる信号処理回路を他の回路と一体にIC内に形
成することにある。
It is an object of the present invention to form a signal processing circuit capable of expanding the level of a horizontal synchronizing signal or the like in an IC together with other circuits.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

〔発明の概要〕[Outline of Invention]

本願において開示される発明のうち代表的なものの概要
を簡単に述べれば、下記のとおりである。
The following is a brief description of the outline of the typical inventions among the inventions disclosed in the present application.

すなわち、増幅を行う基準値と増幅度の異なる2つの増
幅器に2つの信号成分を有する入力信号を共通に供給
し、上記2の信号成分を上記基準値と比較して2の増幅
器によって個別に増幅し、2の信号成分を伸長したのち
合成することにより、所望の信号成分のレベル伸長を行
う、という本発明の目的を達成するものである。
That is, an input signal having two signal components is commonly supplied to two amplifiers having different amplification values and a reference value for amplification, and the two signal components are compared with the reference value and individually amplified by the two amplifiers. The object of the present invention is to expand the level of a desired signal component by expanding and then combining the two signal components.

〔実施例〕〔Example〕

以下、第1図〜第3図を参照して本発明を適用した信号
処理回路の一実施例を説明する。なお、第1図はVTR
の要部の回路構成を示すブロックダイアグラム、第2図
はシンク伸長を行う信号処理回路の回路図、第3図は回
路動作を説明するための特性図である。
An embodiment of a signal processing circuit to which the present invention is applied will be described below with reference to FIGS. 1 to 3. In addition, FIG. 1 shows a VTR
2 is a block diagram showing a circuit configuration of a main part of FIG. 2, FIG. 2 is a circuit diagram of a signal processing circuit for performing sync expansion, and FIG. 3 is a characteristic diagram for explaining a circuit operation.

本実施例の特徴は、第2図に示すように水平同期信号を
増幅する増幅器と、映像信号を増幅する増幅器2とを並
列に設け、両者の出力信号を合成するように構成したこ
とにある。
The feature of this embodiment is that an amplifier for amplifying a horizontal synchronizing signal and an amplifier 2 for amplifying a video signal are provided in parallel as shown in FIG. 2 and the output signals of both are combined. .

先ず、説明の便宜のため、VTRの回路構成から述べる
と1は磁気テープ、2は再生ヘッド、3はプリアンプで
ある。再生信号Vは輝度信号処理回路Aと色信号処理
回路Bとに供給される。以下、輝度信号処理回路Aにつ
いて順次説明すると、4はAGC回路、5はリミッタ回
路、6はFM復調器であり、その出力信号が輝度信号と
水平同期信号とを含むものになる。
First, for convenience of explanation, the circuit structure of the VTR will be described with reference numeral 1 to a magnetic tape, 2 to a reproducing head, and 3 to a preamplifier. The reproduction signal V 1 is supplied to the luminance signal processing circuit A and the color signal processing circuit B. The luminance signal processing circuit A will be described below in sequence. Reference numeral 4 is an AGC circuit, 5 is a limiter circuit, and 6 is an FM demodulator, and its output signal includes a luminance signal and a horizontal synchronizing signal.

7はディエンファシス、8はノイズキャンセラー、9は
混合回路であって輝度信号と色信号処理回路から供給さ
れる色信号とを混合するものであり、両者を合成したビ
デオ信号か映像増幅器10に供給される。
Reference numeral 7 is de-emphasis, 8 is a noise canceller, and 9 is a mixing circuit which mixes a luminance signal and a color signal supplied from a color signal processing circuit, and supplies them to a video signal or a video amplifier 10 which is a combination of both. To be done.

そして、本発明を適用した信号処理回路は、上記ノイズ
キャンセラー8と混合回路9との間、或いは混合回路9
と映像増幅器10との間に設けられる。
A signal processing circuit to which the present invention is applied is provided between the noise canceller 8 and the mixing circuit 9 or the mixing circuit 9
And the video amplifier 10.

第2図に示す信号処理回路11について述べると、1番
端子から第3図に示すような波形のビデオ信号Vin
供給される。
Referring to the signal processing circuit 11 shown in FIG. 2, a video signal V in having a waveform as shown in FIG. 3 is supplied from the first terminal.

上記入力信号Vinについては、水平同期信号Vが縮
んでいるものとする。
Regarding the input signal V in , the horizontal synchronizing signal V S is assumed to be compressed.

トランジスタQ,Qによって構成された増幅器21
は、水平同期信号Vを増幅するものであり、その利得
は定電流回路CS2による電流Iによって設定される。
トランジスタQ,Qによってて構成された増幅器2
2は映像信号Vを増幅するものであり、その利得は抵
抗R,Rの比によって設定される。
Amplifier 21 composed of transistors Q 1 and Q 2
Is for amplifying the horizontal synchronizing signal V S , and its gain is set by the current I o by the constant current circuit CS 2 .
Amplifier 2 composed of transistors Q 3 and Q 4
2 amplifies the video signal V V , and its gain is set by the ratio of the resistors R 1 and R 2 .

トランジスタQは、Vref-VBQ6で決定される基準電圧
をトランジスタQ,Qに供給するものであり、ダイ
オードD,抵抗RはVref-VFD1で決定される基準電
圧をトランジスタQに供給する。
The transistor Q 6 supplies the reference voltage determined by V ref -V BQ6 to the transistors Q 1 , Q 3 , and the diode D 1 , the resistor R 1 supplies the reference voltage determined by V ref -V FD1. Supply to the transistor Q 2 .

入力信号Vinが供給されると、トランジスタQのベ
ース電圧がVref1によって他のトランジスタQ〜Q
のベース電圧よりも高レベルになされているのでペディ
スタルレベル以上の電圧、言い換えれば映像信号V
増幅器22によって増幅される。そしてペディスタルレ
ベル以下の電圧、言い換えれば水平同期信号Vは増幅
器21によって増幅される。
When the input signal V in is supplied, the other transistors Q 1 to Q 3 by the base voltage of the transistor Q 4 is V ref1
Since it is set to a level higher than the base voltage of, the voltage above the pedestal level, in other words, the video signal V V is amplified by the amplifier 22. Then, the voltage equal to or lower than the pedestal level, in other words, the horizontal synchronizing signal V S is amplified by the amplifier 21.

上記増幅器21,22の出力は、抵抗Rの電圧降下と
して得られ、トランジスタQを駆動する。従って、増
幅器21の利得を高利得にし第3図に示すような特性に
すれば、水平同期信号Vを伸長した出力信号Vout
が得られる。
The outputs of the amplifiers 21 and 22 are obtained as a voltage drop across the resistor R 2 and drive the transistor Q 5 . Therefore, if the gain of the amplifier 21 is made high and the characteristics shown in FIG. 3 are obtained, the output signal V out obtained by expanding the horizontal synchronizing signal V S is obtained.
Is obtained.

〔効果〕〔effect〕

(1) 利得と増幅基準レベルの異った増幅器を並列接続
し、映像信号と水平同期信号とを個別に増幅した後に出
力信号を合成することにより、水平同期信号を所望のレ
ベルに伸長する、という効果が得られる。
(1) Expanding the horizontal sync signal to a desired level by connecting amplifiers having different gains and amplification reference levels in parallel and individually amplifying the video signal and the horizontal sync signal and then combining the output signals, The effect is obtained.

(2) 上記増幅器はシリコントランジスタにて構成し得
るので、他の回路と一体にICにて構成することができ
る、という効果が得られる。
(2) Since the amplifier can be composed of a silicon transistor, there is an effect that it can be composed of an IC together with other circuits.

(3) 上記(2)により、従来の映像増幅器等に挿入回路と
し形成することができ、ICの付加価値が向上する。
(3) By the above (2), it can be formed as an insertion circuit in a conventional video amplifier or the like, and the added value of the IC is improved.

(4) 水平同期信号の伸長により、同期が安定にかけら
れるので画質が向上する、という効果が得られる。
(4) The expansion of the horizontal sync signal provides stable synchronization, thus improving the image quality.

以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変形
可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. There is no end.

例えば、定電流回路CS2による電流制御は、外部から制
御信号により行うようにしてもよい。
For example, the current control by the constant current circuit CS 2 may be performed by a control signal from the outside.

〔利用分野〕[Field of application]

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるVTRに適用した
場合について説明したが、それに限定されるものではな
く、例えば受像管を用いた各種ディスプレイ装置に利用
することができる。
In the above description, the case where the invention made by the present inventor is mainly applied to the VTR which is the field of application which is the background has been described, but the present invention is not limited thereto, and for example, various display devices using a picture tube. Can be used for.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すVTRの要部のブロッ
クダイアグラム、 第2図は本発明を適用した信号処理回路の回路図、 第3図は上記信号処理回路の回路動作を説明する特性図
である。 11……信号処理回路、21,22……増幅器、 Vref,Vref1……基準電圧、Q〜Q……トランジス
タ、D……ダイオード、V……水平同期信号、V
……映像信号、Vin……入力信号、Vout……出力
信号。
FIG. 1 is a block diagram of essential parts of a VTR showing an embodiment of the present invention, FIG. 2 is a circuit diagram of a signal processing circuit to which the present invention is applied, and FIG. 3 is a circuit operation of the signal processing circuit. It is a characteristic diagram. 11 ... Signal processing circuit, 21, 22 ... Amplifier, V ref , V ref1 ... Reference voltage, Q 1 to Q 5 ... Transistor, D 1 ... Diode, V S ... Horizontal sync signal, V V
... video signal, V in ... input signal, V out ... output signal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 師久 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内 (56)参考文献 特開 昭56−153816(JP,A) 実開 昭50−65320(JP,U) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Shigehisa Yamamoto 1479 Kamimizumotocho, Kodaira-shi, Tokyo In-house Hitachi Mycro Computer Engineering Co., Ltd. (56) Reference JP-A-56-153816 (JP, A) 50-65320 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】水平同期信号と映像信号との2つの信号成
分からなる入力信号が供給される入力端子と、 上記入力端子を介して上記入力信号がそのベースに供給
される第1トランジスタと、エミツタが上記第1トラン
ジスタのエミツタと結合されてなりかつ第1基準電圧が
ベースに供給される第2トランジスタと、上記第2トラ
ンジスタのコレクタと電源端子との間に設けられてなる
抵抗素子と、上記第1、第2トランジスタのエミツタ側
に設けられた定電流回路とを備えてなる第1増幅器と、 上記入力端子を介して上記入力信号がそのベースに供給
される第3トランジスタと、エミツタが上記第3トラン
ジスタのエミツタと結合されてなるとともにコレクタが
上記第2トランジスタのコレクタと共通接続されてなり
かつ第2基準電圧がベースに供給される第4トランジス
タと、上記第3、第4トランジスタのエミツタ側に設け
られた定電流回路とを備えてなる第2増幅器と、 上記第1基準電圧を形成する第1基準電圧源と、 上記第2基準電圧を形成する第2基準電圧源と、 を備え上記第2、第4トランジスタのコレクタから出力
を得るようにしてなる信号処理回路であって、 上記第2基準電圧を上記第1基準電圧よりも高い電圧と
し、上記入力信号における上記水平同期信号成分を実質
的に上記第1増幅器のみによって伸長増幅するように
し、かつ上記入力信号における映像信号成分を実質的に
上記第2増幅器のみによって増幅するようにしてなるこ
とを特徴とする信号処理回路。
1. An input terminal to which an input signal composed of two signal components of a horizontal synchronizing signal and a video signal is supplied, and a first transistor to which the input signal is supplied to its base via the input terminal, A second transistor having an emitter coupled to the emitter of the first transistor and having a first reference voltage supplied to the base; and a resistance element provided between the collector of the second transistor and a power supply terminal, A first amplifier including a constant current circuit provided on the emitter side of the first and second transistors, a third transistor to which the input signal is supplied to its base via the input terminal, and an emitter The collector of the third transistor is connected to the emitter of the second transistor, the collector of the second transistor is commonly connected to the collector of the second transistor, and the second reference voltage is A second amplifier provided with a fourth transistor supplied to the second transistor and a constant current circuit provided on the emitter side of the third and fourth transistors, and a first reference voltage source that forms the first reference voltage. A signal processing circuit configured to obtain an output from the collectors of the second and fourth transistors, the signal processing circuit including: a second reference voltage source that forms the second reference voltage; A voltage higher than one reference voltage, the horizontal synchronizing signal component in the input signal is expanded and amplified substantially only by the first amplifier, and the video signal component in the input signal is substantially the second amplifier. A signal processing circuit, wherein the signal processing circuit is configured to amplify only by.
JP60161942A 1985-07-24 1985-07-24 Signal processing circuit Expired - Lifetime JPH0646802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60161942A JPH0646802B2 (en) 1985-07-24 1985-07-24 Signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60161942A JPH0646802B2 (en) 1985-07-24 1985-07-24 Signal processing circuit

Publications (2)

Publication Number Publication Date
JPS6223690A JPS6223690A (en) 1987-01-31
JPH0646802B2 true JPH0646802B2 (en) 1994-06-15

Family

ID=15744967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60161942A Expired - Lifetime JPH0646802B2 (en) 1985-07-24 1985-07-24 Signal processing circuit

Country Status (1)

Country Link
JP (1) JPH0646802B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174049A (en) * 1985-01-24 1986-08-05 Konishiroku Photo Ind Co Ltd Manual paper feeder
JPH0646799B2 (en) * 1986-10-06 1994-06-15 ロ−ム株式会社 Sync signal expander

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546374Y2 (en) * 1973-10-15 1979-03-24
JPS56153816A (en) * 1980-04-30 1981-11-28 Toshiba Corp Signal processing circuit

Also Published As

Publication number Publication date
JPS6223690A (en) 1987-01-31

Similar Documents

Publication Publication Date Title
JP2801389B2 (en) Signal processing device
US3557305A (en) Dc restoration and white clipping circuit for video recorder
JPS61109376A (en) Clamp circuit
JPH0646802B2 (en) Signal processing circuit
KR920001012B1 (en) Video signal processing circuit
JPH071923B2 (en) Integrated video signal processing circuit
US4931857A (en) Voltage controlled comb filter
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JP2531789B2 (en) White dark clip circuit
JPH0419883Y2 (en)
JP3355632B2 (en) Level control circuit
JP2557398B2 (en) Amplifier circuit
JP2549147B2 (en) Clamp circuit
JP2553676B2 (en) Clamp circuit
JPS6115478A (en) Automatic gain control circuit
JPS6029222Y2 (en) amplifier
JP3060465B2 (en) Television signal processing circuit
JPH0724857Y2 (en) VTR with pattern insertion function
JPH01168106A (en) Frequency correction circuit
JPH0832015B2 (en) Magnetic recording / reproducing device
JPH07105931B2 (en) Video signal processing circuit
JPH0744677B2 (en) Luminance signal processing circuit for recording
JPS58197906A (en) Amplifier circuit for switching gain
JPH0214803B2 (en)
JPS6250018B2 (en)