JPH0646575A - Dc-ac converter - Google Patents

Dc-ac converter

Info

Publication number
JPH0646575A
JPH0646575A JP4197028A JP19702892A JPH0646575A JP H0646575 A JPH0646575 A JP H0646575A JP 4197028 A JP4197028 A JP 4197028A JP 19702892 A JP19702892 A JP 19702892A JP H0646575 A JPH0646575 A JP H0646575A
Authority
JP
Japan
Prior art keywords
winding
main
voltage
main switching
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4197028A
Other languages
Japanese (ja)
Inventor
Haruo Hachiman
晴夫 八幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4197028A priority Critical patent/JPH0646575A/en
Publication of JPH0646575A publication Critical patent/JPH0646575A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To provide a highly efficient DC-AC converter for driving the two switching elements of a half bridge circuit efficiently. CONSTITUTION:A DC-AC converter is composed of main switching FETs 2a and 2b, capacitors 3a and 3b for dividing the voltage of a DC power source, auxiliary windings 5a and 5b being magnetically coupled with a main winding 4 and being connected so that positive feedback may be applied to the FETs 2a and 2b, shunt regulators 6a and 6b for controlling the on time of the switching element with high accuracy, using the induced voltage from the auxiliary winding, and time constant circuits 1a and 1b, and it can perform highly efficient power converter.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はDC−ACコンバータに
係り、特に効率の向上に好適なスイッチング素子の駆動
回路の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-AC converter, and more particularly to the structure of a switching element drive circuit suitable for improving efficiency.

【0002】[0002]

【従来の技術】図4は従来技術によるDC−ACコンバ
ータの例で、特公平3-1914号公報に記載された図3の回
路図を簡略化したものである。なおここでいうDC−A
Cコンバータとは、直流を入力し、異なる電圧に変換し
交流を出力する電源装置の一種を指す。図4において、
トランジスタ41a、41bは直流電源から供給される
電流をスイッチングする、主スイッチングトランジスタ
であり、コンデンサ3a、3bは直流電源の電圧を分圧
し、中点を作る。トランス50は主巻線4、補助巻線5
a、5b、負荷巻線40の4つの巻線からなるトランス
である。主巻線4はトランジスタ41a、41bが交互
にオンすることで流れる電流の向きが変わる巻線で、電
力はトランスの負荷巻線40から取り出す。磁気的に主
巻線と結合されたトランスの補助巻線5a、5bは抵抗
7a、7bを介して、正帰還がかかるようにトランジス
タ41a、41bのベースと接続されている。抵抗23
a、23bは、それぞれコンデンサ24a、24bとと
もに時定数回路をなす。抵抗7a、7bはそれぞれトラ
ンジスタ41a、41bのベース電流を制限する抵抗で
ある。補助トランジスタ32a、32bは前記時定数回
路によって一定時間後に交互にオンし、主スイッチング
トランジスタのベース電流を引き抜くことで主スイッチ
ングトランジスタを交互にオフさせる。
2. Description of the Related Art FIG. 4 shows an example of a conventional DC-AC converter, which is a simplified version of the circuit diagram of FIG. 3 disclosed in Japanese Patent Publication No. 3-1914. DC-A here
The C converter refers to a type of power supply device that receives direct current, converts it into different voltages, and outputs alternating current. In FIG.
The transistors 41a and 41b are main switching transistors that switch the current supplied from the DC power supply, and the capacitors 3a and 3b divide the voltage of the DC power supply to form a midpoint. The transformer 50 has a main winding 4 and an auxiliary winding 5
The transformer is composed of four windings a, 5b and a load winding 40. The main winding 4 is a winding in which the direction of the flowing current changes when the transistors 41a and 41b are alternately turned on, and electric power is taken out from the load winding 40 of the transformer. The auxiliary windings 5a and 5b of the transformer, which are magnetically coupled to the main winding, are connected to the bases of the transistors 41a and 41b via resistors 7a and 7b so as to provide positive feedback. Resistance 23
a and 23b form a time constant circuit together with capacitors 24a and 24b, respectively. The resistors 7a and 7b are resistors that limit the base currents of the transistors 41a and 41b, respectively. The auxiliary transistors 32a and 32b are alternately turned on after a certain time by the time constant circuit, and the main switching transistor is turned off alternately by drawing the base current of the main switching transistor.

【0003】図4の回路は次のように動作する。トラン
ジスタ41aがオンしているとすると、主巻線4から電
磁誘導され、補助巻線5aには正帰還のかかる方向に電
流が流れ、トランジスタ41aはオン状態を保つ。しか
し抵抗23aとコンデンサ24aで決まる時定数で、ト
ランジスタ32aのベースには電流が流れ始め、補助ト
ランジスタ32aがオンする。そのためトランジスタ4
1aのベース電流は引き抜かれ、トランジスタ41aは
オフになる。トランジスタ41aがオフすると、主巻線
4の電磁誘導により、主巻線の両端にかかる電圧が反転
し、今度は主トランジスタ41bがオンする。同様にし
て主トランジスタ41bも一定時間後にオフし、トラン
ジスタ41a、41bは交互にオンする。
The circuit of FIG. 4 operates as follows. If the transistor 41a is on, electromagnetic induction is caused from the main winding 4 and a current flows in the auxiliary winding 5a in the direction of positive feedback, so that the transistor 41a remains on. However, with the time constant determined by the resistor 23a and the capacitor 24a, a current starts to flow in the base of the transistor 32a, and the auxiliary transistor 32a is turned on. Therefore transistor 4
The base current of 1a is extracted and the transistor 41a is turned off. When the transistor 41a is turned off, the voltage applied to both ends of the main winding is inverted by the electromagnetic induction of the main winding 4, and the main transistor 41b is turned on this time. Similarly, the main transistor 41b is turned off after a fixed time, and the transistors 41a and 41b are alternately turned on.

【0004】[0004]

【発明が解決しようとする課題】以上説明した様に従来
技術では、ベース電流を引き抜くのにバイポーラトラン
ジスタを使用している。バイポーラトランジスタは素子
によって、その特性と蓄積時間とにばらつきがあり、主
スイッチング素子のオン時間が均等にならないと云う問
題を有していた。つまり出力には設定周波数以外の周波
数成分を含み、しいては効率の低下をまねくという問題
点を有していた。
As described above, in the prior art, the bipolar transistor is used to draw the base current. The bipolar transistor has a problem that the characteristics and the storage time vary depending on the element, and the on-time of the main switching element is not uniform. That is, there is a problem in that the output contains frequency components other than the set frequency, which eventually leads to a decrease in efficiency.

【0005】そこでこの発明ではこのような問題点を解
決するためのもので、その目的は主スイッチング素子の
オン時間を均等に配分することで、DC−ACコンバー
タの高効率化を図るものである。
Therefore, the present invention is intended to solve such a problem, and an object thereof is to evenly distribute the on-time of the main switching elements to improve the efficiency of the DC-AC converter. .

【0006】[0006]

【課題を解決するための手段】直流電源に対して直列接
続された第1と第2の主スイッチングFETと、前記第
1と第2の主スイッチングFETの接続点と前記直流電
源の中間電位との間に接続されたトランスの主巻線と、
主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、前記第1と第2の主スイッ
チングFETのゲート・ソース間に接続されて、この第
1または第2の主スイッチングFETから前記主巻線に
電流が流れた時に、主巻線による誘導起電力を第1また
は第2の主スイッチングFETに対し正帰還となるよう
に発生するトランスの二つの補助巻線と、前記補助巻線
の両端に直列接続されて、この補助巻線の誘導起電力に
よって駆動される、抵抗とコンデンサからなる時定数回
路と、アノードとカソードが前記第1と第2の主スイッ
チングFETのゲート・ソース間にそれぞれ接続されて
第1または第2の主スイッチングFETをオフする、第
1と第2のシャントレギュレータから構成されることを
特徴とする。
Means for Solving the Problems First and second main switching FETs connected in series to a DC power supply, a connection point between the first and second main switching FETs, and an intermediate potential of the DC power supply. The main winding of the transformer connected between
The first or second main switching FET is connected between the load winding of a transformer magnetically coupled to the main winding for extracting electric power to the load and the gate and source of the first and second main switching FETs. Two auxiliary windings of a transformer that generate an electromotive force induced by the main winding so as to be positively fed back to the first or second main switching FET when a current flows from the second main switching FET to the main winding. A wire, a time constant circuit connected in series at both ends of the auxiliary winding and driven by an induced electromotive force of the auxiliary winding, and comprising a resistor and a capacitor, and an anode and a cathode for the first and second main electrodes. It is characterized in that it is composed of first and second shunt regulators which are respectively connected between the gate and the source of the switching FET to turn off the first or second main switching FET.

【0007】[0007]

【実施例】以下、図に従って、本発明を詳細に説明す
る。
The present invention will be described in detail below with reference to the drawings.

【0008】図1は、本発明のDC−ACコンバータの
実施例における具体的な回路構成を示す図である。ここ
で図4と同じ番号は同じ要素、手段を示す。回路1a、
1bは時定数回路、FET2a、2bは主スイッチング
素子である。コンデンサ3a、3bは直流電源から中点
の電位をつくり出す。トランスの主巻線4は交互にオ
ン、オフする主スイッチング素子によって、向きが変わ
る電流を流して、電力を2次側へ送る。主巻線4と磁気
的に結合された補助巻線5a、5b、負荷巻線40はそ
れぞれ従来の技術において説明したものと同様である。
シャントレギュレータ6a、6bはリファレンスの端子
に一定以上の電圧が加わるとカソード、アノード間が導
通する性質をもっている。抵抗7a、7bはFET2
a、2bのゲート電流を制限するための抵抗である。ダ
イオード8a、8bはFET2a、2bのゲート、ソー
ス間に逆バイアスがかかった時に電流を阻止するダイオ
ードである。抵抗9a、10a、9b、10bは起動用
バイアス抵抗である。抵抗20a、20bは、ツェナダ
イオード21a、21b、22a、22bに過電流が流
れないように制限する抵抗である。ツェナダイオード2
1a、21b、22a、22bは補助巻線5a、5bに
誘起された電圧を正負、両方向にクリップするツェナダ
イオードである。抵抗23aとコンデンサ24aおよび
23bと24bの対はそれぞれシャントレギュレータ6
a、6bがオンする時定数を決定する。ダイオード25
a、25bはシャントレギュレータ6a、6bのリファ
レンス端子に逆バイアスがかかった時に、シャントレギ
ュレータを保護するためのダイオードである。コンデン
サ30a、30bはFETのゲート、ソース間の容量、
ダイオード31a、31bはFETに構造的に付加され
ている、いわゆるボディダイオードである。
FIG. 1 is a diagram showing a concrete circuit configuration in an embodiment of the DC-AC converter of the present invention. Here, the same numbers as those in FIG. 4 indicate the same elements and means. Circuit 1a,
Reference numeral 1b is a time constant circuit, and FETs 2a and 2b are main switching elements. The capacitors 3a and 3b generate a midpoint potential from the DC power supply. The main winding 4 of the transformer sends a current to the secondary side by passing a current whose direction is changed by a main switching element which is alternately turned on and off. The auxiliary windings 5a and 5b magnetically coupled to the main winding 4 and the load winding 40 are the same as those described in the related art.
The shunt regulators 6a and 6b have the property of conducting between the cathode and the anode when a voltage higher than a certain level is applied to the reference terminal. Resistors 7a and 7b are FET2
It is a resistor for limiting the gate currents of a and 2b. The diodes 8a and 8b are diodes that block a current when a reverse bias is applied between the gates and sources of the FETs 2a and 2b. The resistors 9a, 10a, 9b and 10b are start-up bias resistors. The resistors 20a and 20b are resistors that limit the Zener diodes 21a, 21b, 22a, and 22b so that an overcurrent does not flow. Zener diode 2
Reference numerals 1a, 21b, 22a and 22b denote Zener diodes that clip the voltage induced in the auxiliary windings 5a and 5b in both positive and negative directions. The resistor 23a and the capacitor 24a and the pair of 23b and 24b are connected to the shunt regulator 6 respectively.
The time constant for turning on a and 6b is determined. Diode 25
Reference numerals a and 25b are diodes for protecting the shunt regulators when reverse bias is applied to the reference terminals of the shunt regulators 6a and 6b. The capacitors 30a and 30b are the capacitance between the gate and the source of the FET,
The diodes 31a and 31b are so-called body diodes that are structurally added to the FET.

【0009】今、FET2aがオンしていて、FET2
bがオフしているとすると、主巻線にはコイルの巻始め
(図1においてコイルに”・”がついている方)から巻
終わりへと電流が流れる。すると補助巻線5aには巻始
めを正とする誘起電圧が発生し、この電圧が抵抗7a、
ダイオード8aを介してFET2aのゲートに加えられ
る。これは正帰還であるので、FET2aはオン状態を
保持し、いっぽうFET2bはオフ状態を保持する。補
助巻線5aから誘起された電圧はツェナダイオード21
a、22aの両端にも加えられるので、抵抗23aとコ
ンデンサ24aとで決まる時定数でシャントレギュレー
タ6aのリファレンス端子の電圧も上昇していく。一定
時間後、リファレンスの電圧がシャントレギュレータの
スレッショルドに達するとシャントレギュレータ6aの
カソード、アノード間が導通し、FET2aのゲート電
圧はオン電圧より低くなりオフ状態となる。すると主巻
線4に流れていた電流が流れなくなることで、主巻線4
の両端にかかる電圧が反転し、今度はFET2b側がオ
ンする。ここでFET2aがオフしてからFET2bが
オンするまで、ある程度の時間を必要とするが、これは
抵抗7bとFETのゲート・ソース間容量30bとで決
まる時定数によって確保される。したがってFET2
a、2bが同時にオン状態になることで流れる貫通電流
は防がれ、安全なスイッチングが実現できる。FET2
aがオフで、FET2bがオンの時も、上に述べたの同
様に動作する。結局、二つのスイッチング素子のオン時
間を決定するのは、シャントレギュレータ6a、6bで
あるが、このシャントレギュレータはバイポーラトラン
ジスタに比べて、特性のばらつきが非常に少なく、高精
度である。そのため二つのスイッチング素子のスイッチ
ング時間を等しくすることが可能になり、高効率化を図
ることができる。
Now, the FET2a is on and the FET2
Assuming that b is off, a current flows through the main winding from the beginning of winding of the coil (the one marked "." in FIG. 1) to the end of winding. Then, an induced voltage having a positive winding start is generated in the auxiliary winding 5a, and this voltage is generated by the resistor 7a,
It is applied to the gate of FET 2a via diode 8a. Since this is a positive feedback, the FET 2a holds the ON state, while the FET 2b holds the OFF state. The voltage induced from the auxiliary winding 5a is the Zener diode 21.
Since it is also applied to both ends of a and 22a, the voltage of the reference terminal of the shunt regulator 6a also rises with a time constant determined by the resistor 23a and the capacitor 24a. When the voltage of the reference reaches the threshold of the shunt regulator after a certain period of time, the cathode and anode of the shunt regulator 6a become conductive, and the gate voltage of the FET 2a becomes lower than the on-voltage and is turned off. Then, the current flowing through the main winding 4 stops flowing, so that the main winding 4
The voltage applied to both ends of the FET is inverted, and the FET 2b side is turned on this time. It takes a certain amount of time from when the FET 2a is turned off until when the FET 2b is turned on, but this is secured by the time constant determined by the resistor 7b and the gate-source capacitance 30b of the FET. Therefore FET2
A through current that flows when a and 2b are turned on at the same time is prevented, and safe switching can be realized. FET2
When a is off and FET2b is on, the same operation as described above is performed. After all, it is the shunt regulators 6a and 6b that determine the on-time of the two switching elements, but this shunt regulator has much less variation in characteristics than the bipolar transistor and is highly accurate. Therefore, the switching times of the two switching elements can be equalized, and high efficiency can be achieved.

【0010】図2は図1のコンバータの各部の波形を示
したものである。(a)はツェナダイオード21aのカ
ソードと22aのカソードとの間の電圧V1を示す。ツ
ェナ電圧Vzでクリップされるため、+Vzと−Vzの二
つの状態をとる。(b)はシャントレギュレータ6aの
アノードからみたリファレンス端子の電位V2を示す。
シャントレギュレータのスレッショルドをVth1、ダイ
オード25aの順方向電圧をVth2とすれば、+Vth1と
−Vth2の二つの状態をとる(例えば+2.5Vと-0.6Vの状
態をとる)。(c)はFET2aのゲート・ソース間の
電圧V3である。(d)はシャントレギュレータ6bの
アノードからみたリファレンス端子の電圧V4を示す。
(e)はFET2bのゲート・ソース間の電圧V5であ
る。仮にFET2aがオンになった直後だとすると電圧
V1は+Vzで一定で、V2は−Vth2から上昇していく。
V3の電圧は抵抗7aとゲート・ソース間容量30aと
で決まるデッドタイムの後、FETのオン電圧に達して
FET2aがオンになる。V4の電圧はV2とは反対に、
シャントレギュレータ6bのリファレンス端子に逆バイ
アスが加わるため、+Vth1から−Vth2へと下がってい
く。抵抗23a、コンデンサ24aで決まる所定の時間
が過ぎると、シャントレギュレータ6aのリファレンス
端子電圧V2は+Vth1に達して、シャントレギュレータ
6aが導通する。するとFET2aのゲート電圧V3は
Vth1まで下がり、FET2aはオフになる。V1の電圧
は−Vzに反転し、シャントレギュレータ6aのリファ
レンス端子電圧V2は−Vth2へと下がり始め、いっぽう
シャントレギュレータ6bのリファレンス端子電圧V4
は+Vth1へと上昇を始める。このときFET2bのゲ
ート電圧はV5の波形に示すように、抵抗7bとゲート
・ソース間容量30bとで決まるデッドタイムの後、オ
ン電圧に達し、FET2bがオンになる。
FIG. 2 shows waveforms at various parts of the converter shown in FIG. (A) shows the voltage V1 between the cathode of the Zener diode 21a and the cathode of 22a. Since it is clipped by the Zener voltage Vz, it has two states of + Vz and -Vz. (B) shows the potential V2 of the reference terminal viewed from the anode of the shunt regulator 6a.
Assuming that the threshold of the shunt regulator is Vth1 and the forward voltage of the diode 25a is Vth2, there are two states of + Vth1 and -Vth2 (for example, + 2.5V and -0.6V). (C) is the gate-source voltage V3 of the FET 2a. (D) shows the voltage V4 of the reference terminal seen from the anode of the shunt regulator 6b.
(E) is the gate-source voltage V5 of the FET 2b. If it is just after the FET 2a is turned on, the voltage V1 is constant at + Vz, and V2 rises from -Vth2.
The voltage of V3 reaches the ON voltage of the FET after a dead time determined by the resistance 7a and the gate-source capacitance 30a, and the FET 2a is turned on. The voltage of V4 is the opposite of V2,
Since a reverse bias is applied to the reference terminal of the shunt regulator 6b, it drops from + Vth1 to -Vth2. After a predetermined time determined by the resistor 23a and the capacitor 24a, the reference terminal voltage V2 of the shunt regulator 6a reaches + Vth1 and the shunt regulator 6a becomes conductive. Then, the gate voltage V3 of the FET2a drops to Vth1 and the FET2a is turned off. The voltage of V1 is inverted to -Vz, the reference terminal voltage V2 of the shunt regulator 6a begins to drop to -Vth2, and the reference terminal voltage V4 of the shunt regulator 6b is increased.
Starts rising to + Vth1. At this time, the gate voltage of the FET 2b reaches the ON voltage after a dead time determined by the resistor 7b and the gate-source capacitance 30b as shown by the waveform of V5, and the FET 2b is turned on.

【0011】図3はこの発明のDC−ACコンバータの
他の実施例における、具体的な回路を示すものである。
図1と同じ番号は同じ要素、手段を示す。1は時定数回
路、FET2a、2bは主スイッチング素子である。3
a、3bはコンデンサ、4はトランスの主巻線である。
5a、5bはトランスの補助巻線、40はトランスの負
荷巻線、6a、6bはシャントレギュレータである。抵
抗7a、7bはFET2a、2bのゲート電流を制限す
るためのものである。ダイオード8a、8bはFET2
a、2bのゲート、ソース間に逆バイアスがかかった時
に電流を阻止する。抵抗20は、ツェナダイオード2
1、22に過電流が流れないように制限する。抵抗23
aとコンデンサ24a、および抵抗23bとコンデンサ
24bの対はそれぞれシャントレギュレータ6a、6b
がオンする時定数を決定する。ダイオード25a、25
bはシャントレギュレータを保護する。コンデンサ30
a、30bはそれぞれFET2a、2bのゲート・ソー
ス間の容量である。ダイオード31a、31bはFET
に構造的に付加されている、いわゆるボディダイオード
である。
FIG. 3 shows a concrete circuit in another embodiment of the DC-AC converter of the present invention.
The same numbers as in FIG. 1 indicate the same elements and means. Reference numeral 1 is a time constant circuit, and FETs 2a and 2b are main switching elements. Three
Reference numerals a and 3b are capacitors, and 4 is a main winding of a transformer.
Reference numerals 5a and 5b are auxiliary windings of the transformer, 40 is a load winding of the transformer, and 6a and 6b are shunt regulators. The resistors 7a and 7b are for limiting the gate current of the FETs 2a and 2b. The diodes 8a and 8b are FET2
The current is blocked when a reverse bias is applied between the gate and the source of a and 2b. The resistor 20 is a Zener diode 2
It is restricted so that an overcurrent does not flow in Nos. 1 and 22. Resistance 23
a and a capacitor 24a, and a pair of a resistor 23b and a capacitor 24b are shunt regulators 6a and 6b, respectively.
Determines the time constant for turning on. Diodes 25a, 25
b protects the shunt regulator. Capacitor 30
Reference numerals a and 30b are gate-source capacitances of the FETs 2a and 2b, respectively. The diodes 31a and 31b are FETs
Is a so-called body diode that is structurally added to.

【0012】図1で説明したのと同じように、シャント
レギュレータ6a、6bが交互にFET2a、2bのゲ
ート電圧をスレッショルド以下にすることで、オンから
オフに切り換えて、スイッチングが交互に持続する。こ
のときの各部の波形は図2に示したものと同様になる。
ツェナダイオード21のカソードと22のカソードとの
電圧は図2の(a)V1と同様である。シャントレギュ
レータ6aのアノードからみたリファレンスの電圧は図
2(b)V2である。FET2aのソースからみたゲー
ト電圧は図2(c)V3である。いっぽうシャントレギ
ュレータ6bのアノードからみたリファレンスの電圧は
図2(d)V4である。FET2bのソースからみたゲ
ート電圧は図2(e)V5である。V3、V5の波形の通
り、二つのFETのオン時間は等しい。またオンすると
きにはデッドタイムが確保され、オフするときにはシャ
ントレギュレータによって、急速にゲート電圧が立ち下
がりオンからオフへと状態が変わる。さらにシャントレ
ギュレータを使うことで、二つのスイッチング素子のオ
ン時間を高精度に決めることができる。したがってオン
時間を等しくすることで高効率なDC−AC変換を可能
にする。
As described with reference to FIG. 1, the shunt regulators 6a and 6b alternately set the gate voltages of the FETs 2a and 2b below the threshold, thereby switching from ON to OFF, and switching continues alternately. The waveform of each part at this time is the same as that shown in FIG.
The voltage between the cathode of the Zener diode 21 and the cathode of the Zener diode 21 is the same as V1 in FIG. The reference voltage seen from the anode of the shunt regulator 6a is V2 in FIG. 2 (b). The gate voltage seen from the source of the FET 2a is V3 in FIG. 2 (c). On the other hand, the reference voltage seen from the anode of the shunt regulator 6b is V4 in FIG. 2 (d). The gate voltage seen from the source of the FET 2b is V5 in FIG. 2 (e). As shown by the waveforms of V3 and V5, the ON times of the two FETs are equal. Further, when it is turned on, a dead time is secured, and when it is turned off, the shunt regulator causes the gate voltage to rapidly fall and the state changes from on to off. Furthermore, by using a shunt regulator, the on-time of two switching elements can be determined with high accuracy. Therefore, by making the ON times equal, it is possible to perform highly efficient DC-AC conversion.

【0013】[0013]

【発明の効果】以上述べたように本発明のDC−ACコ
ンバータは、主スイッチング素子をオフにするために、
特性のばらつきが少ないシャントレギュレータを用いる
ため、二つのスイッチング素子のオン時間を等しくで
き、高効率なDC-DCコンバータを実現できる効果を有す
る。
As described above, in the DC-AC converter of the present invention, in order to turn off the main switching element,
Since a shunt regulator with less variation in characteristics is used, the on times of the two switching elements can be made equal, and a highly efficient DC-DC converter can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のDC−ACコンバータの実施例におけ
る具体的な回路構成を示す図。
FIG. 1 is a diagram showing a specific circuit configuration in an embodiment of a DC-AC converter of the present invention.

【図2】本発明のDC−ACコンバータの各部の波形を
示す図。
FIG. 2 is a diagram showing a waveform of each part of the DC-AC converter of the present invention.

【図3】本発明のDC−ACコンバータの他の実施例に
おける具体的な回路構成を示す図。
FIG. 3 is a diagram showing a specific circuit configuration in another embodiment of the DC-AC converter of the present invention.

【図4】従来技術によるDC−ACコンバータの実施例
を示す図。
FIG. 4 is a diagram showing an embodiment of a DC-AC converter according to the prior art.

【符号の説明】[Explanation of symbols]

1、1a、1b…時定数回路 2a、2b…主スイッチング素子(FET) 3a、3b…コンデンサ 4…トランス主巻線 5a、5b…トランス補助巻線 6a、6b…シャントレギュレータ 21a、21b、22a、22b…ツェナダイオード 23a、23b…抵抗 24a、24b…コンデンサ 30a、30b…FETのゲート・ソース間容量 31a、31b…FETのボディダイオード 40…トランス負荷巻線 +V、−V…直流電源の正負端子 1, 1a, 1b ... Time constant circuit 2a, 2b ... Main switching element (FET) 3a, 3b ... Capacitor 4 ... Transformer main winding 5a, 5b ... Transformer auxiliary winding 6a, 6b ... Shunt regulator 21a, 21b, 22a, 22b ... Zener diode 23a, 23b ... Resistor 24a, 24b ... Capacitor 30a, 30b ... FET gate-source capacitance 31a, 31b ... FET body diode 40 ... Transformer load winding + V, -V ... DC power source positive / negative terminals

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 直流電源に対して直列接続された第1と
第2の主スイッチングFETと、 前記第1と第2の主スイッチングFETの接続点と前記
直流電源の中間電位との間に接続されたトランスの主巻
線と、 主巻線と磁気的に結合された、負荷に電力を取り出すた
めのトランスの負荷巻線と、 前記第1と第2の主スイッチングFETのゲート・ソー
ス間に接続されて、この第1または第2の主スイッチン
グFETから前記主巻線に電流が流れた時に、主巻線に
よる誘導起電力を第1または第2の主スイッチングFE
Tに対し正帰還となるように発生するトランスの二つの
補助巻線と、 前記補助巻線の両端に直列接続されて、この補助巻線の
誘導起電力によって駆動される、抵抗とコンデンサから
なる時定数回路と、 アノードとカソードが前記第1と第2の主スイッチング
FETのゲート・ソース間にそれぞれ接続されて第1ま
たは第2の主スイッチング素子をオフする、第1と第2
のシャントレギュレータとから構成されることを特徴と
するDC−ACコンバータ。
1. A first and a second main switching FETs connected in series to a DC power source, and a connection point between a connection point of the first and second main switching FETs and an intermediate potential of the DC power source. A main winding of the transformer, a load winding of the transformer magnetically coupled to the main winding for extracting electric power to a load, and a gate and a source of the first and second main switching FETs. When an electric current flows from the first or second main switching FET to the main winding, the induced electromotive force generated by the main winding is connected to the first or second main switching FE.
It consists of two auxiliary windings of a transformer that generate positive feedback with respect to T, and a resistor and a capacitor that are connected in series at both ends of the auxiliary winding and that are driven by the induced electromotive force of this auxiliary winding. A time constant circuit, first and second anodes and cathodes respectively connected between the gate and source of the first and second main switching FETs to turn off the first or second main switching element,
And a shunt regulator of the present invention.
JP4197028A 1992-07-23 1992-07-23 Dc-ac converter Pending JPH0646575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4197028A JPH0646575A (en) 1992-07-23 1992-07-23 Dc-ac converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4197028A JPH0646575A (en) 1992-07-23 1992-07-23 Dc-ac converter

Publications (1)

Publication Number Publication Date
JPH0646575A true JPH0646575A (en) 1994-02-18

Family

ID=16367549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4197028A Pending JPH0646575A (en) 1992-07-23 1992-07-23 Dc-ac converter

Country Status (1)

Country Link
JP (1) JPH0646575A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860048A (en) * 1987-05-28 1989-08-22 Canon Kabushiki Kaisha Image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860048A (en) * 1987-05-28 1989-08-22 Canon Kabushiki Kaisha Image forming apparatus

Similar Documents

Publication Publication Date Title
US5932995A (en) Dual buck converter with coupled inductors
JP2888729B2 (en) Output short circuit protection circuit
JPH06113454A (en) Power supply circuit
US4800476A (en) PWM inverter with a saturable core
KR20070026016A (en) Electric power converter
US6016259A (en) Power supply circuit
JPH11332226A (en) Synchronous commutation dc-dc converter
JPH0646575A (en) Dc-ac converter
JPH11187653A (en) Synchronous rectifying circuit and dc-to-dc converter using the same
JPH11136939A (en) Switching power supply
JP2002374672A (en) Switching power source apparatus
JP3379556B2 (en) Circuit device having switching element
JPH05219738A (en) Multi-output switching regulator
JPH0522988Y2 (en)
JP2002111463A (en) Fet driving circuit and switching device
JP3623765B2 (en) Switching converter
JP4534354B2 (en) DC-DC converter
JP2004519190A (en) Switching power supply
JPH0315423B2 (en)
JPH03207266A (en) Ringing choke converter
JP2614056B2 (en) DC / DC converter
JPH11127577A (en) Dc/dc converter device
KR860000795Y1 (en) Power circuit
JP3467925B2 (en) Switching regulator FET drive circuit
JP2000209857A (en) Ringing choke converter having improved turn-on loss