JPH11187653A - Synchronous rectifying circuit and dc-to-dc converter using the same - Google Patents
Synchronous rectifying circuit and dc-to-dc converter using the sameInfo
- Publication number
- JPH11187653A JPH11187653A JP36551697A JP36551697A JPH11187653A JP H11187653 A JPH11187653 A JP H11187653A JP 36551697 A JP36551697 A JP 36551697A JP 36551697 A JP36551697 A JP 36551697A JP H11187653 A JPH11187653 A JP H11187653A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- converter
- gate
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スイッチング電源
などの電源装置において使用され、整流素子としてＦＥ
Ｔを用いる同期整流回路、およびこの同期整流回路を用
いたＤＣ−ＤＣコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in a power supply device such as a switching power supply, and is used as a rectifying element.
The present invention relates to a synchronous rectifier circuit using T and a DC-DC converter using the synchronous rectifier circuit.
【０００２】[0002]
【従来の技術】ＤＣ−ＤＣコンバータ等の電源装置にお
いて、整流素子としてＭＯＳＦＥＴを用いた同期整流回
路は、整流ダイオードを用いた場合に比べて導通状態の
電圧降下が低減できるので、回路効率を向上させること
ができる。ＬＳＩ電圧の低電圧化にともなってＤＣ−Ｄ
Ｃコンバータ等の電源装置の高効率化が強く望まれてい
るので、同期整流回路を用いたスイッチング電源は注目
を集めている。しかし、同期整流回路において用いられ
るＭＯＳＦＥＴはゲート駆動損失が大きく、その低減が
課題となっている。2. Description of the Related Art In a power supply device such as a DC-DC converter, a synchronous rectifier circuit using a MOSFET as a rectifying element can reduce a voltage drop in a conductive state as compared with a case using a rectifying diode, thereby improving circuit efficiency. Can be done. DC-D with lower LSI voltage
Since a power supply device such as a C converter is highly desired to be highly efficient, a switching power supply using a synchronous rectifier circuit has attracted attention. However, the MOSFET used in the synchronous rectifier circuit has a large gate drive loss, and its reduction is an issue.
【０００３】ＭＯＳＦＥＴはゲート駆動損失は、 Ｐ＝ＣG ・Ｖ2 ・ｆ ・・・（１） で表される。ここで、ＣG はゲート容量、Ｖはゲート電
圧、ｆはスイッチング周波数である。すなわち、ゲート
駆動損失は駆動電圧の２乗に比例して大きくなる。一般
に、コンバータの入力電圧が高くなると、コンバータに
おけるトランスの二次側巻線電圧ＶS+，ＶS-も高くな
る。例えば、２０Ｖを越える。ゲート駆動電圧は一般に
二次側巻線電圧からとられているので、コンバータの入
力電圧が高くなるとゲート駆動電圧も高くなる。その結
果、ゲート駆動損失は大きくなる。The gate drive loss of a MOSFET is represented by the following equation: P = CG · V 2 · f (1) Here, CG is a gate capacitance, V is a gate voltage, and f is a switching frequency. That is, the gate drive loss increases in proportion to the square of the drive voltage. Generally, as the input voltage of the converter increases, the secondary winding voltages VS + and VS- of the transformer in the converter also increase. For example, it exceeds 20V. Since the gate drive voltage is generally taken from the secondary winding voltage, the higher the converter input voltage, the higher the gate drive voltage. As a result, gate drive loss increases.
【０００４】同期整流回路におけるＭＯＳＦＥＴのゲー
ト駆動損失を低減させる技術として、例えば、特開平６
−９８５４０号公報や米国特許５，５９０，０３２号に
記載されたものがある。米国特許５，５９０，０３２号
に記載されたものは、整流用のＦＥＴおよび環流用のＦ
ＥＴのそれぞれのゲートに制御用のＦＥＴを接続し、制
御用のＦＥＴをトランスの補助巻線の電圧とバイアス直
流電圧とで駆動する方式を用いている。そのような方式
によって、整流用のＦＥＴおよび環流用のＦＥＴのそれ
ぞれのゲート電圧をクランプしている。As a technique for reducing the gate drive loss of a MOSFET in a synchronous rectifier circuit, for example, Japanese Patent Laid-Open No.
-98540 and U.S. Pat. No. 5,590,032. U.S. Pat. No. 5,590,032 discloses an FET for rectification and a F for reflux.
A control FET is connected to each gate of the ET, and the control FET is driven by a voltage of an auxiliary winding of a transformer and a bias DC voltage. By such a method, the respective gate voltages of the rectifying FET and the recirculating FET are clamped.
【０００５】[0005]
【発明が解決しようとする課題】しかし、制御用の各Ｆ
ＥＴのゲートをトランスの補助巻線の電圧およびバイア
ス直流電圧による別電源で駆動すると、整流用のＦＥＴ
および環流用のＦＥＴを駆動するための回路構成が複雑
化してしまう。However, each control F
When the ET gate is driven by a separate power supply using the transformer auxiliary winding voltage and bias DC voltage, the rectifying FET
In addition, a circuit configuration for driving the recirculation FET is complicated.
【０００６】そこで、本発明は、簡易な回路構成によっ
て整流用のＦＥＴおよび環流用のＦＥＴのゲート駆動損
失を低減できる同期整流回路および同期整流回路を用い
たＤＣ−ＤＣコンバータを提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a synchronous rectifier circuit and a DC-DC converter using the synchronous rectifier circuit, which can reduce the gate drive loss of the rectifying FET and the recirculating FET with a simple circuit configuration. And
【０００７】[0007]
【課題を解決するための手段】本発明による同期整流回
路は、電源装置に使用され、トランスの二次側に接続さ
れた自己巻線駆動形の整流用のＦＥＴと環流用のＦＥＴ
とを有するものであって、整流用のＦＥＴおよび環流用
のＦＥＴのそれぞれのゲート端子にクランプ用のＦＥＴ
が接続され、各クランプ用のＦＥＴのゲート端子は電源
装置の出力電圧を導入する構成になっているものであ
る。また、本発明によるＤＣ−ＤＣコンバータは、トラ
ンスの二次側に接続された自己巻線駆動形の整流用のＦ
ＥＴと環流用のＦＥＴとを有する同期整流回路を備えた
ものであって、整流用のＦＥＴおよび環流用のＦＥＴの
それぞれのゲート端子にクランプ用のＦＥＴが接続さ
れ、各クランプ用のＦＥＴのゲート端子はＤＣ−ＤＣコ
ンバータの出力電圧を導入する構成になっているもので
ある。ことを特徴とするＤＣ−ＤＣコンバータ。ＤＣ−
ＤＣコンバータは、フォーワードコンバータであっても
よいし、アクティブクランプ回路を含むアクティブクラ
ンプ形フォーワードコンバータであってもよい。SUMMARY OF THE INVENTION A synchronous rectifier circuit according to the present invention is used in a power supply device, and has a self-winding drive type rectifying FET and a freewheeling FET connected to the secondary side of a transformer.
And a clamping FET connected to each gate terminal of the rectifying FET and the recirculating FET.
Are connected, and the gate terminal of each clamping FET is configured to introduce the output voltage of the power supply device. In addition, the DC-DC converter according to the present invention is a self-winding drive type rectifier F connected to the secondary side of a transformer.
A synchronous rectifier circuit having an ET and a freewheeling FET, wherein a clamp FET is connected to each of the gate terminals of the rectifying FET and the freewheeling FET, and a gate of each of the clamping FETs is provided. The terminal is configured to receive the output voltage of the DC-DC converter. A DC-DC converter, characterized in that: DC-
The DC converter may be a forward converter or an active clamp type forward converter including an active clamp circuit.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明による同期整流回
路が適用されたＤＣ−ＤＣコンバータの一例を示す回路
図である。ここでは、自己巻線駆動形同期整流方式によ
るフォワードコンバータを示す。図において、ＦＥＴ２
は、直流電圧源１の電圧Ｖinをスイッチングしてトラン
ス５に印加するものである。トランス５の二次側には、
トランス５の二次巻線と直列に整流用のＦＥＴ６が接続
され、並列に環流用のＦＥＴ７が接続されている。ＦＥ
Ｔ６のゲート端子には、クランプ用のＦＥＴ８のソース
端子が接続されている。ＦＥＴ８のドレイン端子はトラ
ンス５の二次側の黒点が付された側（正極側とする）に
接続されている。また、ＦＥＴ７のゲート端子には、ク
ランプ用のＦＥＴ９のソース端子が接続されている。Ｆ
ＥＴ９のドレイン端子はトランス５の二次側の負極側に
接続されている。なお、図１では、ＦＥＴ２，６，７の
寄生ダイオードも明示されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an example of a DC-DC converter to which a synchronous rectification circuit according to the present invention is applied. Here, a forward converter based on a self-winding drive type synchronous rectification method is shown. In the figure, FET2
Is for switching the voltage Vin of the DC voltage source 1 and applying it to the transformer 5. On the secondary side of the transformer 5,
A rectifying FET 6 is connected in series with the secondary winding of the transformer 5, and a circulating FET 7 is connected in parallel. FE
The source terminal of the clamping FET 8 is connected to the gate terminal of T6. The drain terminal of the FET 8 is connected to the side of the transformer 5 to which a black point is attached (the positive side). The source terminal of the clamping FET 9 is connected to the gate terminal of the FET 7. F
The drain terminal of ET9 is connected to the secondary negative electrode side of the transformer 5. FIG. 1 also shows parasitic diodes of the FETs 2, 6, and 7.
【０００９】整流回路の出力は、インダクタ１０とキャ
パシタ１１によるフィルタを介して負荷抵抗１２に供給
される。そして、クランプ用のＦＥＴ８，９のゲート端
子はコンバータの出力端子に接続され、ＦＥＴ８，９の
ゲート端子にはコンバータの出力電圧Ｖo が印加され
る。The output of the rectifier circuit is supplied to a load resistor 12 via a filter formed by an inductor 10 and a capacitor 11. The gate terminals of the clamping FETs 8 and 9 are connected to the output terminals of the converter, and the output terminals Vo of the converter are applied to the gate terminals of the FETs 8 and 9.
【００１０】次に、図２の波形図を参照して動作につい
て説明する。スイッチング回路（図示せず）からのパル
ス信号によってＦＥＴ２がオンしたときには（Ｔ０また
はＴ２のタイミング）、トランス５の一次側に直流電圧
源１の電圧Ｖinが印加される。そして、図２に示すよう
に、一次側の印加電圧に応じた電圧が二次側（正極側）
に誘導される。トランス５の巻数比をＮ：１とすると、
ＶS+＝Ｖin／Ｎである。Next, the operation will be described with reference to the waveform diagram of FIG. When the FET 2 is turned on by a pulse signal from a switching circuit (not shown) (T0 or T2 timing), the voltage Vin of the DC voltage source 1 is applied to the primary side of the transformer 5. Then, as shown in FIG. 2, the voltage corresponding to the applied voltage on the primary side is changed to the secondary side (positive side).
It is guided to. If the turns ratio of the transformer 5 is N: 1,
VS + = Vin / N.
【００１１】自己巻線駆動形同期整流方式では、図１に
示すように、トランス５の二次巻線正極側の電圧ＶS+が
ＦＥＴ８を介して整流用のＦＥＴ６のゲートを駆動す
る。従って、二次巻線正極側の電圧ＶS+が正のときには
ＦＥＴ６がオンして、ＦＥＴ６を通して負荷抵抗１２に
電流が流れる。ここで、ＶS+＞Ｖo （コンバータの出力
電圧）の場合には、ＦＥＴ８のソース電圧すなわち整流
用のＦＥＴ６のゲート電圧はＶo にクランプされる。In the self-winding drive type synchronous rectification system, as shown in FIG. 1, the voltage VS + on the positive side of the secondary winding of the transformer 5 drives the gate of the rectifying FET 6 via the FET 8. Therefore, when the voltage VS + on the positive side of the secondary winding is positive, the FET 6 is turned on, and a current flows to the load resistor 12 through the FET 6. Here, when VS +> Vo (output voltage of the converter), the source voltage of the FET 8, ie, the gate voltage of the rectifying FET 6, is clamped to Vo.
【００１２】ＦＥＴ２がオフしたときには（Ｔ１または
Ｔ３のタイミング）、図２に示すように、共振波形の電
圧ＶS-が二次側（負極側）に誘導される。環流用のＦＥ
Ｔ７のゲートは、図１に示すように、トランス５の二次
巻線負極側の電圧ＶS-によって駆動されている。従っ
て、二次巻線負極側の電圧ＶS-が正のときにはＦＥＴ７
がオンして、環流用のＦＥＴ７を通して負荷抵抗１２に
電流が流れる。ここで、ＶS-＞Ｖo の場合には、ＦＥＴ
９のソース電圧すなわち環流用のＦＥＴ７のゲート電圧
はＶo にクランプされる。When the FET 2 is turned off (at the timing of T1 or T3), a voltage VS- having a resonance waveform is induced to the secondary side (negative side) as shown in FIG. FE for reflux
As shown in FIG. 1, the gate of T7 is driven by the voltage VS- on the negative side of the secondary winding of the transformer 5. Therefore, when the voltage VS- on the negative side of the secondary winding is positive, the FET 7
Is turned on, and a current flows to the load resistor 12 through the freewheeling FET 7. Here, when VS-> Vo, the FET
9, the gate voltage of the freewheeling FET 7 is clamped to Vo.
【００１３】以上のように、この実施の形態では、整流
用のＦＥＴ６および環流用のＦＥＴ７のそれぞれのゲー
ト端子にクランプ用のＦＥＴ８，９を接続し、ＦＥＴ
８，９のゲート端子をコンバータの出力電圧Ｖo に接続
したので、整流用のＦＥＴ６および環流用のＦＥＴ７の
ゲート電圧はＶo にクランプされる。情報機器や通信機
器などの電子機器において用いられるコンバータの出力
電圧は一般に５Ｖ以下であるから、ＦＥＴ６，７のゲー
ト電圧は５Ｖ以下にクランプされる。従って、上記の
（１）式から明らかなように、ゲート電圧の電位が低く
抑えられる結果、ＦＥＴ６，７のゲート駆動損失が低減
する。さらに、一般に、ＦＥＴのゲート破壊電圧は２０
Ｖ程度であるから、高入力電圧時のゲート破壊の可能性
も低減される。As described above, in this embodiment, the FETs 8 and 9 for clamping are connected to the respective gate terminals of the FET 6 for rectification and the FET 7 for recirculation.
Since the gate terminals 8 and 9 are connected to the output voltage Vo of the converter, the gate voltages of the rectifying FET 6 and the circulating FET 7 are clamped to Vo. Since the output voltage of a converter used in electronic equipment such as information equipment and communication equipment is generally 5 V or less, the gate voltages of the FETs 6 and 7 are clamped to 5 V or less. Therefore, as is apparent from the above equation (1), the gate drive potential of the FETs 6 and 7 is reduced as a result of the gate voltage being kept low. Further, in general, the gate breakdown voltage of an FET is 20
Since the voltage is about V, the possibility of gate breakdown at a high input voltage is also reduced.
【００１４】この実施の形態ではコンバータとしてフォ
ーワードコンバータを例示したが、図３に示すような、
アクティブクランプ形のフォーワードコンバータであっ
ても本発明による同期整流回路を適用できる。図３に示
されたコンバータは、主スイッチング素子であるＦＥＴ
２にキャパシタ３と補助スイッチング用のＦＥＴ４とで
構成されるクランプ回路を接続し、キャパシタ３、ＦＥ
Ｔ２，４およびトランス５でアクティブクランプ回路が
形成されているものであるが、図１に示されたものと同
様の同期整流回路を含むものとすることができる。この
ような形態でも、ゲート電圧がＶo に抑えられる結果、
ＦＥＴ６，７のゲート駆動損失が低減する。In this embodiment, a forward converter is exemplified as a converter, but as shown in FIG.
The synchronous rectifier circuit according to the present invention can be applied to an active clamp type forward converter. The converter shown in FIG. 3 is an FET which is a main switching element.
2 is connected to a clamp circuit comprising a capacitor 3 and an auxiliary switching FET 4.
Although an active clamp circuit is formed by T2, 4 and the transformer 5, it may include a synchronous rectifier circuit similar to that shown in FIG. Even in such a configuration, the gate voltage is suppressed to Vo,
Gate drive losses of the FETs 6 and 7 are reduced.
【００１５】[0015]
【発明の効果】以上のように、本発明によれば、同期整
流回路およびそれを用いたＤＣ−ＤＣコンバータを、整
流用のＦＥＴおよび環流用のＦＥＴのそれぞれのゲート
端子にクランプ用のＦＥＴが接続され、各クランプ用の
ＦＥＴのゲート端子には出力電圧が導入される構成とし
たので、簡易な回路構成によって整流用のＦＥＴおよび
環流用のＦＥＴのゲート駆動損失を低減できる効果があ
る。また、高入力電圧時のゲート破壊も避けることがで
きる効果がある。As described above, according to the present invention, a synchronous rectifier circuit and a DC-DC converter using the same are provided with a clamp FET at each gate terminal of a rectifier FET and a reflux FET. Since the output voltage is introduced to the gate terminals of the clamp FETs connected to each other, the gate drive loss of the rectifying FET and the recirculating FET can be reduced with a simple circuit configuration. In addition, there is an effect that gate destruction at the time of a high input voltage can be avoided.
【図１】 本発明による同期整流回路が適用されたＤＣ
−ＤＣコンバータの一例を示す回路図である。FIG. 1 shows a DC to which a synchronous rectification circuit according to the present invention is applied.
FIG. 3 is a circuit diagram illustrating an example of a DC converter.
【図２】 本発明による同期整流回路の動作を説明する
ための波形図である。FIG. 2 is a waveform chart for explaining the operation of the synchronous rectifier circuit according to the present invention.
【図３】 本発明による同期整流回路が適用された他の
ＤＣ−ＤＣコンバータの一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of another DC-DC converter to which the synchronous rectification circuit according to the present invention is applied.
１ 直流電圧源 ２ ＦＥＴ ５ トランス ６ 整流用のＦＥＴ ７ 環流用のＦＥＴ ８，９ ＦＥＴ １０ インダクタ １１ キャパシタ １２ 負荷抵抗 REFERENCE SIGNS LIST 1 DC voltage source 2 FET 5 Transformer 6 Rectifying FET 7 Recirculation FET 8, 9 FET 10 Inductor 11 Capacitor 12 Load resistance
Claims (4)
に接続された自己巻線駆動形の整流用のＦＥＴと環流用
のＦＥＴとを有する同期整流回路において、 前記整流用のＦＥＴおよび環流用のＦＥＴのそれぞれの
ゲート端子にクランプ用のＦＥＴが接続され、 前記各クランプ用のＦＥＴのゲート端子は、電源装置の
出力電圧を導入することを特徴とする同期整流回路。1. A synchronous rectifier circuit used in a power supply device and having a self-winding drive type rectifying FET and a freewheeling FET connected to a secondary side of a transformer, wherein the rectifying FET and the freewheeling current A synchronous rectifier circuit characterized in that a clamping FET is connected to each gate terminal of the FETs for use in clamping, and a gate terminal of each of the clamping FETs receives an output voltage of a power supply device.
をスイッチングして前記トランスの一次側に供給する主
スイッチ素子と、前記トランスの二次側に接続された自
己巻線駆動形の整流用のＦＥＴと環流用のＦＥＴとを有
する同期整流回路と、前記同期整流回路の出力を平滑す
る平滑回路とを備えたＤＣ−ＤＣコンバータにおいて、 前記整流用のＦＥＴおよび環流用のＦＥＴのそれぞれの
ゲート端子にクランプ用のＦＥＴが接続され、 前記各クランプ用のＦＥＴのゲート端子は、ＤＣ−ＤＣ
コンバータの出力電圧を導入することを特徴とするＤＣ
−ＤＣコンバータ。2. A transformer, a main switch element for switching a DC voltage from a DC voltage source and supplying it to a primary side of the transformer, and a self-winding drive type rectifier connected to a secondary side of the transformer. And a smoothing circuit for smoothing the output of the synchronous rectification circuit, wherein each gate of the rectification FET and the reflux FET is provided. The clamp FET is connected to the terminal, and the gate terminal of each clamp FET is DC-DC
DC characterized by introducing the output voltage of a converter
-DC converter.
ンバータである請求項２記載のＤＣ−ＤＣコンバータ。3. The DC-DC converter according to claim 2, wherein the DC-DC converter is a forward converter.
ランプ回路を含むアクティブクランプ形フォーワードコ
ンバータである請求項３記載のＤＣ−ＤＣコンバータ。4. The DC-DC converter according to claim 3, wherein the DC-DC converter is an active clamp type forward converter including an active clamp circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36551697A JPH11187653A (en) | 1997-12-22 | 1997-12-22 | Synchronous rectifying circuit and dc-to-dc converter using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36551697A JPH11187653A (en) | 1997-12-22 | 1997-12-22 | Synchronous rectifying circuit and dc-to-dc converter using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11187653A true JPH11187653A (en) | 1999-07-09 |
Family
ID=18484458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36551697A Pending JPH11187653A (en) | 1997-12-22 | 1997-12-22 | Synchronous rectifying circuit and dc-to-dc converter using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11187653A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072241A (en) * | 1997-09-09 | 2000-06-06 | Fujitsu Limited | Semiconductor device with self-aligned contact and its manufacture |
| JP2002199733A (en) * | 2000-12-27 | 2002-07-12 | Shindengen Electric Mfg Co Ltd | Power supply component connection method |
| EP1229635A2 (en) * | 2001-01-25 | 2002-08-07 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| JP2004140960A (en) * | 2002-10-21 | 2004-05-13 | Cosel Co Ltd | Synchronous rectification circuit for switching power supply |
| EP1276217A3 (en) * | 2001-06-25 | 2004-09-29 | Alcatel | Self-controlled synchronous rectifier |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| CN105099232A (en) * | 2014-05-07 | 2015-11-25 | 武汉永力睿源科技有限公司 | Synchronous rectification drive circuit for active clamping forward converter |
| US9564818B2 (en) | 2013-08-26 | 2017-02-07 | Rohm Co., Ltd | DC/DC converter capable of preventing overvoltage and overcurrent, operation method thereof and electronic apparatus |
-
1997
- 1997-12-22 JP JP36551697A patent/JPH11187653A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072241A (en) * | 1997-09-09 | 2000-06-06 | Fujitsu Limited | Semiconductor device with self-aligned contact and its manufacture |
| JP2002199733A (en) * | 2000-12-27 | 2002-07-12 | Shindengen Electric Mfg Co Ltd | Power supply component connection method |
| EP1229635A2 (en) * | 2001-01-25 | 2002-08-07 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| EP1229635A3 (en) * | 2001-01-25 | 2003-02-05 | Texas Instruments Incorporated | Active gate clamp circuit for self driven synchronous rectifiers |
| EP1276217A3 (en) * | 2001-06-25 | 2004-09-29 | Alcatel | Self-controlled synchronous rectifier |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| JP2004140960A (en) * | 2002-10-21 | 2004-05-13 | Cosel Co Ltd | Synchronous rectification circuit for switching power supply |
| US9564818B2 (en) | 2013-08-26 | 2017-02-07 | Rohm Co., Ltd | DC/DC converter capable of preventing overvoltage and overcurrent, operation method thereof and electronic apparatus |
| CN105099232A (en) * | 2014-05-07 | 2015-11-25 | 武汉永力睿源科技有限公司 | Synchronous rectification drive circuit for active clamping forward converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US7193396B2 (en) | DC converters having buck or boost configurations | |
| KR100481065B1 (en) | single ended forward DC-TO-DC converter providing enhanced resetting for synchronous rectification | |
| US6757184B2 (en) | Step-down buck converter with full bridge circuit | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| JPH08331842A (en) | Synchronous rectification converter | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| US6243278B1 (en) | Drive circuit for synchronous rectifier and method of operating the same | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| JP3655247B2 (en) | Synchronous rectifier circuit and power supply device | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JPH11187653A (en) | Synchronous rectifying circuit and dc-to-dc converter using the same | |
| JP2005507628A (en) | Synchronous rectifier circuit | |
| JPH1169803A (en) | Switching power supply | |
| JP2630221B2 (en) | DC-DC converter | |
| JP3063823B2 (en) | Power supply circuit | |
| JP3124921B2 (en) | DC-DC converter | |
| JPH1118426A (en) | Switching power supply circuit | |
| JP3341441B2 (en) | Switching power supply | |
| JP3602079B2 (en) | Switching power supply circuit | |
| JPH05219738A (en) | Multi-output switching regulator | |
| JP2740476B2 (en) | FET rectifier circuit | |
| JP2001037214A (en) | Power source circuit | |
| JP2004166420A (en) | Multi-output switching power supply |