JP2630221B2 - DC-DC converter - Google Patents
DC-DC converterInfo
- Publication number
- JP2630221B2 JP2630221B2 JP5252047A JP25204793A JP2630221B2 JP 2630221 B2 JP2630221 B2 JP 2630221B2 JP 5252047 A JP5252047 A JP 5252047A JP 25204793 A JP25204793 A JP 25204793A JP 2630221 B2 JP2630221 B2 JP 2630221B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- inductor
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はDC−DCコンバータに
関し、特に入力電圧よりも高く、かつ、例えばアバラン
シダイオード(APD)を駆動するに足りうる100V
程度の高圧の出力電圧が得られ、かつ低耐圧のスイッチ
ング素子が使用できるDC−DCコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly to a DC-DC converter having a voltage higher than the input voltage and capable of driving an avalanche diode (APD).
The present invention relates to a DC-DC converter capable of obtaining an output voltage of a high level and using a switching element having a low withstand voltage.
【0002】[0002]
【従来の技術】通信機器における集積化の進歩により、
電源においても小型薄型化が望まれており、とりわけ、
プリント基板上に搭載されて使用されるオンボード用電
源に対する小型化の要請が厳しくなってきている。2. Description of the Related Art With the advance of integration in communication equipment,
Power supplies are also required to be smaller and thinner.
There is an increasing demand for miniaturization of an on-board power supply used by being mounted on a printed circuit board.
【0003】このオンボード用電源として使用されるD
C−DCコンバータには従来、第1の技術として入力電
圧に対して逆極性の出力電圧が得られる極性反転型DC
−DCコンバータがあり、第2の技術として入力電圧に
対して同極性のかつ入力電圧よりも高い出力電圧が得ら
れる昇圧型DC−DCコンバータがあり、第3の技術と
して入力電圧に対して同極性のかつ入力電圧よりも低い
出力電圧が得られる降圧型DC−DCコンバータがあ
り、さらに第4の技術として特開昭54−9716号公
報記載の電源回路がある。[0003] The D used as an on-board power supply
Conventionally, as a first technique, a polarity inversion type DC that can obtain an output voltage having a polarity opposite to an input voltage has been used for a C-DC converter.
As a second technique, there is a step-up DC-DC converter having the same polarity with respect to the input voltage and obtaining an output voltage higher than the input voltage. There is a step-down DC-DC converter capable of obtaining an output voltage having a polarity lower than the input voltage, and a fourth technique is a power supply circuit described in Japanese Patent Application Laid-Open No. 54-9716.
【0004】図2は従来の極性反転型DC−DCコンバ
ータの回路図であり、図3は従来の昇圧型DC−DCコ
ンバータの回路図であり、図4は従来の降圧型DC−D
Cコンバータの回路図であり,さらに図5は上記公報記
載の電源回路の基本回路図である。FIG. 2 is a circuit diagram of a conventional polarity inversion type DC-DC converter, FIG. 3 is a circuit diagram of a conventional step-up DC-DC converter, and FIG. 4 is a conventional step-down DC-D converter.
FIG. 5 is a circuit diagram of a C converter, and FIG. 5 is a basic circuit diagram of a power supply circuit described in the above publication.
【0005】詳述すると、従来の第1の技術である極性
反転型DC−DCコンバータは、図2を参照すると、入
力端Pを通してコレクタCがマイナス側が接地端Qおよ
び接地端Zに接続される入力直流電源1のプラス側に接
続されかつベースBから供給されるスイッチング駆動信
号に制御されて入力直流電源1の入力電圧VINをスイッ
チングしてエミッタEに出力するスイッチング素子とし
てのトランジスタ8と、一端aが接地端Qおよび接地端
Zに接続されかつ制御入力端Rから入力される矩形波状
の周期的な制御信号に制御されて他端bにスイッチング
駆動信号を出力しトランジスタ8のベースBへ供給して
トランジスタ8をスイッチング駆動する駆動回路2と、
一端dがトランジスタ8のエミッタEおよび整流素子の
一端に接続されかつ他端eが接地端Qおよび接地端Zに
接続されてトランジスタ8がオンのときに流れる電流I
ONによりエネルギーを蓄積するとともにトランジスタ8
がオフのときにその蓄積されたエネルギーにより逆起電
力を誘起し整流素子を導通させ電流IOFF を流すように
機能するインダクタ9と、カソード側がトランジスタ8
のエミッタEとインダクタ9の一端dとに接続されかつ
アノード側が平滑素子の一端および出力端Wを通して他
端が接地端Zおよび接地端Qに接続される負荷7の一端
に接続されてトランジスタ8がオフのときに導通しトラ
ンジスタ8がオンのときに非導通となる整流素子として
のダイオード5と、一端がダイオード5のアノード側と
出力端Wを通して負荷7の一端とに接続されかつ他端が
接地端Qおよび接地端Zとに接続される平滑素子として
のコンデンサ6とにより構成される。More specifically, in the polarity inversion type DC-DC converter according to the first prior art, referring to FIG. 2 , the collector C is connected to the ground terminal Q and the ground terminal Z on the negative side through the input terminal P. A transistor 8 as a switching element connected to the positive side of the input DC power supply 1 and controlled by a switching drive signal supplied from the base B to switch the input voltage V IN of the input DC power supply 1 and output to the emitter E; One end a is connected to the ground end Q and the ground end Z, and is controlled by a rectangular wave periodic control signal input from the control input end R to output a switching drive signal to the other end b to the base B of the transistor 8. A drive circuit 2 for supplying and driving the transistor 8 for switching;
One end d is connected to the emitter E of the transistor 8 and one end of the rectifying element, and the other end e is connected to the ground end Q and the ground end Z, so that the current I flowing when the transistor 8 is on is
Transistor 8 stores energy when ON
Is turned off, an inductor 9 that functions to induce a back electromotive force by the stored energy to make the rectifying element conductive and to flow the current I OFF ,
Connected to one end d of an inductor 9 and one end of a load 7 whose anode side is connected to one end of a smoothing element and one end of an output terminal W and the other end is connected to a ground terminal Z and a ground terminal Q. A diode 5 serving as a rectifying element which conducts when turned off and becomes non-conductive when the transistor 8 is turned on, one end connected to the anode side of the diode 5 and one end of the load 7 through the output end W, and the other end grounded And a capacitor 6 as a smoothing element connected to the terminal Q and the ground terminal Z.
【0006】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ9の両端には入力直流電
源1からの入力電圧VINが印加されてインダクタ9およ
びトランジスタ8には電流IONが流れ、インダクタ9に
エネルギーが蓄積される。このとき、インダクタ9に流
れる電流IONは三角波状に増大し、その電流変化分△I
ONは、インダクタ9のインダクタンスをL,トランジス
タ8のオン時間をTONおよびトランジスタ8のコレクタ
C−エミッタE間電圧をVCE=0 とすると、Next, the operation will be described. When the transistor 8 is turned on, an input voltage V IN from the input DC power supply 1 is applied to both ends of the inductor 9, a current ION flows through the inductor 9 and the transistor 8, and energy is stored in the inductor 9. At this time, the current I ON flowing through the inductor 9 increases the triangular waveform, the current change △ I
ON means that the inductance of the inductor 9 is L, the on time of the transistor 8 is T ON, and the voltage between the collector C and the emitter E of the transistor 8 is V CE = 0.
【0007】 [0007]
【0008】となる。[0008]
【0009】このときインダクタ9に蓄積されるエネル
ギーEは、At this time, the energy E stored in the inductor 9 is
【0010】 [0010]
【0011】となる。しかし、トランジスタ8がオンの
ときには整流用のダイオード5は導通しないため、エネ
ルギーEは負荷7には供給されない。## EQU1 ## However, when the transistor 8 is on, the rectifying diode 5 does not conduct, so that the energy E is not supplied to the load 7.
【0012】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEがダイオード5および平滑用のコ
ンデンサ6を通じて放電し、負荷7の両端には入力電圧
VINとは逆極性の負の出力電圧VOUT が得られる。この
ときのインダクタ9およびダイオード5を流れる電流I
OFF の電流変化分△IOFF は、トランジスタ8のオフ時
間をTOFF ,インダク9のインダクタンスをLおよびダ
イオード5の順方向降下電圧をVD とすると、When the transistor 8 is turned off while the current I ON is flowing through the inductor 9, the current I ON
The energy E stored in the inductor 9 while the transistor 8 is on while maintaining the ON state induces a back electromotive force in the inductor 9, and the back electromotive force causes the rectifying diode 5 to conduct, thereby causing the current I OFF to flow. The energy E stored in the inductor 9 is discharged through the diode 5 and the smoothing capacitor 6, and a negative output voltage V OUT having a polarity opposite to that of the input voltage V IN is obtained across the load 7. At this time, the current I flowing through the inductor 9 and the diode 5
The OFF current change ΔI OFF is obtained by assuming that the OFF time of the transistor 8 is T OFF , the inductance of the inductor 9 is L, and the forward voltage drop of the diode 5 is V D.
【0013】 [0013]
【0014】となる。## EQU1 ##
【0015】インダクタ9に流れる電流IONとIOFF と
が連続的な場合を考えれると、TONとTOFF との期間に
インダクタ9を流れる電流変化分、つまり△IONと△I
OFFとは等しくなるので、式(1)と式(3)とから、Considering a case where the currents I ON and I OFF flowing through the inductor 9 are continuous, a change in the current flowing through the inductor 9 during the period between T ON and T OFF , that is, ΔI ON and ΔI ON
Since OFF is equal, from the equations (1) and (3),
【0016】 [0016]
【0017】となる。## EQU1 ##
【0018】この式(4)から入力電圧VINと出力電圧
VOUT との関係を求めると、When the relationship between the input voltage V IN and the output voltage V OUT is obtained from the equation (4),
【0019】 [0019]
【0020】となり、ここで説明を簡単にするためにV
D =0とすると、出力電圧VOUT はTON=TOFF のとき
に入力電圧VINと等しくなり、TON>TOFF のときは出
力電圧VOUT は入力電圧VINよりも昇圧し、TON<T
OFF のときは出力電圧VOUT は入力電圧VINよりも降圧
するが、一般的にはTON>TOFF で使用される。Here, for simplicity of explanation, V
Assuming that D = 0, the output voltage V OUT becomes equal to the input voltage V IN when T ON = T OFF , and when T ON > T OFF , the output voltage V OUT rises higher than the input voltage V IN. ON <T
When OFF , the output voltage V OUT falls below the input voltage V IN , but is generally used when T ON > T OFF .
【0021】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタC−エミッタE間の電圧VCEは、 VCE =(VIN+VD +VOUT ) …… (6) となる。このため、トランジスタ8には、式(6)にお
けるコレクタC−エミッタE間電圧VCEを上まわる耐圧
が必要となる。When the transistor 8 is off, the voltage V CE between the collector C and the emitter E of the transistor 8 is as follows: V CE = (V IN + V D + V OUT ) (6) For this reason, the transistor 8 needs to have a withstand voltage exceeding the voltage V CE between the collector C and the emitter E in the equation (6).
【0022】次に、従来の第2の技術である昇圧型DC
−DCコンバータは、図3を参照すると、一端eが入力
端Pを通してマイナス側が接地端Qおよび接地端Zに接
続される入力直流電源1のプラス側に接続され他端dが
スイッチング素子の一端および整流素子の一端に接続さ
れてスインチング素子がオンのときに流れる電流IONに
よりエネルギーを蓄積するとともにスイッチング素子が
オフのときにその蓄積されたエネルギーにより逆起電力
を誘起し整流素子を導通させ電流IOFF を流すように機
能するインダクタ9と、一端aが接地端Qおよび接地端
Zに接続されかつ制御入力端Rから入力される矩形波状
の周期的な制御信号に制御されて他端bにスイッチング
駆動信号を出力しトランジスタ8のベースBへ供給して
トラジスタ8をスイッチング駆動する駆動回路2と、コ
レクタCがインダクタ9の他端dおよび整流素子の一端
に接続されかつエミッタEが接地端Qおよび接地端Zに
接続されて駆動回路2から供給されるスイッチング駆動
信号に制御されてインダクタ9を通して供給される入力
直流電源1からの入力電圧VINをスイッチングするスイ
ッチング素子としてのトランジスタ8と、アノード側が
インダクタ9の他端dとトランジスタ8のコレクタCと
に接続されかつカソード側が平滑素子の一端と出力端W
を通して他端が接地端Zおよび接地端Qに接続される負
荷7の一端とに接続されてトランジスタ8がオフのとき
に導通しトランジスタ8がオンのときに非導通となる整
流素子としてのダイオード5と、一端がダイオード5の
カソード側と出力端Wを通して負荷7の一端に接続され
かつ他端が接地端Qおよび接地端Zに接続される平滑素
子としてのコンデンサ6とから構成される。Next, a step-up type DC according to a second conventional technique is described.
Referring to FIG. 3 , the -DC converter has one end e connected to the plus side of the input DC power supply 1 having the minus side connected to the ground end Q and the ground end Z through the input end P, and the other end d to one end of the switching element. the energy switching element is that accumulated in the off together connected to one end of the rectifying element Suinchingu element stores energy by a current I oN flows when on induce a back EMF current is conducting rectifying device an inductor 9 which functions to flow the I OFF, end a is controlled to a periodic control signal having a rectangular waveform inputted from connected to the ground terminal Q and the ground terminal Z and the control input terminal R to the other end b A drive circuit 2 that outputs a switching drive signal and supplies it to the base B of the transistor 8 to switch and drive the transistor 8 is connected to the collector C. An input connected to the other end d of the capacitor 9 and one end of the rectifier element, and an emitter E connected to the ground terminal Q and the ground terminal Z and controlled by a switching drive signal supplied from the drive circuit 2 and supplied through the inductor 9. A transistor 8 as a switching element for switching an input voltage VIN from the DC power supply 1, an anode side is connected to the other end d of the inductor 9 and a collector C of the transistor 8, and a cathode side is connected to one end of a smoothing element and an output end W.
The other end of the diode 5 is connected to one end of a load 7 connected to the ground terminal Z and the ground terminal Q through the terminal, and conducts when the transistor 8 is off, and becomes non-conductive when the transistor 8 is on. And a capacitor 6 as a smoothing element having one end connected to one end of the load 7 through the cathode side of the diode 5 and the output end W, and the other end connected to the ground end Q and the ground end Z.
【0023】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ9の両端には入力直流電
源1からの入力電圧VINが印加されてインダクタ9およ
びトランジスタ8には電流IONが流れ、インダクタ9に
エネルギーが蓄積される。このときインダクタ9に流れ
る電流IONは三角波状に増大し、その電流変化分△ION
は、インダクタ9のインダクタンスをL, トランジスタ
8のオン時間をTONおよびトランジスタ8のコレクタC
−エミッタE間電圧をVCE=0とすると、Next, the operation will be described. When the transistor 8 is turned on, an input voltage V IN from the input DC power supply 1 is applied to both ends of the inductor 9, a current ION flows through the inductor 9 and the transistor 8, and energy is stored in the inductor 9. At this time, the current I ON flowing through the inductor 9 increases in a triangular waveform, and the current change ΔI ON
Is the inductance of the inductor 9 as L, the on time of the transistor 8 as T ON and the collector C of the transistor 8
−If the voltage between the emitters E is V CE = 0,
【0024】 [0024]
【0025】となる。このときインダクタ9に蓄積され
るエネルギーEは、## EQU1 ## At this time, the energy E stored in the inductor 9 is
【0026】 [0026]
【0027】となる。しかし、トランジスタ8がオンの
ときには整流用のダイオード5は導通しないため、この
エネルギーEは負荷7には供給されない。## EQU1 ## However, when the transistor 8 is on, the rectifying diode 5 does not conduct, so that the energy E is not supplied to the load 7.
【0028】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEが入力直流電源1の直流電圧VIN
に重畳されてダイオード5および平滑用のコンデンサ6
を通じて放電し、負荷7の両端には入力電圧VINと同極
性の正の出力電圧VOUT が得られる。If the transistor 8 is turned off while the current I ON is flowing through the inductor 9, the current I ON
The energy E stored in the inductor 9 while the transistor 8 is on while maintaining the ON state induces a back electromotive force in the inductor 9, and the back electromotive force causes the rectifying diode 5 to conduct, thereby causing the current I OFF to flow. , The energy E stored in the inductor 9 is equal to the DC voltage V IN of the input DC power supply 1.
5 and a capacitor 6 for smoothing
And a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained at both ends of the load 7.
【0029】このときのインダクタ9およびダイオード
5を流れる電流IOFF の電流変化分△IOFF は、負荷7
両端の出力電圧をVOUT およびトランジスタ8のオフ時
間をTOFF ,インダクタ9のインダクタンスをLおよび
ダイオード5の順方向降下電圧をVD とすると、At this time, the current change ΔI OFF of the current I OFF flowing through the inductor 9 and the diode 5 is equal to the load 7
Assuming that the output voltage at both ends is V OUT, the off time of the transistor 8 is T OFF , the inductance of the inductor 9 is L, and the forward drop voltage of the diode 5 is V D.
【0030】 [0030]
【0031】となる。インダクタ9に流れる電流IONと
IOFF とが連続的な場合を考えると、TONとTOFF との
期間にインダクタ9に流れる電流変化分、つまり△ION
と△IOFF とは等しくなるので、式(7)と式(9)と
から、## EQU1 ## Considering the case where the currents I ON and I OFF flowing through the inductor 9 are continuous, the change in the current flowing through the inductor 9 during the period between T ON and T OFF , that is, ΔI ON
And △ I OFF are equal, so from equations (7) and (9),
【0032】 [0032]
【0033】となる。## EQU1 ##
【0034】この(10)式から入力電圧VINと出力電
圧VOUT との関係を求めると、From the equation (10), the relationship between the input voltage V IN and the output voltage V OUT is obtained.
【0035】 [0035]
【0036】となり、説明を簡単にするためにVD =0
とすると、出力電圧VOUT は入力電圧VINよりも昇圧し
た電圧となり、例えばTON=TOFF の条件下での出力電
圧VOUT は入力電圧VINの2倍となる。And V D = 0 for simplicity of explanation.
Then, the output voltage V OUT becomes a voltage boosted from the input voltage V IN . For example, the output voltage V OUT under the condition of T ON = T OFF becomes twice the input voltage V IN .
【0037】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタC−エミッタE間の電圧VCEは、 VCE =(VD +VOUT ) …… (12) となる。このため、トランジスタ8には、式(12)に
おけるコレクタC−エミッタE間電圧VCEを上まわる耐
圧が必要となる。When the transistor 8 is off, the voltage V CE between the collector C and the emitter E of the transistor 8 is as follows: V CE = (V D + V OUT ) (12) For this reason, the transistor 8 needs to have a withstand voltage exceeding the voltage V CE between the collector C and the emitter E in the equation (12).
【0038】続いて、従来の第3の技術である降圧型D
C−DCコンバータは、図4を参照すると、入力端Pを
通してコレクタCがマイナス側が接地端Qおよび接地端
Zに接続される入力直流電源1のプラス側に接続されか
つベースBから供給されるスイッチング駆動信号に制御
されて入力直流電源1の入力電圧VINをスイッチングし
てエミッタEに出力するスイッチング素子としてのトラ
ンジスタ8と、一端aが接地端Qおよび接地端Zに接続
されかつ制御入力端Rから入力される矩形波状の周期的
な制御信号に制御されて他端bにスイッチング駆動信号
を出力しトランジスタ8のベースBへ供給してトランジ
スタ8をスイッチング駆動する駆動回路2と、一端dが
トランジス8のエミッタEおよび整流素子の一端に接続
されかつ他端eが平滑素子の一端および出力端Wを通し
て他端が接地端Zおよび接地端Qと接続される負荷7の
一端に接続されてトランジスタ8がオンのときに流れる
電流IONによりエネルギーを蓄積するとともにトランジ
スタ8がオフのときにその蓄積されたエネルギーにより
逆起電力を誘起し整流素子を導通させ電流IOFF を流す
ように機能するインダクタ9と、カソード側がトランジ
スタ8のエミッタEとインダクタ9の一端dとに接続さ
れかつアノード側が接地端Qおよび接地端Zに接続され
てトランジスタ8がオフのときに導通しトランジスタ8
がオンのときに非導通となる整流素子としてのダイオー
ド5と、一端がインダクタ9の他端eと出力端Wを通し
て負荷7の一端とに接続されかつ他端が接地端Qおよび
接地端Zに接続される平滑素子としてのコンデンサ6と
により構成される。Subsequently, the step-down type D according to the third conventional technique is used.
Referring to FIG. 4 , the C-DC converter has a collector C connected to a positive side of an input DC power supply 1 having a negative side connected to a ground terminal Q and a ground terminal Z through an input terminal P, and switching supplied from a base B. A transistor 8 serving as a switching element that switches the input voltage VIN of the input DC power supply 1 under the control of the drive signal and outputs the input voltage VIN to the emitter E, one end a of which is connected to the ground end Q and the ground end Z, and A driving circuit 2 that is controlled by an input rectangular wave periodic control signal, outputs a switching drive signal to the other end b, and supplies the switching drive signal to the base B of the transistor 8 to drive the transistor 8 for switching; The other end e is connected to one end of the smoothing element and the output end W, and the other end is connected to the ground end Z. It is connected to one terminal of the load 7 to be connected to the pre-ground terminal Q transistor 8 as well as storing energy by the current I ON flowing when the transistor 8 is turned on the counter electromotive force by the accumulated energy in the off an inductor 9 which functions to flow the current I OFF was induced to conduct a rectifying element, a cathode side connected to one end d of the emitter E and the inductor 9 of the transistor 8 and the anode side is connected to the ground terminal Q and the ground terminal Z And when the transistor 8 is off, the transistor 8 is turned on.
Is connected to one end of the load 7 through the other end e of the inductor 9 and the output end W, and the other end is connected to the ground end Q and the ground end Z. And a capacitor 6 as a connected smoothing element.
【0039】次に、動作について説明する。トランジス
タ8がオンになると、インダクタ9の両端には入力直流
電源1からの入力電圧をVINおよび負荷7両端の出力電
圧をVOUT とするとVIN−VOUT の電圧が印加されてイ
ンダクタ9およびトランジスタ8には電流IONが流れ、
インダクタ9にエネルギーが蓄積される。このときのイ
ンダクタ9を流れる電流IONは三角波状に増大し、その
電流変化分△IONは、インダクタ9のインダクタンスを
L,トランジスタ8のオン時間をTONおよびトランジス
タ8のコレクタC−エミッタE間電圧をVCE=0とする
と、Next, the operation will be described. When the transistor 8 is turned on, when the input voltage from the input DC power supply 1 is V IN and the output voltage across the load 7 is V OUT , a voltage of V IN −V OUT is applied to both ends of the inductor 9. A current ION flows through the transistor 8,
Energy is stored in the inductor 9. At this time, the current I ON flowing through the inductor 9 increases in a triangular waveform, and the current change ΔI ON is represented by the inductance of the inductor 9 being L, the on time of the transistor 8 being T ON, and the collector C-emitter E of the transistor 8. Assuming that the inter-voltage is V CE = 0,
【0040】 [0040]
【0041】となる。## EQU1 ##
【0042】このときのインダケタンス9に蓄積される
エネギーEは、At this time, the energy E accumulated in the inductance 9 is:
【0043】 [0043]
【0044】となる。Is as follows.
【0045】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEがダイオード5および平滑用のコ
ンデンサ6を通じて放電し、負荷7の両端には入力電圧
VINと同極性の正の出力電圧VOUT が得られる。When the transistor 8 is turned off while the current I ON is flowing through the inductor 9, the current I ON
The energy E stored in the inductor 9 while the transistor 8 is on while maintaining the ON state induces a back electromotive force in the inductor 9, and the back electromotive force causes the rectifying diode 5 to conduct, thereby causing the current I OFF to flow. The energy E stored in the inductor 9 is discharged through the diode 5 and the smoothing capacitor 6, and a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained across the load 7.
【0046】このときのダイオード5およびインダクタ
9を流れる電流IOFF の電流変化分△IOFF は、トラン
ジスタ8のオフ時間をTOFF ,インダクタ9のインダク
タンスをLおよびダイオード5の順方向降下電圧をVD
とすると、The current change △ I OFF current I OFF through the diode 5 and the inductor 9 at this time, T OFF OFF time of the transistor 8, the inductance of the inductor 9 the forward voltage drop of the L and the diode 5 V D
Then
【0047】 [0047]
【0048】となる。Is as follows.
【0049】インダクタ9に流れる電流IONとIOFF と
が連続的な場合を考えると、TONとTOFF との期間にイ
ンダクタ9に流れる電流変化分、つまり△IONと△I
OFF とは等しくなるので、式(13)と式(15)とか
ら、Considering the case where the currents I ON and I OFF flowing through the inductor 9 are continuous, the change in the current flowing through the inductor 9 during the period between T ON and T OFF , that is, ΔI ON and ΔI ON
Since OFF is equal, from the equations (13) and (15),
【0050】 [0050]
【0051】となる。Is as follows.
【0052】この式(16)から入力電圧VINと出力電
圧VOUT との関係を求めると、From the equation (16), the relationship between the input voltage V IN and the output voltage V OUT is obtained.
【0053】 [0053]
【0054】となり、ここで説明を簡単にするためにV
D =0とすると、Here, for simplicity of explanation, V
Assuming D = 0,
【0055】 [0055]
【0056】となって、出力電圧VOUT は入力電圧VIN
よりも降圧した電圧となり、例えばTON=TOFF の条件
下での出力電圧VOUT は入力電圧VINの半分となる。As a result, the output voltage V OUT becomes the input voltage V IN
The output voltage V OUT under the condition of T ON = T OFF becomes half of the input voltage V IN , for example.
【0057】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタ−エミッタ間の電圧VCEは、 VCE =(VIN−VD ) …… (19) となる。このため、トランジスタ8には、式(19)に
おけるコレクタC−エミッタD間電圧VCEを上まわる耐
圧が必要となる。The voltage V CE between the collector and the emitter of the transistor 8 when the transistor 8 is off is as follows: V CE = (V IN −V D ) (19) For this reason, the transistor 8 needs to have a withstand voltage that exceeds the voltage V CE between the collector C and the emitter D in Expression (19).
【0058】さらに続いて、従来の第4の技術の電源回
路は、基本回路である図5を参照すると、入力端Pを通
してコレクタCがマイナス側が接地端Qおよび接地端Z
に接続される入力直流電源1のプラス側に接続されかつ
ベースBから供給されるスイッチング駆動信号に制御さ
れて入力直流電源1の入力電圧VINをスイッチングして
エミッタEに出力するスイッチング素子としてのトラン
ジスタ8と、一端aが接地端Qおよび接地端Zに接続さ
れかつ制御入力端Rから入力される矩形波状の周期的な
制御信号に制御されて他端bにスイッチング駆動信号を
出力しトランジスタ8のベースBへ供給してトランジス
タ8をスイッチング駆動する駆動回路2と、一端eが整
流素子の一端に接続されかつ他端dが平滑素子の一端お
よび出力端Wを通して他端が接地端Zおよび接地端Qと
接続される負荷7の一端に接続されさらに巻線M1 と巻
線M2 との中間に設けられる中間タップfがトランジス
タ8のエミッタEに接続されてトランジスタ8がオンの
ときに流れる電流IONによりエネルギーを蓄積するとと
もにトランジスタ8がオフのときにその蓄積されたエネ
ルギーにより逆起電力を誘起し整流素子を導通させて電
流IOFF を流すように機能するインダクタ4と、カソー
ド側がインダクタ4の一端eに接続されかつアノード側
が接地端Qおよび接地端Zに接続されてトランジスタ8
がオフのときに導通しトランジスタ8がオンのときに非
導通となる整流素子としてのダイオード5と、一端がイ
ンダクタ4の他端dと出力端Wを通して負荷7の一端と
に接続されかつ他端が接地端Qおよび接地端Zに接続さ
れる平滑素子としてのコンデンサ6とにより構成され
る。Further, referring to FIG. 5 which is a basic circuit of the power supply circuit of the fourth prior art, the collector C through the input terminal P is connected to the negative side at the ground terminal Q and the ground terminal Z.
Connected to the positive side of the input DC power supply 1 connected to the DC power supply 1 and controlled by a switching drive signal supplied from the base B to switch the input voltage V IN of the input DC power supply 1 to output to the emitter E A transistor 8 having one end a connected to the ground end Q and the ground end Z and controlled by a rectangular wave periodic control signal inputted from the control input end R to output a switching drive signal to the other end b; And a driving circuit 2 for switching driving the transistor 8 by supplying it to the base B, one end e of which is connected to one end of the rectifying element, the other end d of which passes through one end of the smoothing element and the output end W, and the other end of which is the ground end Z and the ground. An intermediate tap f connected to one end of the load 7 connected to the terminal Q and provided between the windings M 1 and M 2 is connected to the emitter E of the transistor 8. When the transistor 8 is turned on and the transistor 8 is turned on, the current I ON flows to store energy, and when the transistor 8 is turned off, the stored energy induces a back electromotive force to make the rectifier element conductive so that the current I OFF flows. And an anode connected to one end e of the inductor 4 and an anode connected to the ground terminal Q and the ground terminal Z.
A diode 5 as a rectifying element which conducts when the transistor 8 is off and becomes non-conductive when the transistor 8 is on, and one end connected to one end of the load 7 through the other end d of the inductor 4 and the output end W Are connected to a ground terminal Q and a ground terminal Z, and a capacitor 6 as a smoothing element.
【0059】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ4の巻線M1 側にはトラ
ンジスタ8およびコンデサ6を通じて電流IONが流れ、
インダクタ4にエネルギーが蓄積されるとともにインダ
クタ4の他端aと中間タップdとの間には入力直流電源
1からの入力電圧をVINおよび負荷7両端の出力電圧を
VOUT とするとVIN−VOUT の電圧が印加される。この
ときインダクタ4の巻線M1 に流れる電流IONは三角波
状に増大し、その電流変化分△IONは、インダクタ4の
巻線M1 のインダクタンスをL1 ,トランジスタ8のオ
ン時間をTONおよびトランジスタ8のコレクタC−エミ
ッタE間電圧をVCE=0とすると、Next, the operation will be described. Transistor 8 is turned on when the winding M 1 side of the inductor 4 the current I ON flows through the transistor 8 and Condesa 6,
When energy is accumulated in the inductor 4 and the input voltage from the input DC power supply 1 is V IN and the output voltage across the load 7 is V OUT between the other end a of the inductor 4 and the intermediate tap d, V IN − A voltage of V OUT is applied. At this time, the current I ON flowing through the winding M 1 of the inductor 4 increases in a triangular waveform, and the current change ΔI ON is determined by setting the inductance of the winding M 1 of the inductor 4 to L 1 and the ON time of the transistor 8 to T ON. Assuming that the voltage between ON and the collector C-emitter E of the transistor 8 is V CE = 0,
【0060】 [0060]
【0061】となる。Is obtained.
【0062】このときのインダクタ9に蓄積されるエネ
ルギーEは、The energy E stored in the inductor 9 at this time is:
【0063】 [0063]
【0064】となる。Is obtained.
【0065】ここで、インダクタ4に電流IONが流れて
いるときにトランジスタ8をオフにすると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間に蓄
積されたエネルギーはインダクタ4に逆起電力を誘起
し、この逆起電力により整流用のダイオード5が導通し
て電流IOFF が流れ、インダクタ4に蓄積されたエネル
ギーEがダイオード5および平滑用のコンデンサ6を通
じて放電し、負荷7の両端には入力電圧VINと同極性の
正の出力電圧VOUT が得られる。Here, if the transistor 8 is turned off while the current I ON is flowing through the inductor 4, this current I ON
The energy stored while the transistor 8 is on to maintain the ON state induces a back electromotive force in the inductor 4, and the rectifying diode 5 conducts due to the back electromotive force to cause a current I OFF to flow through the inductor 4. The stored energy E is discharged through the diode 5 and the smoothing capacitor 6, and a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained across the load 7.
【0066】このときのダイオード5,インダクタ4お
よび負荷7を通じて流れる電流IOFF の電流変化分△I
OFF は、インダクタ4の巻線M2 側のインダクタンスL
2 およびトランジスタ8のオフ時間をTOFF およびダイ
オード5の順方向降下電圧をVD とすると、At this time, current change ΔI of current I OFF flowing through diode 5, inductor 4 and load 7
OFF, winding M 2 side of the inductor 4 the inductance L
Assuming that the off time of 2 and the transistor 8 is T OFF and the forward drop voltage of the diode 5 is V D ,
【0067】 [0067]
【0068】となる。Is obtained.
【0069】但し、L1 +L2 =Lであり、Lはインダ
クタ4の両端のインダクタンスである。Here, L 1 + L 2 = L, where L is the inductance at both ends of the inductor 4.
【0070】インダクタ4に流れる電流IONとIOFF と
が連続的な場合を考えると、TONとTOFF との期間にイ
ンダクタ4に流れる電流変化分、つまり△IONと△I
OFF とは等しくなるので、式(20)と式(22)とか
ら、Considering the case where the currents I ON and I OFF flowing through the inductor 4 are continuous, the change in the current flowing through the inductor 4 during the period between T ON and T OFF , that is, ΔI ON and ΔI ON
Since OFF becomes equal, from the equations (20) and (22),
【0071】 [0071]
【0072】となる。Is obtained.
【0073】ここで、説明を簡単にするためにVD =0
として式(23)から入力電圧VINと出力電圧VOUT と
の関係を求めると、Here, in order to simplify the explanation, V D = 0
When the relationship between the input voltage V IN and the output voltage V OUT is obtained from Expression (23),
【0074】 [0074]
【0075】となって、出力電圧VOUT は入力電圧VIN
よりも降圧した電圧となり、例えばTON=TOFF および
L1 =L2 の条件下での出力電圧VOUT は入力電圧VIN
の3分の2となる。さらにこの同じ条件下で式(24)
における出力電圧VOUT を従来の降圧型DC−DCコン
バータの式(18)における出力電圧VOUT と比較する
と、式(24)における出力電圧VOUT は式(18)に
おける出力電圧VOUTよりもインダクタ4に中間タップ
fを設けることによりインダクタンスL1 とインダクタ
ンスL2 との比に比例して更に降圧した電圧となる。As a result, the output voltage V OUT becomes the input voltage V IN
The output voltage V OUT under the condition of T ON = T OFF and L 1 = L 2 becomes the input voltage V IN, for example.
2/3. Further, under the same conditions, the formula (24)
The output voltage V OUT when compared with the output voltage V OUT in the conventional step-down DC-DC converter of the formula (18) in the inductor than the output voltage V OUT at the output voltage V OUT has the formula (18) in equation (24) Furthermore the stepped-down voltage proportional to the ratio of the inductance L 1 and the inductance L 2 by providing an intermediate tap f 4.
【0076】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタ−エミッタ間の電圧VCEは、イン
ダクタ4の巻線M1 の両端電圧をVL1および巻線M2 の
両端電圧をVL2とすると、 VL1+VL2=VD +VOUT …… (25) 式(25)から、 VL2−VD =VOUT −VL1 …… (26) 従って、 VCE=VIN−(VL2−VD )=(VIN+VD )−VL2 …… (27) となる。[0076] The collector of the transistor 8 when the transistor 8 is turned off - voltage V CE between the emitter voltage across winding M 1 of the inductor 4 the voltage across the V L1 and the winding M 2 and V L2 Then, V L1 + V L2 = V D + V OUT ...... from (25) (25), V L2 -V D = V OUT -V L1 ...... (26) Therefore, V CE = V I N- ( V L2 -V D) = (V I N + V D) -V L2 ...... becomes (27).
【0077】ここで、式(27)におけるコレクタC−
エミッタE間電圧VCEは、従来の降圧型DC−DCコン
バータの式(19)におけるコレクタC−エミッタE間
電圧VCEと比較してVL2だけ小さくなる。つまり、VCE
はインダクタ4に中間タップを設けることにより巻線M
1 と巻線M2 との巻数比に比例して小さくなり、この分
トランジスタ8の耐圧が小さいもので済む。しかし、こ
のことは、従来の降圧型DC−DCコンバータと同じ出
力電圧VOUT を得るためには、入力電圧VINを大きくし
なければならないため、結局トランジスタ8の耐圧は従
来の降圧型DC−DCコンバータに比べて小さくはなら
ない。Here, the collector C−
The voltage V CE between the emitters E is lower by V L2 than the voltage V CE between the collector C and the emitter E in the equation (19) of the conventional step-down DC-DC converter. That is, V CE
Is provided with an intermediate tap on the inductor 4 so that the winding M
Decreases in proportion to 1 and the turns ratio between winding M 2, it requires only that the breakdown voltage of the partial transistor 8 is small. However, this is, in order to obtain the same output voltage V OUT to a conventional step-down DC-DC converter, since it is necessary to increase the input voltage V I N, eventually breakdown voltage of the transistor 8 is conventional step-down DC -It is not smaller than a DC converter.
【0078】[0078]
【発明が解決しようとする課題】この従来の第1の技術
である極性反転型DC−DCコンバータでは、TON=T
OFF の条件下において、出力電圧VOUT は入力電圧VIN
とほぼ等しくなり、入力電圧VINよりも高い電圧を得る
ことはできない。また、スイッチング素子には(VIN+
VD +VOUT )の耐圧が必要であるため、低耐圧のスイ
ッチング素子が使用できない。In the polarity-reversal type DC-DC converter of the first prior art, T ON = T
Under the OFF condition, the output voltage V OUT becomes the input voltage V IN
And a voltage higher than the input voltage V IN cannot be obtained. In addition, (V I N +
Since a withstand voltage of (V D + V OUT ) is required, a switching element with a low withstand voltage cannot be used.
【0079】また、従来の第2の技術である昇圧型DC
−DCコンバータでは、TON=TOFF の条件下におい
て、出力電圧VOUT は入力電圧VINよりも約2倍高い電
圧を得ることができるが、反面、スイッチング素子には
(VD +VOUT )の耐圧が必要であるため、低耐圧のス
イッチング素子が使用できない。Further, a step-up type DC according to the second prior art
In the −DC converter, under the condition of T ON = T OFF , the output voltage V OUT can obtain a voltage approximately twice as high as the input voltage V IN , but the switching element has (V D + V OUT ) Therefore, a switching element having a low withstand voltage cannot be used.
【0080】さらに、従来の第3の技術である降圧型D
C−DCコンバータでは、TON=TOFF の条件下におい
て、出力電圧VOUT は入力電圧VINの約半分となり、ま
た、スイッチング素子には(VIN+VD )の耐圧が必要
であるため、高圧の出力電圧VOUT を得るためにはその
分入力電圧VINが大きくなり、低耐圧のスイッチング素
子が使用できない。Further, a step-down type D, which is a third prior art,
In the C-DC converter, the output voltage V OUT is about half of the input voltage V IN under the condition of T ON = T OFF , and the switching element needs a withstand voltage of (V IN + V D ). In order to obtain a high output voltage V OUT , the input voltage V IN increases accordingly, and a switching element with a low withstand voltage cannot be used.
【0081】なおさらに、従来の第4の技術の電源回路
では、インダクタ4に中間タップfを設けることによ
り、従来の降圧型DC−DCコンバータに比べてTON=
TOFFの同じ条件下で、出力電圧VOUT はインダクタ4
のインダクタンスL1 とインダクタンスL2 との比に比
例して更に降圧し、またスイッチング素子には(VIN+
VD −VL2)の耐圧が必要であるため、高圧の出力電圧
VOUT を得るためにはその分入力電圧VINが大きくな
り、低耐圧のスイッチング素子が使用できない。Further, in the power supply circuit according to the fourth conventional technique, by providing the inductor 4 with the intermediate tap f, T ON = compared to the conventional step-down DC-DC converter.
Under the same conditions of T OFF , the output voltage V OUT is
Further steps down in proportion to the ratio of the inductance L 1 and the inductance L 2, also the switching element (V IN +
Since a withstand voltage of (V D -V L2 ) is required, the input voltage VIN increases to obtain a high output voltage V OUT, and a switching element with a low withstand voltage cannot be used.
【0082】[0082]
【課題を解決するための手段】本発明によるDC−DC
コンバータは、他端が共通線に接続される入力直流電源
の一端に第1電極を接続して第2電極からのスイッチン
グ駆動信号により前記第1電極に入力される前記入力直
流電源からの直流電圧をスイッチングして第3電極に出
力するトランジスタと、一端が前記共通線に接続されか
つ制御入力端から周期的制御信号を入力されて他端に前
記スイッチング駆動信号を出力し前記トランジスタの第
2電極へ供給するスイッチング駆動手段と、第1巻線と
第2巻線との間にタップを設け前記第1巻線の前記タッ
プと反対側の一端に前記共通線に接続しかつ前記第2巻
線の前記タップと反対側の他端を整流素子の一端に接続
するとともに前記タップを前記トランジスタの第3電極
に接続して前記トランジスタがオンのときにエネルギー
を蓄積しオフのときに前記蓄積されたエネルギーを前記
整流素子を通じて他端が接地される負荷の一端へ供給す
るインダクタンス素子と、一端を前記インダクタンス素
子の前記第2巻線の前記タップと反対側の一端に接続し
かつ他端を平滑素子の一端および前記負荷の一端に接続
して前記トランジスタがオンのときに非導通となりオフ
のときに導通する前記整流素子と、一端を前記整流素子
の他端および前記負荷の一端に接続しかつ他端を前記共
通線に接続して前記整流素子を通じて入力される前記イ
ンダクタンス素子に蓄積されたエネルギーを平滑して前
記負荷の両端に前記入力直流電源の直流電圧とは逆極性
の直流出力電圧を得る前記平滑素子とを備える。SUMMARY OF THE INVENTION DC-DC according to the present invention
The converter has a first electrode connected to one end of an input DC power supply having the other end connected to a common line, and a DC voltage from the input DC power supply input to the first electrode by a switching drive signal from a second electrode. A transistor for switching the output of the transistor to a third electrode, a second electrode of the transistor having one end connected to the common line, receiving a periodic control signal from a control input end, outputting the switching drive signal to the other end, A tap between the first winding and the second winding, and a second winding connected to the common line at one end of the first winding opposite to the tap. The other end opposite to the tap is connected to one end of a rectifying element, and the tap is connected to a third electrode of the transistor to store energy when the transistor is on and to turn off the transistor. An inductance element that supplies the stored energy to one end of a load whose other end is grounded through the rectifying element, one end of which is connected to one end of the inductance element opposite to the tap of the second winding; and A rectifier element having the other end connected to one end of the smoothing element and one end of the load and being non-conductive when the transistor is on and conducting when the transistor is off; one end of the rectifier element and one end of the load; And the other end is connected to the common line to smooth the energy stored in the inductance element input through the rectifier element, and to apply a voltage of opposite polarity to the DC voltage of the input DC power supply to both ends of the load. The smoothing element for obtaining a DC output voltage.
【0083】[0083]
【0084】[0084]
【0085】[0085]
【実施例】次に、本発明について図面を参照して説明す
る。本発明の第1の実施例を示す図1を参照すると、D
C−DCコンバータは、入力端Pを通してソースSがマ
イナス側が接地端Qおよび接地端Zに接続される入力直
流電源1のプラス側に接続されかつゲートGから供給さ
れるスイッチング駆動信号に制御されて入力直流電源1
の入力電圧VINをスイッチングしてドレインDに出力す
るスイッチング素子としてのN形チャネルのMOS F
ET(Metal Oxide Semiconduc
tor Field Effect Transist
or)3と、一端aが接地端Qおよび接地端Zに接続さ
れかつ制御入力端Rから入力される矩形波状の周期的な
制御信号に制御されて他端bにスイッチング駆動信号を
出力しMOS FET3のゲートGへ供給してMOS
FET3をスイッチング駆動する駆動回路2と、一端e
が接地端Qおよび接地端Zに接続されかつ他端dが整流
素子の一端に接続されるとともに巻線M1 と巻線M2 と
の中間に設けられる中間タップfがMOS FET3の
ドレインDに接続されてMOS FET3がオンのとき
に流れる電流IONによりエネルギーを蓄積するとともに
MOS FET3がオフのときにその蓄積されたエネル
ギーにより逆起電力を誘起し整流素子を導通させて電流
IOFF を流すように機能するするインダクタ4と、カソ
ード側がインダクタ4の他端dとに接続されかつアノー
ド側が平滑素子の一端および出力端Wを通して他端が接
地端Zおよび接地端Qに接続される負荷7の一端に接続
されてMOS FET3がオフのときに導通しMOS
FET3がオンのときに非導通となる整流素子としての
ダイオード5と、一端がダイオード5のアノード側と出
力端Wを通して負荷7の一端とに接続されかつ他端が接
地端Qおよび接地端Zとに接続される平滑素子としての
コンデンサ6とにより構成される。Next, the present invention will be described with reference to the drawings. Referring to FIG. 1, which shows a first embodiment of the present invention, D
In the C-DC converter, the source S is connected to the positive side of the input DC power supply 1 whose negative side is connected to the ground terminal Q and the ground terminal Z through the input terminal P, and is controlled by a switching drive signal supplied from the gate G. Input DC power supply 1
N-type channel MOS F as a switching element for switching the input voltage V IN
ET (Metal Oxide Semiconductor)
to Field Effect Transist
or) a switching drive signal is output to the other end b, and one end a is connected to the grounding end Q and the grounding end Z and controlled by a rectangular wave-shaped periodic control signal inputted from the control input end R to output the switching driving signal to the other end b. MOS to supply to gate G of FET3
A drive circuit 2 for switchingly driving the FET 3;
Is connected to the ground end Q and the ground end Z, the other end d is connected to one end of the rectifying element, and an intermediate tap f provided between the windings M 1 and M 2 is connected to the drain D of the MOSFET 3. The energy is stored by the current I ON that is connected and flows when the MOS FET 3 is on, and the back electromotive force is induced by the stored energy when the MOS FET 3 is off to make the rectifying element conductive so that the current I OFF flows. And a load 7 whose cathode side is connected to the other end d of the inductor 4 and whose anode side is connected to one end of the smoothing element and the other end to the ground end Z and the ground end Q through the output end W. It is connected to one end and conducts when MOS FET3 is off,
A diode 5 serving as a rectifying element that becomes non-conductive when the FET 3 is turned on, one end of which is connected to one end of the load 7 through the anode side of the diode 5 and the output end W, and the other end is connected to the ground end Q and the ground end Z. And a capacitor 6 as a smoothing element connected to
【0086】次に、動作について説明する。MOS F
ET3がオンになるとインダクタ4の巻線M2 側には中
間タップfに入力直流電源1からの入力電圧VINが印加
されてインダクタ4の巻線M2 にMOS FET3を通
して電流IONが流れ、インダクタ4にエネルギーが蓄積
される。このとき、インダクタ4の巻線M2 に流れる電
流IONは三角波状に増大しその電流変化分△IONは、イ
ンダクタ4の巻線M2のインダクタンスをL2 ,MOS
FET3のオン時間をTONおよびMOS FET3の
ソースS−ドレインD間電圧をVDS=0とすると、Next, the operation will be described. MOS F
ET3 is turned on when the current I ON flows through the MOS FET 3 and the input voltage V IN is applied from the input DC power source 1 to the intermediate tap f on winding M 2 of the inductor 4 is the winding M 2 side of the inductor 4, Energy is stored in the inductor 4. At this time, the current I ON flowing through the winding M 2 of the inductor 4 increases in a triangular waveform, and the current change ΔI ON is obtained by changing the inductance of the winding M 2 of the inductor 4 to L 2 and MOS.
Assuming that the ON time of the FET 3 is T ON and the voltage between the source S and the drain D of the MOS FET 3 is V DS = 0,
【0087】 [0087]
【0088】となる。このときインダクタ9に蓄積され
るエネルギーEは、Is as follows. At this time, the energy E stored in the inductor 9 is
【0089】 [0089]
【0090】となる。しかし、MOS FET3がオン
のときには整流用のダイオード5は導通しないため、こ
のエネルギーEは負荷7には供給されない。## EQU10 ## However, since the rectifying diode 5 does not conduct when the MOS FET 3 is on, this energy E is not supplied to the load 7.
【0091】ここで、インダクタ4の巻線M2 に電流I
ONが流れているときにMOS FET3をオフにする
と、この電流IONを維持しようとしてトランジスタ8が
オンの期間に蓄積されたエネルギーEはインダクタ4に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ4に蓄
積されたエネルギーEがダイオード5およびコンデンサ
6を通じて放電し、負荷7の両端には入力電圧VINと逆
極性の負の出力電圧VOUT が得られる。Here, the current I flows through the winding M 2 of the inductor 4.
Turning off the MOS FET 3 when ON is flowing, the current energy transistor 8 in an attempt to maintain the I ON is accumulated in the period of the on E induces a back electromotive force in the inductor 4, a counter electromotive force The rectifying diode 5 conducts and the current I OFF flows, the energy E stored in the inductor 4 is discharged through the diode 5 and the capacitor 6, and a negative output having a polarity opposite to that of the input voltage VIN is applied to both ends of the load 7. The voltage V OUT is obtained.
【0092】このときのインダクタ4,ダイオード5お
よび負荷7を通じて流れる電流IOFF の電流変化分△I
OFF は、インダクタ4の巻線M1 のインダクタンスをL
1 ,インダクタ4の巻線M2 のインダクタンスをL2 ,
負荷7両端の出力電圧VOUTおよびMOS FET3の
オフ時間をTOFF およびダイオード5の順方向降下電圧
をVD とすると、At this time, current change ΔI of current I OFF flowing through inductor 4, diode 5 and load 7
OFF, the inductance of the windings M 1 of the inductor 4 L
1, the inductance of the winding M 2 of the inductor 4 L 2,
Assuming that the output voltage V OUT across the load 7 and the off time of the MOS FET 3 are T OFF and the forward drop voltage of the diode 5 is V D ,
【0093】 [0093]
【0094】となる。Is obtained.
【0095】但し、L1 +L2 =Lであり、Lはインダ
クタ4の両端のインダクタンスである。Here, L 1 + L 2 = L, where L is the inductance at both ends of the inductor 4.
【0096】インダクタ4に流れる電流が連続的な場合
を考えると、TONとTOFF との期間にインダクタ4を流
れる電流変化分、つまり△IONと△IOFF とは等しくな
るので、式(28)と式(30)とから、Considering the case where the current flowing through the inductor 4 is continuous, the amount of change in the current flowing through the inductor 4 during the period between T ON and T OFF , that is, △ I ON and △ I OFF , become equal. 28) and equation (30),
【0097】 [0097]
【0098】となる。Is obtained.
【0099】この式(31)から入力電圧VINと出力電
圧VOUT との関係を求めると、When the relationship between the input voltage V IN and the output voltage V OUT is obtained from this equation (31),
【0100】 [0100]
【0101】となり、ここで説明を簡単にするめにVD
=0とすると、出力電圧VOUT は入力電圧VINよりも昇
圧した電圧となり、例えばTON=TOFF およびL1 =L
2 の条件下での出力電圧VOUT は入力電圧VINの2倍に
なる。さらにこの同じ条件下で式(32)における出力
電圧VOUT を従来の極性反転型DC−DCコンバータの
式(5)における出力電圧VOUT と比較すると、式(3
2)における出力電圧VOUT の方が式(5)における出
力電圧VOUT よりもインダクタ4に中間タップfを設け
ることにより、2倍に昇圧した電圧となる。このこと
は、同じ出力電圧VOUT を得るための入力電圧VINおよ
びスイッチング素子としてのMOS FET3の耐圧
が、従来の極性反転型DC−DCコンバータの入力電圧
VINおよびトランジスタ8の耐圧よりも小さくて済むこ
とを意味する。以下にこれを定量的に説明する。In order to simplify the explanation, V D
= 0, the output voltage V OUT becomes a voltage boosted from the input voltage V IN . For example, T ON = T OFF and L 1 = L
Output voltage V OUT at the 2 conditions will be twice the input voltage V IN. Further, when the output voltage V OUT in Expression (32) is compared with the output voltage V OUT in Expression (5) of the conventional polarity inversion type DC-DC converter under the same conditions, Expression (3)
By direction of the output voltage V OUT at 2) is provided with a center tap f on the inductor 4 than the output voltage V OUT in equation (5), the voltage boosted twice. This means that the input voltage V IN for obtaining the same output voltage V OUT and the withstand voltage of the MOS FET 3 as the switching element are smaller than the input voltage V IN of the conventional polarity inversion type DC-DC converter and the withstand voltage of the transistor 8. It means that This will be described quantitatively below.
【0102】MOS FET3がオフのときのMOS
FET3のドレインD−ソースS間電圧VDSは、インダ
クタ4の巻線M1 の両端電圧をVL1および巻線M2 の両
端電圧をVL2とすると、 VL2=VD +VOUT −VL1 …… (34) VDS=VIN+VL2 …… (35) 式(34)と式(35)とから、 VDS=(VIN+VD +VOUT )−VL1 …… (36) となる。MOS when MOS FET3 is off
Drain D- source S voltage V DS of the FET3 is, when the voltage across the winding M 1 of the inductor 4 the voltage across the V L1 and winding M 2 and V L2, V L2 = V D + V OUT -V L1 (34) V DS = V IN + V L2 (35) From the equations (34) and (35), V DS = (V IN + V D + V OUT ) −V L1 (36) .
【0103】さらにこの式(36)のVDSを巻線M1 の
巻数をn1 および巻線M2 の巻数をn2 として表わす
と、[0103] Further representative of the V DS of the formula (36) the number of turns of winding M 1 turns of n 1 and winding M 2 as n 2,
【0104】 [0104]
【0105】となる。The following is obtained.
【0106】ここで、式(36)におけるドレインD−
ソースS間電圧VDSは、従来の極性反転型DC−DCコ
ンバータの式(6)におけるコレクタC−エミッタE間
電圧VCEと比較してVL1だけ小さくなる。つまり、VDS
はインダクタ4に中間タップfを設けることにより巻線
M1 の巻数n1 と巻線M2 の巻数n2 との巻数比に比例
して小さくなり、この分MOS FET3の耐圧が小さ
くて済む。このことは、より高い高圧出力電圧を得ると
きほど顕著である。例えば、上記のTON=TOFF ,L1
=L2 ,n1 =n2 およびVD =0の条件下において、
100Vの出力電圧VOUT を得るときのMOS FET
3の耐圧VDSは100Vとなり、同条件下の中間タップ
を設けない従来の極性反転型DC−DCコンバータのト
ランジスタ8の耐圧VCE=200Vと比較して100V
の耐圧差が生じる。この耐圧および耐圧差は各各の素子
を絶対最大定格ぎりぎりで使用する場合の値であるが、
通常はディレーテング70%程度で使用されるので、こ
の耐圧差はさらに大きくなって130Vになるので、中
間タップfを設けることによる効果は大きい。Here, the drain D−
The source-to-source voltage V DS becomes smaller by V L1 than the collector-to-emitter E voltage V CE in equation (6) of the conventional polarity inversion type DC-DC converter. That is, V DS
Decreases in proportion to the turn ratio between the number of turns n 2 turns n 1 and the winding M 2 windings M 1 by providing an intermediate tap f to the inductor 4, requires the breakdown voltage of the minute MOS FET 3 is small. This is more pronounced when higher high voltage output voltages are obtained. For example, the above T O N = T OFF, L 1
= L 2 , n 1 = n 2 and V D = 0,
MOS FET for obtaining output voltage V OUT of 100V
3 of breakdown voltage V DS is 100V, and the compared to the breakdown voltage V CE = 200V conventional without the center tap of the same conditions of the polarity inversion-type DC-DC converter of the transistor 8 100V
Is generated. The withstand voltage and the withstand voltage difference are the values when each element is used just below the absolute maximum rating.
Normally, since the derating is used at about 70%, this withstand voltage difference is further increased to 130 V, so that the effect of providing the intermediate tap f is large.
【0107】[0107]
【0108】[0108]
【0109】[0109]
【0110】[0110]
【0111】[0111]
【0112】[0112]
【0113】[0113]
【0114】[0114]
【0115】[0115]
【0116】[0116]
【0117】[0117]
【0118】[0118]
【0119】[0119]
【0120】[0120]
【0121】[0121]
【0122】[0122]
【0123】[0123]
【0124】[0124]
【0125】[0125]
【0126】[0126]
【0127】[0127]
【0128】[0128]
【0129】[0129]
【0130】[0130]
【発明の効果】以上説明したように本発明によれば、イ
ンダクタンス素子に中間タップを設けることにより、入
力電圧よりも高く、かつ、例えばアバランシホトダイオ
ード(APD)を駆動するのに足りうる100V程度の
高圧出力電圧を得ることができ、しかもスイッチング素
子として低耐圧のトランジスタを使用できるため、オン
ボード電源の小型化が可能となる。この効果は、より高
い高圧出力電圧を得るこのに比例して顕著になる。As described above, according to the present invention, by providing an intermediate tap in the inductance element, it is higher than the input voltage and, for example, about 100 V which is sufficient for driving an avalanche photodiode (APD). , And a low breakdown voltage transistor can be used as the switching element, so that the size of the on-board power supply can be reduced. This effect becomes more pronounced in proportion to obtaining a higher high output voltage.
【図1】本発明の第1の実施例のDC−DCコンバ−タ
を示す回路図である。FIG. 1 is a circuit diagram showing a DC-DC converter according to a first embodiment of the present invention.
【図2】第1の従来例の極性反転型DC−DCコンバ−
タを示す回路図である。FIG. 2 is a polarity-reversal type DC-DC converter of a first conventional example.
FIG.
【図3】第2の従来例の昇圧型DC−DCコンバ−タを
示す回路図である。FIG. 3 is a circuit diagram showing a step-up DC-DC converter according to a second conventional example.
【図4】第3の従来例の降圧型DC−DCコンバ−タを
示す回路図である。FIG. 4 is a circuit diagram showing a step-down DC-DC converter of a third conventional example.
【図5】第4の従来例の電源回路を示す回路図である。FIG. 5 is a circuit diagram showing a power supply circuit of a fourth conventional example.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−219461(JP,A) 特開 平4−259(JP,A) 特開 昭50−60712(JP,A) 特開 昭54−104252(JP,A) 特開 昭62−178168(JP,A) 実開 昭60−117690(JP,U) 特公 昭41−5773(JP,B1) 米国特許4720667(US,A) 米国特許4720668(US,A) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-219461 (JP, A) JP-A 4-259 (JP, A) JP-A-50-60712 (JP, A) JP-A-54- 104252 (JP, A) JP-A-62-178168 (JP, A) JP-A-60-117690 (JP, U) JP-B-41-5773 (JP, B1) US Patent 4,720,667 (US, A) US Patent 4,720,668 (US, A)
Claims (1)
の一端に第1電極を接続して第2電極からのスイッチン
グ駆動信号により前記第1電極に入力される前記入力直
流電源からの直流電圧をスイッチングして第3電極に出
力するトランジスタと、 一端が前記共通線に接続されかつ制御入力端から周期的
制御信号を入力されて他端に前記スイッチング駆動信号
を出力し前記トランジスタの第2電極へ供給するスイッ
チング駆動手段と、 第1巻線と第2巻線との間にタップを設け前記第1巻線
の前記タップと反対側の一端を前記共通線に接続しかつ
前記第2巻線の前記タップと反対側の他端を整流素子の
一端に接続するとともに前記タップを前記トランジスタ
の第3電極に接続して前記トランジスタがオンのときに
エネルギーを蓄積しオフのときに前記蓄積されたエネル
ギーを前記整流素子を通じて他端が接地される負荷の一
端へ供給するインダクタンス素子と、 一端を前記インダクタンス素子の前記第2巻線の前記タ
ップと反対側の一端に接続しかつ他端を平滑素子の一端
および前記負荷の一端に接続して前記トランジスタがオ
ンのときに非導通となりオフのときに導通する前記整流
素子と、 一端を前記整流素子の他端および前記負荷の一端に接続
しかつ他端を前記共通線に 接続して前記整流素子を通じ
て入力される前記インダクタンス素子に蓄積されたエネ
ルギーを平滑して前記負荷の両端に前記入力直流電源の
直流電圧とは逆極性の直流出力電圧を得る前記平滑素子
と、 を備えることを特徴とするDC−DCコンバータ。 1. An input DC power supply having the other end connected to a common line.
A first electrode is connected to one end of the switch to switch from the second electrode
The input direct input to the first electrode by a driving signal
The DC voltage from the power supply is switched and output to the third electrode.
A transistor connected to the common line and having one end connected to the common line and periodically connected to the control input end.
A control signal is input and the other end of the switching drive signal
And outputs the same to the second electrode of the transistor.
A tapping means provided between the first winding and the second winding;
And the other end opposite to the tap is connected to the common line, and
Connect the other end of the second winding opposite to the tap to a rectifying element.
Connected to one end and the tap is connected to the transistor
When the transistor is on by connecting to the third electrode of
Energy stored and energy stored when off
Of the load whose other end is grounded through the rectifying element.
An inductance element to be supplied to one end of the second winding of the inductance element;
Connected to one end opposite to the
Connected to one end of the load and the transistor
The rectifier, which is non-conducting when on and conducting when off.
Element and one end connected to the other end of the rectifying element and one end of the load
And the other end is connected to the common line and the energy stored in the inductance element input through the rectifier element.
And smoothes the input DC power supply across the load.
The smoothing element for obtaining a DC output voltage having a polarity opposite to a DC voltage.
And a DC-DC converter comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5252047A JP2630221B2 (en) | 1993-10-08 | 1993-10-08 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5252047A JP2630221B2 (en) | 1993-10-08 | 1993-10-08 | DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07111778A JPH07111778A (en) | 1995-04-25 |
JP2630221B2 true JP2630221B2 (en) | 1997-07-16 |
Family
ID=17231835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5252047A Expired - Fee Related JP2630221B2 (en) | 1993-10-08 | 1993-10-08 | DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2630221B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3427935B1 (en) | 2002-10-11 | 2003-07-22 | ローム株式会社 | Switching power supply |
DE102007028078B4 (en) * | 2007-06-15 | 2009-04-16 | Sma Solar Technology Ag | Device for feeding electrical energy into a power supply network and DC-DC converter for such a device |
DE102007028077B4 (en) * | 2007-06-15 | 2009-04-16 | Sma Solar Technology Ag | Device for feeding electrical energy into a power supply network and DC-DC converter for such a device |
JP7051727B2 (en) * | 2019-01-24 | 2022-04-11 | 株式会社京三製作所 | DC pulse power supply |
JP7051726B2 (en) * | 2019-01-24 | 2022-04-11 | 株式会社京三製作所 | DC pulse power supply |
CN110380607A (en) * | 2019-07-19 | 2019-10-25 | 高宁 | A kind of two-way DC/DC circuit and its application for realizing multiple-channel output using coupling inductance |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720667A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-current switching quasi-resonant converters operating in a full-wave mode |
US4720668A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-voltage switching quasi-resonant converters |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60117690U (en) * | 1984-01-17 | 1985-08-08 | ティーディーケイ株式会社 | power supply |
JPH02219461A (en) * | 1989-02-16 | 1990-09-03 | Nippon Telegr & Teleph Corp <Ntt> | Booster type dc-dc converter provided with auxiliary coil |
JPH04259A (en) * | 1990-04-14 | 1992-01-06 | Matsushita Electric Works Ltd | Power supply |
-
1993
- 1993-10-08 JP JP5252047A patent/JP2630221B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720667A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-current switching quasi-resonant converters operating in a full-wave mode |
US4720668A (en) | 1986-06-20 | 1988-01-19 | Lee Fred C | Zero-voltage switching quasi-resonant converters |
Also Published As
Publication number | Publication date |
---|---|
JPH07111778A (en) | 1995-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6919713B2 (en) | Switching power supply unit | |
US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
US20090039711A1 (en) | Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators | |
JPH0956150A (en) | Switching power supply | |
JPH05316721A (en) | Parallel control type dc/dc converter | |
JP2000295841A (en) | Switching power supply | |
JP2888729B2 (en) | Output short circuit protection circuit | |
JP2003061354A (en) | Dc-dc voltage converter | |
JP2630221B2 (en) | DC-DC converter | |
US7196920B2 (en) | Synchronous rectifier drive circuit for low output voltage active clamp forward converter | |
JP3238833B2 (en) | Power supply circuit | |
JPH11187653A (en) | Synchronous rectifying circuit and dc-to-dc converter using the same | |
JPH11220881A (en) | Switching-mode power supply for electric apparatus | |
JP3166149B2 (en) | DC converter device | |
JPH07222443A (en) | Dc-dc converter | |
JPH0956156A (en) | Regulator circuit and multi-output switching power device using that circuit | |
JPH10164832A (en) | Direct-current voltage increasing and decreasing device | |
JP3341441B2 (en) | Switching power supply | |
JPH05219738A (en) | Multi-output switching regulator | |
JPH1141927A (en) | Dc/dc converter | |
JPH1023749A (en) | Switching power unit | |
JP2767782B2 (en) | Switching power supply | |
US6188207B1 (en) | Switching power supply | |
JP3400132B2 (en) | Switching power supply | |
JP3373194B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |