JPH07111778A - Dc-dc converter - Google Patents

Dc-dc converter

Info

Publication number
JPH07111778A
JPH07111778A JP5252047A JP25204793A JPH07111778A JP H07111778 A JPH07111778 A JP H07111778A JP 5252047 A JP5252047 A JP 5252047A JP 25204793 A JP25204793 A JP 25204793A JP H07111778 A JPH07111778 A JP H07111778A
Authority
JP
Japan
Prior art keywords
transistor
voltage
input
inductor
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5252047A
Other languages
Japanese (ja)
Other versions
JP2630221B2 (en
Inventor
Kazuhiko Masamoto
和彦 政本
Shotaro Takeuchi
章太郎 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5252047A priority Critical patent/JP2630221B2/en
Publication of JPH07111778A publication Critical patent/JPH07111778A/en
Application granted granted Critical
Publication of JP2630221B2 publication Critical patent/JP2630221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To provide an on-board power supply that generates a higher voltage than an input voltage, for example an output of about 100 V, using a low- voltage withstanding switching element. CONSTITUTION:A DC-DC converter includes an MOSFET 3 for switching an input DC voltage (VIN) from a source using a switching drive signal applied to a gate (G) and generating an output to a drain (D), a driving circuit 2 controlled by a cyclic rectangular control signal for generating the switching drive signal to the gate (G) of the MOSFET 3, and an inductor with a terminal (d) connected to a diode 5 and a middle tap (f) connected to the drain (D) of the MOSFET 3 for storing energy during an on-time of the MOSFET 3 and feeding the energy to a load 7 during an off-time of the MOSFET 3. In addition, the DC-DC converter includes a diode 5 that is in a non-conductive state during the on-time of the MOSFET 3, while the diode 5 is in a conductive state during the off-time, and a capacitor 6 for smoothing the energy stored in the inductor through the diode 5 and generating an output voltage (VOUT) across both sides of a load 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はDC−DCコンバータに
関し、特に入力電圧よりも高く、かつ、例えばアバラン
シダイオード(APD)を駆動するに足りうる100V
程度の高圧の出力電圧が得られ、かつ低耐圧のスイッチ
ング素子が使用できるDC−DCコンバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly to a voltage higher than an input voltage and 100V which can drive an avalanche diode (APD), for example.
The present invention relates to a DC-DC converter that can obtain an output voltage of a high level and can use a switching element having a low breakdown voltage.

【0002】[0002]

【従来の技術】通信機器における集積化の進歩により、
電源においても小型薄型化が望まれており、とりわけ、
プリント基板上に搭載されて使用されるオンボード用電
源に対する小型化の要請が厳しくなってきている。
2. Description of the Related Art Due to advances in integration in communication equipment,
There is a demand for smaller and thinner power supplies, and above all,
The demand for miniaturization of the on-board power supply mounted and used on the printed circuit board has become strict.

【0003】このオンボード用電源として使用されるD
C−DCコンバータには従来、第1の技術として入力電
圧に対して逆極性の出力電圧が得られる極性反転型DC
−DCコンバータがあり、第2の技術として入力電圧に
対して同極性のかつ入力電圧よりも高い出力電圧が得ら
れる昇圧型DC−DCコンバータがあり、第3の技術と
して入力電圧に対して同極性のかつ入力電圧よりも低い
出力電圧が得られる降圧型DC−DCコンバータがあ
り、さらに第4の技術として特開昭54−9716号公
報記載の電源回路がある。
D used as this on-board power supply
In the C-DC converter, conventionally, as a first technique, a polarity reversal type DC that can obtain an output voltage having a reverse polarity with respect to an input voltage
-There is a DC converter, and the second technology is a step-up DC-DC converter that can obtain an output voltage having the same polarity as the input voltage and higher than the input voltage. The third technology is the same as the input voltage. There is a step-down DC-DC converter that can obtain an output voltage that is polar and lower than the input voltage. Further, as a fourth technique, there is a power supply circuit described in JP-A-54-9716.

【0004】図3は従来の極性反転型DC−DCコンバ
ータの回路図であり、図4は従来の昇圧型DC−DCコ
ンバータの回路図であり、図5は従来の降圧型DC−D
Cコンバータの回路図であり,さらに図6は上記公報記
載の電源回路の基本回路図である。
FIG. 3 is a circuit diagram of a conventional polarity inversion type DC-DC converter, FIG. 4 is a circuit diagram of a conventional step-up type DC-DC converter, and FIG. 5 is a conventional step-down type DC-D converter.
6 is a circuit diagram of a C converter, and FIG. 6 is a basic circuit diagram of the power supply circuit described in the above publication.

【0005】詳述すると、従来の第1の技術である極性
反転型DC−DCコンバータは、図3を参照すると、入
力端Pを通してコレクタCがマイナス側が接地端Qおよ
び接地端Zに接続される入力直流電源1のプラス側に接
続されかつベースBから供給されるスイッチング駆動信
号に制御されて入力直流電源1の入力電圧VINをスイッ
チングしてエミッタEに出力するスイッチング素子とし
てのトランジスタ8と、一端aが接地端Qおよび接地端
Zに接続されかつ制御入力端Rから入力される矩形波状
の周期的な制御信号に制御されて他端bにスイッチング
駆動信号を出力しトランジスタ8のベースBへ供給して
トランジスタ8をスイッチング駆動する駆動回路2と、
一端dがトランジスタ8のエミッタEおよび整流素子の
一端に接続されかつ他端eが接地端Qおよび接地端Zに
接続されてトランジスタ8がオンのときに流れる電流I
ONによりエネルギーを蓄積するとともにトランジスタ8
がオフのときにその蓄積されたエネルギーにより逆起電
力を誘起し整流素子を導通させ電流IOFF を流すように
機能するインダクタ9と、カソード側がトランジスタ8
のエミッタEとインダクタ9の一端dとに接続されかつ
アノード側が平滑素子の一端および出力端Wを通して他
端が接地端Zおよび接地端Qに接続される負荷7の一端
に接続されてトランジスタ8がオフのときに導通しトラ
ンジスタ8がオンのときに非導通となる整流素子として
のダイオード5と、一端がダイオード5のアノード側と
出力端Wを通して負荷7の一端とに接続されかつ他端が
接地端Qおよび接地端Zとに接続される平滑素子として
のコンデンサ6とにより構成される。
More specifically, referring to FIG. 3, in the polarity reversal type DC-DC converter which is the first conventional technique, the negative side of the collector C is connected to the ground terminal Q and the ground terminal Z through the input terminal P. A transistor 8 connected to the positive side of the input DC power supply 1 and controlled by a switching drive signal supplied from the base B to switch the input voltage V IN of the input DC power supply 1 and output it to the emitter E; One end a is connected to the ground end Q and the ground end Z and is controlled by a rectangular wave-like periodic control signal input from the control input end R to output a switching drive signal to the other end b to the base B of the transistor 8. A drive circuit 2 for supplying a switching drive to the transistor 8;
One end d is connected to the emitter E of the transistor 8 and one end of the rectifying element, and the other end e is connected to the ground end Q and the ground end Z, and the current I flowing when the transistor 8 is on.
Transistor 8 as well as store energy by ON
Is off, an inductor 9 which functions to induce a counter electromotive force by the stored energy to conduct a rectifying element to flow a current I OFF, and a transistor 8 on the cathode side
Is connected to one end of a load 7 which is connected to the emitter E and one end d of the inductor 9 and whose anode side is connected to one end of the smoothing element and the output end W and the other end to the ground end Z and the ground end Q, respectively. A diode 5 as a rectifying element which is conductive when off and non-conductive when the transistor 8 is on, one end of which is connected to the anode side of the diode 5 and one end of the load 7 through the output terminal W, and the other end of which is grounded. The capacitor 6 as a smoothing element is connected to the terminal Q and the ground terminal Z.

【0006】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ9の両端には入力直流電
源1からの入力電圧VINが印加されてインダクタ9およ
びトランジスタ8には電流IONが流れ、インダクタ9に
エネルギーが蓄積される。このとき、インダクタ9に流
れる電流IONは三角波状に増大し、その電流変化分△I
ONは、インダクタ9のインダクタンスをL,トランジス
タ8のオン時間をTONおよびトランジスタ8のコレクタ
C−エミッタE間電圧をVCE=0 とすると、
Next, the operation will be described. When the transistor 8 is turned on, the input voltage V IN from the input DC power supply 1 is applied to both ends of the inductor 9, a current I ON flows through the inductor 9 and the transistor 8, and energy is stored in the inductor 9. At this time, the current I ON flowing in the inductor 9 increases in a triangular wave shape, and the current change ΔI
ON means that the inductance of the inductor 9 is L, the on time of the transistor 8 is T ON, and the collector C-emitter E voltage of the transistor 8 is V CE = 0.

【0007】 [0007]

【0008】となる。[0008]

【0009】このときインダクタ9に蓄積されるエネル
ギーEは、
At this time, the energy E stored in the inductor 9 is

【0010】 [0010]

【0011】となる。しかし、トランジスタ8がオンの
ときには整流用のダイオード5は導通しないため、エネ
ルギーEは負荷7には供給されない。
[0011] However, the energy E is not supplied to the load 7 because the rectifying diode 5 does not conduct when the transistor 8 is on.

【0012】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEがダイオード5および平滑用のコ
ンデンサ6を通じて放電し、負荷7の両端には入力電圧
INとは逆極性の負の出力電圧VOUT が得られる。この
ときのインダクタ9およびダイオード5を流れる電流I
OFF の電流変化分△IOFF は、トランジスタ8のオフ時
間をTOFF ,インダク9のインダクタンスをLおよびダ
イオード5の順方向降下電圧をVD とすると、
If the transistor 8 is turned off while the current I ON is flowing through the inductor 9, this current I ON
The energy E stored in the inductor 9 while the transistor 8 is on to maintain the ON state induces a counter electromotive force in the inductor 9, and the counter electromotive force causes the rectifying diode 5 to conduct so that the current I OFF flows. , The energy E stored in the inductor 9 is discharged through the diode 5 and the smoothing capacitor 6, and a negative output voltage V OUT having the opposite polarity to the input voltage V IN is obtained across the load 7. Current I flowing through inductor 9 and diode 5 at this time
The OFF current change ΔI OFF is expressed by the following formula: OFF time of the transistor 8 is T OFF , inductance of the inductor 9 is L, and forward voltage drop of the diode 5 is V D.

【0013】 [0013]

【0014】となる。[0014]

【0015】インダクタ9に流れる電流IONとIOFF
が連続的な場合を考えれると、TONとTOFF との期間に
インダクタ9を流れる電流変化分、つまり△IONと△I
OFFとは等しくなるので、式(1)と式(3)とから、
Considering the case where the currents I ON and I OFF flowing through the inductor 9 are continuous, the change in the current flowing through the inductor 9 during the period T ON and T OFF , that is, ΔI ON and ΔI
Since it is equal to OFF , from equation (1) and equation (3),

【0016】 [0016]

【0017】となる。[0017]

【0018】この式(4)から入力電圧VINと出力電圧
OUT との関係を求めると、
When the relationship between the input voltage V IN and the output voltage V OUT is calculated from this equation (4),

【0019】 [0019]

【0020】となり、ここで説明を簡単にするためにV
D =0とすると、出力電圧VOUT はTON=TOFF のとき
に入力電圧VINと等しくなり、TON>TOFF のときは出
力電圧VOUT は入力電圧VINよりも昇圧し、TON<T
OFF のときは出力電圧VOUT は入力電圧VINよりも降圧
するが、一般的にはTON>TOFF で使用される。
In order to simplify the explanation, V
When D = 0, the output voltage V OUT becomes equal to the input voltage V IN when T ON = T OFF , and when T ON > T OFF , the output voltage V OUT is boosted higher than the input voltage V IN , and ON <T
When OFF , the output voltage V OUT is lower than the input voltage V IN , but it is generally used with T ON > T OFF .

【0021】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタC−エミッタE間の電圧VCEは、 VCE =(VIN+VD +VOUT ) …… (6) となる。このため、トランジスタ8には、式(6)にお
けるコレクタC−エミッタE間電圧VCEを上まわる耐圧
が必要となる。
The voltage V CE between the collector C and the emitter E of the transistor 8 when the transistor 8 is off is V CE = (V IN + V D + V OUT ) ... (6) Therefore, the transistor 8 needs to have a withstand voltage exceeding the collector C-emitter E voltage V CE in the equation (6).

【0022】次に、従来の第2の技術である昇圧型DC
−DCコンバータは、図4を参照すると、一端eが入力
端Pを通してマイナス側が接地端Qおよび接地端Zに接
続される入力直流電源1のプラス側に接続され他端dが
スイッチング素子の一端および整流素子の一端に接続さ
れてスインチング素子がオンのときに流れる電流ION
よりエネルギーを蓄積するとともにスイッチング素子が
オフのときにその蓄積されたエネルギーにより逆起電力
を誘起し整流素子を導通させ電流IOFF を流すように機
能するインダクタ9と、一端aが接地端Qおよび接地端
Zに接続されかつ制御入力端Rから入力される矩形波状
の周期的な制御信号に制御されて他端bにスイッチング
駆動信号を出力しトランジスタ8のベースBへ供給して
トラジスタ8をスイッチング駆動する駆動回路2と、コ
レクタCがインダクタ9の他端dおよび整流素子の一端
に接続されかつエミッタEが接地端Qおよび接地端Zに
接続されて駆動回路2から供給されるスイッチング駆動
信号に制御されてインダクタ9を通して供給される入力
直流電源1からの入力電圧VINをスイッチングするスイ
ッチング素子としてのトランジスタ8と、アノード側が
インダクタ9の他端dとトランジスタ8のコレクタCと
に接続されかつカソード側が平滑素子の一端と出力端W
を通して他端が接地端Zおよび接地端Qに接続される負
荷7の一端とに接続されてトランジスタ8がオフのとき
に導通しトランジスタ8がオンのときに非導通となる整
流素子としてのダイオード5と、一端がダイオード5の
カソード側と出力端Wを通して負荷7の一端に接続され
かつ他端が接地端Qおよび接地端Zに接続される平滑素
子としてのコンデンサ6とから構成される。
Next, a step-up DC which is the second conventional technique.
Referring to FIG. 4, in the -DC converter, one end e is connected to the plus side of the input DC power supply 1 whose negative side is connected to the ground end Q and the ground end Z through the input end P, and the other end d is one end of the switching element and The current I ON, which is connected to one end of the rectifying element and flows when the swinging element is on, accumulates energy, and when the switching element is off, the stored energy induces a counter electromotive force to bring the rectifying element into conduction. An inductor 9 that functions to flow I OFF , one end a of which is connected to the ground end Q and the ground end Z and is controlled by the rectangular wave-shaped periodic control signal input from the control input end R to the other end b. The drive circuit 2 which outputs a switching drive signal and supplies it to the base B of the transistor 8 to switch drive the transistor 8 and the collector C are inductors. Input connected to the other end d of the switching element 9 and one end of the rectifying element and connected to the ground terminal Q and the ground terminal Z with the emitter E being controlled by the switching drive signal supplied from the drive circuit 2 and supplied through the inductor 9. A transistor 8 as a switching element for switching the input voltage V IN from the DC power source 1, an anode side is connected to the other end d of the inductor 9 and a collector C of the transistor 8, and a cathode side is one end of the smoothing element and an output end W.
The other end is connected to one end of the load 7 connected to the ground terminal Z and the ground terminal Q, and the diode 5 as a rectifying element becomes conductive when the transistor 8 is off and non-conductive when the transistor 8 is on. And a capacitor 6 as a smoothing element, one end of which is connected to the cathode side of the diode 5 and one end of the load 7 through the output end W, and the other end is connected to the ground end Q and the ground end Z.

【0023】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ9の両端には入力直流電
源1からの入力電圧VINが印加されてインダクタ9およ
びトランジスタ8には電流IONが流れ、インダクタ9に
エネルギーが蓄積される。このときインダクタ9に流れ
る電流IONは三角波状に増大し、その電流変化分△ION
は、インダクタ9のインダクタンスをL, トランジスタ
8のオン時間をTONおよびトランジスタ8のコレクタC
−エミッタE間電圧をVCE=0とすると、
Next, the operation will be described. When the transistor 8 is turned on, the input voltage V IN from the input DC power supply 1 is applied to both ends of the inductor 9, a current I ON flows through the inductor 9 and the transistor 8, and energy is stored in the inductor 9. At this time, the current I ON flowing through the inductor 9 increases in a triangular wave, and the current change ΔI ON
Is the inductance of the inductor 9 is L, the on time of the transistor 8 is T ON, and the collector C of the transistor 8 is
-If the voltage between the emitter E is V CE = 0,

【0024】 [0024]

【0025】となる。このときインダクタ9に蓄積され
るエネルギーEは、
[0025] At this time, the energy E stored in the inductor 9 is

【0026】 [0026]

【0027】となる。しかし、トランジスタ8がオンの
ときには整流用のダイオード5は導通しないため、この
エネルギーEは負荷7には供給されない。
[0027] However, when the transistor 8 is on, the rectifying diode 5 does not conduct, so this energy E is not supplied to the load 7.

【0028】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEが入力直流電源1の直流電圧VIN
に重畳されてダイオード5および平滑用のコンデンサ6
を通じて放電し、負荷7の両端には入力電圧VINと同極
性の正の出力電圧VOUT が得られる。
If the transistor 8 is turned off while the current I ON is flowing through the inductor 9, this current I ON
The energy E stored in the inductor 9 while the transistor 8 is on to maintain the ON state induces a counter electromotive force in the inductor 9, and the counter electromotive force causes the rectifying diode 5 to conduct so that the current I OFF flows. , The energy E stored in the inductor 9 is the DC voltage V IN of the input DC power supply 1.
Superimposed on the diode 5 and the smoothing capacitor 6
And a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained across the load 7.

【0029】このときのインダクタ9およびダイオード
5を流れる電流IOFF の電流変化分△IOFF は、負荷7
両端の出力電圧をVOUT およびトランジスタ8のオフ時
間をTOFF ,インダクタ9のインダクタンスをLおよび
ダイオード5の順方向降下電圧をVD とすると、
At this time, the current change amount ΔI OFF of the current I OFF flowing through the inductor 9 and the diode 5 is equal to the load 7
If the output voltage across both ends is V OUT, the off time of the transistor 8 is T OFF , the inductance of the inductor 9 is L, and the forward voltage drop of the diode 5 is V D ,

【0030】 [0030]

【0031】となる。インダクタ9に流れる電流ION
OFF とが連続的な場合を考えると、TONとTOFF との
期間にインダクタ9に流れる電流変化分、つまり△ION
と△IOFF とは等しくなるので、式(7)と式(9)と
から、
It becomes Considering the case where the currents I ON and I OFF flowing through the inductor 9 are continuous, the change in the current flowing through the inductor 9 during the period T ON and T OFF , that is, ΔI ON
Since ΔI OFF is equal to ΔI OFF , from equation (7) and equation (9),

【0032】 [0032]

【0033】となる。It becomes

【0034】この(10)式から入力電圧VINと出力電
圧VOUT との関係を求めると、
When the relation between the input voltage V IN and the output voltage V OUT is obtained from the equation (10),

【0035】 [0035]

【0036】となり、説明を簡単にするためにVD =0
とすると、出力電圧VOUT は入力電圧VINよりも昇圧し
た電圧となり、例えばTON=TOFF の条件下での出力電
圧VOUT は入力電圧VINの2倍となる。
For the sake of simplicity, V D = 0
Then, the output voltage V OUT becomes a voltage higher than the input voltage V IN , and for example, the output voltage V OUT under the condition of T ON = T OFF becomes twice the input voltage V IN .

【0037】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタC−エミッタE間の電圧VCEは、 VCE =(VD +VOUT ) …… (12) となる。このため、トランジスタ8には、式(12)に
おけるコレクタC−エミッタE間電圧VCEを上まわる耐
圧が必要となる。
The voltage V CE between the collector C and the emitter E of the transistor 8 when the transistor 8 is off is V CE = (V D + V OUT ) ... (12) Therefore, the transistor 8 needs to have a withstand voltage exceeding the collector C-emitter E voltage V CE in the equation (12).

【0038】続いて、従来の第3の技術である降圧型D
C−DCコンバータは、図5を参照すると、入力端Pを
通してコレクタCがマイナス側が接地端Qおよび接地端
Zに接続される入力直流電源1のプラス側に接続されか
つベースBから供給されるスイッチング駆動信号に制御
されて入力直流電源1の入力電圧VINをスイッチングし
てエミッタEに出力するスイッチング素子としてのトラ
ンジスタ8と、一端aが接地端Qおよび接地端Zに接続
されかつ制御入力端Rから入力される矩形波状の周期的
な制御信号に制御されて他端bにスイッチング駆動信号
を出力しトランジスタ8のベースBへ供給してトランジ
スタ8をスイッチング駆動する駆動回路2と、一端dが
トランジス8のエミッタEおよび整流素子の一端に接続
されかつ他端eが平滑素子の一端および出力端Wを通し
て他端が接地端Zおよび接地端Qと接続される負荷7の
一端に接続されてトランジスタ8がオンのときに流れる
電流IONによりエネルギーを蓄積するとともにトランジ
スタ8がオフのときにその蓄積されたエネルギーにより
逆起電力を誘起し整流素子を導通させ電流IOFF を流す
ように機能するインダクタ9と、カソード側がトランジ
スタ8のエミッタEとインダクタ9の一端dとに接続さ
れかつアノード側が接地端Qおよび接地端Zに接続され
てトランジスタ8がオフのときに導通しトランジスタ8
がオンのときに非導通となる整流素子としてのダイオー
ド5と、一端がインダクタ9の他端eと出力端Wを通し
て負荷7の一端とに接続されかつ他端が接地端Qおよび
接地端Zに接続される平滑素子としてのコンデンサ6と
により構成される。
Next, a step-down type D which is the third conventional technique.
Referring to FIG. 5, the C-DC converter is a switching device in which a collector C is connected to a positive side of an input DC power supply 1 whose negative side is connected to a ground terminal Q and a ground terminal Z through an input terminal P and is supplied from a base B. A transistor 8 as a switching element which is controlled by a drive signal to switch the input voltage V IN of the input DC power supply 1 and outputs it to the emitter E, and one end a of which is connected to the ground terminal Q and the ground terminal Z and which is also a control input terminal R The drive circuit 2 which is controlled by the rectangular control signal having a rectangular wave shape and outputs the switching drive signal to the other end b and supplies the switching drive signal to the base B of the transistor 8 to drive the transistor 8 for switching, and the one end d is a transistor. 8 is connected to the emitter E and one end of the rectifying element, and the other end e passes through one end of the smoothing element and the output end W and the other end is the ground end Z. It is connected to one terminal of the load 7 to be connected to the pre-ground terminal Q transistor 8 as well as storing energy by the current I ON flowing when the transistor 8 is turned on the counter electromotive force by the accumulated energy in the off An inductor 9 which functions to induce a rectifying element to conduct a current I OFF , a cathode side thereof is connected to an emitter E of the transistor 8 and one end d of the inductor 9, and an anode side thereof is connected to a ground terminal Q and a ground terminal Z. When the transistor 8 is off
Diode 5 as a rectifying element which becomes non-conductive when is on, one end is connected to one end of the load 7 through the other end e of the inductor 9 and the output end W, and the other ends are connected to the ground end Q and the ground end Z. It is composed of a capacitor 6 as a smoothing element to be connected.

【0039】次に、動作について説明する。トランジス
タ8がオンになると、インダクタ9の両端には入力直流
電源1からの入力電圧をVINおよび負荷7両端の出力電
圧をVOUT とするとVIN−VOUT の電圧が印加されてイ
ンダクタ9およびトランジスタ8には電流IONが流れ、
インダクタ9にエネルギーが蓄積される。このときのイ
ンダクタ9を流れる電流IONは三角波状に増大し、その
電流変化分△IONは、インダクタ9のインダクタンスを
L,トランジスタ8のオン時間をTONおよびトランジス
タ8のコレクタC−エミッタE間電圧をVCE=0とする
と、
Next, the operation will be described. When the transistor 8 is turned on, assuming that the input voltage from the input DC power supply 1 is V IN and the output voltage across the load 7 is V OUT , the voltage V IN −V OUT is applied across the inductor 9 and the inductor 9 and The current I ON flows through the transistor 8,
Energy is stored in the inductor 9. At this time, the current I ON flowing through the inductor 9 increases in a triangular waveform, and the current change ΔI ON has the inductance L of the inductor 9, the ON time of the transistor 8 T ON, and the collector C-emitter E of the transistor 8. If the voltage between the two is V CE = 0,

【0040】 [0040]

【0041】となる。It becomes

【0042】このときのインダケタンス9に蓄積される
エネギーEは、
The energy E accumulated in the inductance 9 at this time is

【0043】 [0043]

【0044】となる。It becomes

【0045】ここで、インダクタ9に電流IONが流れて
いるときにトランジスタ8がオフになると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間にイ
ンダクタ9に蓄積されたエネルギーEはインダクタ9に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ9に蓄
積されたエネルギーEがダイオード5および平滑用のコ
ンデンサ6を通じて放電し、負荷7の両端には入力電圧
INと同極性の正の出力電圧VOUT が得られる。
If the transistor 8 is turned off while the current I ON is flowing through the inductor 9, this current I ON
The energy E stored in the inductor 9 while the transistor 8 is on to maintain the ON state induces a counter electromotive force in the inductor 9, and the counter electromotive force causes the rectifying diode 5 to conduct so that the current I OFF flows. , The energy E stored in the inductor 9 is discharged through the diode 5 and the smoothing capacitor 6, and a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained across the load 7.

【0046】このときのダイオード5およびインダクタ
9を流れる電流IOFF の電流変化分△IOFF は、トラン
ジスタ8のオフ時間をTOFF ,インダクタ9のインダク
タンスをLおよびダイオード5の順方向降下電圧をVD
とすると、
The current change △ I OFF current I OFF through the diode 5 and the inductor 9 at this time, T OFF OFF time of the transistor 8, the inductance of the inductor 9 the forward voltage drop of the L and the diode 5 V D
Then,

【0047】 [0047]

【0048】となる。It becomes

【0049】インダクタ9に流れる電流IONとIOFF
が連続的な場合を考えると、TONとTOFF との期間にイ
ンダクタ9に流れる電流変化分、つまり△IONと△I
OFF とは等しくなるので、式(13)と式(15)とか
ら、
Considering a case where the currents I ON and I OFF flowing through the inductor 9 are continuous, the change in the current flowing through the inductor 9 during the period T ON and T OFF , that is, ΔI ON and ΔI
Since it is equal to OFF , from equation (13) and equation (15),

【0050】 [0050]

【0051】となる。It becomes

【0052】この式(16)から入力電圧VINと出力電
圧VOUT との関係を求めると、
When the relationship between the input voltage V IN and the output voltage V OUT is calculated from this equation (16),

【0053】 [0053]

【0054】となり、ここで説明を簡単にするためにV
D =0とすると、
In order to simplify the explanation here, V
If D = 0,

【0055】 [0055]

【0056】となって、出力電圧VOUT は入力電圧VIN
よりも降圧した電圧となり、例えばTON=TOFF の条件
下での出力電圧VOUT は入力電圧VINの半分となる。
Therefore, the output voltage V OUT is equal to the input voltage V IN
The output voltage V OUT under the condition of T ON = T OFF becomes half of the input voltage V IN .

【0057】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタ−エミッタ間の電圧VCEは、 VCE =(VIN−VD ) …… (19) となる。このため、トランジスタ8には、式(19)に
おけるコレクタC−エミッタD間電圧VCEを上まわる耐
圧が必要となる。
The collector-emitter voltage V CE of the transistor 8 when the transistor 8 is off is V CE = (V IN −V D ) ... (19) Therefore, the transistor 8 needs to have a withstand voltage exceeding the collector C-emitter D voltage V CE in the equation (19).

【0058】さらに続いて、従来の第4の技術の電源回
路は、基本回路である図6を参照すると、入力端Pを通
してコレクタCがマイナス側が接地端Qおよび接地端Z
に接続される入力直流電源1のプラス側に接続されかつ
ベースBから供給されるスイッチング駆動信号に制御さ
れて入力直流電源1の入力電圧VINをスイッチングして
エミッタEに出力するスイッチング素子としてのトラン
ジスタ8と、一端aが接地端Qおよび接地端Zに接続さ
れかつ制御入力端Rから入力される矩形波状の周期的な
制御信号に制御されて他端bにスイッチング駆動信号を
出力しトランジスタ8のベースBへ供給してトランジス
タ8をスイッチング駆動する駆動回路2と、一端eが整
流素子の一端に接続されかつ他端dが平滑素子の一端お
よび出力端Wを通して他端が接地端Zおよび接地端Qと
接続される負荷7の一端に接続されさらに巻線M1 と巻
線M2 との中間に設けられる中間タップfがトランジス
タ8のエミッタEに接続されてトランジスタ8がオンの
ときに流れる電流IONによりエネルギーを蓄積するとと
もにトランジスタ8がオフのときにその蓄積されたエネ
ルギーにより逆起電力を誘起し整流素子を導通させて電
流IOFF を流すように機能するインダクタ4と、カソー
ド側がインダクタ4の一端eに接続されかつアノード側
が接地端Qおよび接地端Zに接続されてトランジスタ8
がオフのときに導通しトランジスタ8がオンのときに非
導通となる整流素子としてのダイオード5と、一端がイ
ンダクタ4の他端dと出力端Wを通して負荷7の一端と
に接続されかつ他端が接地端Qおよび接地端Zに接続さ
れる平滑素子としてのコンデンサ6とにより構成され
る。
Further, referring to FIG. 6 which is a basic circuit of the power supply circuit of the fourth conventional technique, the collector C through the input end P is on the negative side at the ground end Q and the ground end Z.
Is connected to the plus side of the input DC power supply 1 connected to and is controlled by the switching drive signal supplied from the base B to switch the input voltage V IN of the input DC power supply 1 and output it to the emitter E. The transistor 8 has one end a connected to the ground terminal Q and the ground terminal Z and is controlled by a rectangular wave-shaped periodic control signal input from the control input terminal R to output a switching drive signal to the other end b to output the transistor 8 To the base B of the rectifying element and the other end d is connected to one end of the rectifying element and the other end d passes through one end of the smoothing element and the output end W and the other end is the ground end Z and the ground. An intermediate tap f, which is connected to one end of the load 7 connected to the end Q and is provided between the winding M 1 and the winding M 2, is connected to the emitter E of the transistor 8. Energy is accumulated by the current I ON which is connected and flows when the transistor 8 is on, and when the transistor 8 is off, a back electromotive force is induced by the accumulated energy and the rectifying element is made conductive to flow the current I OFF . And the cathode side is connected to one end e of the inductor 4 and the anode side is connected to the ground terminal Q and the ground terminal Z.
The diode 5 as a rectifying element which is conductive when the transistor 8 is off and non-conductive when the transistor 8 is on, and one end of which is connected to one end of the load 7 through the other end d of the inductor 4 and the output end W and the other end. Is composed of a capacitor 6 as a smoothing element connected to the ground terminal Q and the ground terminal Z.

【0059】次に、動作について説明する。トランジス
タ8がオンになるとインダクタ4の巻線M1 側にはトラ
ンジスタ8およびコンデサ6を通じて電流IONが流れ、
インダクタ4にエネルギーが蓄積されるとともにインダ
クタ4の他端aと中間タップdとの間には入力直流電源
1からの入力電圧をVINおよび負荷7両端の出力電圧を
OUT とするとVIN−VOUT の電圧が印加される。この
ときインダクタ4の巻線M1 に流れる電流IONは三角波
状に増大し、その電流変化分△IONは、インダクタ4の
巻線M1 のインダクタンスをL1 ,トランジスタ8のオ
ン時間をTONおよびトランジスタ8のコレクタC−エミ
ッタE間電圧をVCE=0とすると、
Next, the operation will be described. When the transistor 8 is turned on, the current I ON flows through the transistor 8 and the capacitor 6 on the winding M 1 side of the inductor 4,
Energy is stored in the inductor 4, and between the other end a of the inductor 4 and the intermediate tap d, when the input voltage from the input DC power supply 1 is V IN and the output voltage across the load 7 is V OUT , V IN − The voltage of V OUT is applied. At this time, the current I ON flowing through the winding M 1 of the inductor 4 increases in a triangular wave shape, and the current change ΔI ON is the inductance L 1 of the winding M 1 of the inductor 4 and the ON time of the transistor 8 is T 1. When ON and the collector C-emitter E voltage of the transistor 8 are V CE = 0,

【0060】 [0060]

【0061】となる。It becomes

【0062】このときのインダクタ9に蓄積されるエネ
ルギーEは、
The energy E stored in the inductor 9 at this time is

【0063】 [0063]

【0064】となる。It becomes

【0065】ここで、インダクタ4に電流IONが流れて
いるときにトランジスタ8をオフにすると、この電流I
ONを維持しようとしてトランジスタ8がオンの期間に蓄
積されたエネルギーはインダクタ4に逆起電力を誘起
し、この逆起電力により整流用のダイオード5が導通し
て電流IOFF が流れ、インダクタ4に蓄積されたエネル
ギーEがダイオード5および平滑用のコンデンサ6を通
じて放電し、負荷7の両端には入力電圧VINと同極性の
正の出力電圧VOUT が得られる。
If the transistor 8 is turned off while the current I ON is flowing through the inductor 4, this current I ON
The energy accumulated while the transistor 8 is on to maintain the ON state induces a counter electromotive force in the inductor 4, and the back electromotive force causes the rectifying diode 5 to conduct so that a current I OFF flows and the inductor 4 flows in the inductor 4. The stored energy E is discharged through the diode 5 and the smoothing capacitor 6, and a positive output voltage V OUT having the same polarity as the input voltage V IN is obtained across the load 7.

【0066】このときのダイオード5,インダクタ4お
よび負荷7を通じて流れる電流IOFF の電流変化分△I
OFF は、インダクタ4の巻線M2 側のインダクタンスL
2 およびトランジスタ8のオフ時間をTOFF およびダイ
オード5の順方向降下電圧をVD とすると、
At this time, the current change amount ΔI of the current I OFF flowing through the diode 5, the inductor 4 and the load 7 is ΔI.
OFF is the inductance L on the winding M 2 side of the inductor 4.
2 and the off time of the transistor 8 is T OFF and the forward voltage drop of the diode 5 is V D ,

【0067】 [0067]

【0068】となる。It becomes

【0069】但し、L1 +L2 =Lであり、Lはインダ
クタ4の両端のインダクタンスである。
However, L 1 + L 2 = L, and L is the inductance at both ends of the inductor 4.

【0070】インダクタ4に流れる電流IONとIOFF
が連続的な場合を考えると、TONとTOFF との期間にイ
ンダクタ4に流れる電流変化分、つまり△IONと△I
OFF とは等しくなるので、式(20)と式(22)とか
ら、
Considering a case where the currents I ON and I OFF flowing through the inductor 4 are continuous, the change in the current flowing through the inductor 4 during the period T ON and T OFF , that is, ΔI ON and ΔI
Since it is equal to OFF , from equation (20) and equation (22),

【0071】 [0071]

【0072】となる。It becomes

【0073】ここで、説明を簡単にするためにVD =0
として式(23)から入力電圧VINと出力電圧VOUT
の関係を求めると、
Here, in order to simplify the explanation, V D = 0
When the relation between the input voltage V IN and the output voltage V OUT is calculated from the equation (23),

【0074】 [0074]

【0075】となって、出力電圧VOUT は入力電圧VIN
よりも降圧した電圧となり、例えばTON=TOFF および
1 =L2 の条件下での出力電圧VOUT は入力電圧VIN
の3分の2となる。さらにこの同じ条件下で式(24)
における出力電圧VOUT を従来の降圧型DC−DCコン
バータの式(18)における出力電圧VOUT と比較する
と、式(24)における出力電圧VOUT は式(18)に
おける出力電圧VOUTよりもインダクタ4に中間タップ
fを設けることによりインダクタンスL1 とインダクタ
ンスL2 との比に比例して更に降圧した電圧となる。
Therefore, the output voltage V OUT is equal to the input voltage V IN
The output voltage V OUT under the conditions of T ON = T OFF and L 1 = L 2 is the input voltage V IN.
2/3 of that. Furthermore, under this same condition, equation (24)
The output voltage V OUT when compared with the output voltage V OUT in the conventional step-down DC-DC converter of the formula (18) in the inductor than the output voltage V OUT at the output voltage V OUT has the formula (18) in equation (24) By providing the intermediate tap f at 4, the voltage is further reduced in proportion to the ratio of the inductance L 1 and the inductance L 2 .

【0076】また、トランジスタ8がオフのときのトラ
ンジスタ8のコレクタ−エミッタ間の電圧VCEは、イン
ダクタ4の巻線M1 の両端電圧をVL1および巻線M2
両端電圧をVL2とすると、 VL1+VL2=VD +VOUT …… (25) 式(25)から、 VL2−VD =VOUT −VL1 …… (26) 従って、 VCE=VIN−(VL2−VD )=(VIN+VD )−VL2 …… (27) となる。
Further, the voltage V CE between the collector and the emitter of the transistor 8 when the transistor 8 is off is defined as the voltage across the winding M 1 of the inductor 4 is V L1 and the voltage across the winding M 2 is V L2 . Then, V L1 + V L2 = V D + V OUT ...... from (25) (25), V L2 -V D = V OUT -V L1 ...... (26) Therefore, V CE = V I N- ( V L2 -V D) = (V I N + V D) -V L2 ...... becomes (27).

【0077】ここで、式(27)におけるコレクタC−
エミッタE間電圧VCEは、従来の降圧型DC−DCコン
バータの式(19)におけるコレクタC−エミッタE間
電圧VCEと比較してVL2だけ小さくなる。つまり、VCE
はインダクタ4に中間タップを設けることにより巻線M
1 と巻線M2 との巻数比に比例して小さくなり、この分
トランジスタ8の耐圧が小さいもので済む。しかし、こ
のことは、従来の降圧型DC−DCコンバータと同じ出
力電圧VOUT を得るためには、入力電圧VINを大きくし
なければならないため、結局トランジスタ8の耐圧は従
来の降圧型DC−DCコンバータに比べて小さくはなら
ない。
Here, collector C- in equation (27)
The voltage V CE between the emitters E becomes smaller than the voltage V CE between the collector C-emitters E in the formula (19) of the conventional step-down DC-DC converter by V L2 . That is, V CE
The winding M by providing the inductor 4 with an intermediate tap
It becomes smaller in proportion to the winding number ratio between 1 and the winding M 2, and the withstand voltage of the transistor 8 is accordingly small. However, this is, in order to obtain the same output voltage V OUT to a conventional step-down DC-DC converter, since it is necessary to increase the input voltage V I N, eventually breakdown voltage of the transistor 8 is conventional step-down DC -No smaller than a DC converter.

【0078】[0078]

【発明が解決しようとする課題】この従来の第1の技術
である極性反転型DC−DCコンバータでは、TON=T
OFF の条件下において、出力電圧VOUT は入力電圧VIN
とほぼ等しくなり、入力電圧VINよりも高い電圧を得る
ことはできない。また、スイッチング素子には(VIN+
D +VOUT )の耐圧が必要であるため、低耐圧のスイ
ッチング素子が使用できない。
In the polarity reversal type DC-DC converter which is the first conventional technique, T ON = T
Under the OFF condition, the output voltage V OUT is equal to the input voltage V IN
, And a voltage higher than the input voltage V IN cannot be obtained. Further, the switching element (V I N +
Since a breakdown voltage of V D + V OUT ) is required, a low breakdown voltage switching element cannot be used.

【0079】また、従来の第2の技術である昇圧型DC
−DCコンバータでは、TON=TOFF の条件下におい
て、出力電圧VOUT は入力電圧VINよりも約2倍高い電
圧を得ることができるが、反面、スイッチング素子には
(VD +VOUT )の耐圧が必要であるため、低耐圧のス
イッチング素子が使用できない。
In addition, a boosting type DC which is the second conventional technique.
In the −DC converter, under the condition of T ON = T OFF , the output voltage V OUT can obtain a voltage about twice higher than the input voltage V IN, but on the other hand, the switching element has (V D + V OUT ). Since a high breakdown voltage is required, a low breakdown voltage switching element cannot be used.

【0080】さらに、従来の第3の技術である降圧型D
C−DCコンバータでは、TON=TOFF の条件下におい
て、出力電圧VOUT は入力電圧VINの約半分となり、ま
た、スイッチング素子には(VIN+VD )の耐圧が必要
であるため、高圧の出力電圧VOUT を得るためにはその
分入力電圧VINが大きくなり、低耐圧のスイッチング素
子が使用できない。
Furthermore, the step-down type D which is the third conventional technique
In the C-DC converter, under the condition of T ON = T OFF , the output voltage V OUT becomes about half of the input voltage V IN , and the switching element requires a withstand voltage of (V IN + V D ). In order to obtain the high-voltage output voltage V OUT , the input voltage V IN increases correspondingly, and the low breakdown voltage switching element cannot be used.

【0081】なおさらに、従来の第4の技術の電源回路
では、インダクタ4に中間タップfを設けることによ
り、従来の降圧型DC−DCコンバータに比べてTON
OFFの同じ条件下で、出力電圧VOUT はインダクタ4
のインダクタンスL1 とインダクタンスL2 との比に比
例して更に降圧し、またスイッチング素子には(VIN
D −VL2)の耐圧が必要であるため、高圧の出力電圧
OUT を得るためにはその分入力電圧VINが大きくな
り、低耐圧のスイッチング素子が使用できない。
Furthermore, in the conventional power supply circuit of the fourth technique, by providing the inductor 4 with the intermediate tap f, T ON = T is lower than that of the conventional step-down DC-DC converter.
Under the same condition of T OFF , the output voltage V OUT is
Is further stepped down in proportion to the ratio of the inductance L 1 and the inductance L 2 of the switching element, and (V IN +
Since a withstand voltage of (V D −V L2 ) is required, the input voltage V IN becomes large to obtain a high output voltage V OUT , and a low withstand voltage switching element cannot be used.

【0082】[0082]

【課題を解決するための手段】本発明によるDC−DC
コンバータは、他端が共通線に接続される入力直流電源
の一端に第1電極を接続して第2電極からのスイッチン
グ駆動信号により前記第1電極に入力される前記入力直
流電源からの直流電圧をスイッチングして第3電極に出
力するトランジスタと、一端が前記共通線に接続されか
つ制御入力端から周期的制御信号を入力されて他端に前
記スイッチング駆動信号を出力し前記トランジスタの第
2電極へ供給するスイッチング駆動手段と、第1巻線と
第2巻線との間にタップを設け前記第1巻線の前記タッ
プと反対側の一端に前記共通線に接続しかつ前記第2巻
線の前記タップと反対側の他端を整流素子の一端に接続
するとともに前記タップを前記トランジスタの第3電極
に接続して前記トランジスタがオンのときにエネルギー
を蓄積しオフのときに前記蓄積されたエネルギーを前記
整流素子を通じて他端が接地される負荷の一端へ供給す
るインダクタンス素子と、一端を前記インダクタンス素
子の前記第2巻線の前記タップと反対側の一端に接続し
かつ他端を平滑素子の一端および前記負荷の一端に接続
して前記トランジスタがオンのときに非導通となりオフ
のときに導通する前記整流素子と、一端を前記整流素子
の他端および前記負荷の一端に接続しかつ他端を前記共
通線に接続して前記整流素子を通じて入力される前記イ
ンダクタンス素子に蓄積されたエネルギーを平滑して前
記負荷の両端に前記入力直流電源の直流電圧とは逆極性
の直流出力電圧を得る前記平滑素子とを備える。
DC-DC according to the present invention
The converter has a first electrode connected to one end of an input DC power supply whose other end is connected to a common line, and a DC voltage from the input DC power supply input to the first electrode according to a switching drive signal from the second electrode. A transistor for switching and outputting to a third electrode, a first electrode connected to the common line, a periodic control signal input from a control input end, and a switching drive signal output to the other end; A tap between the first winding and the second winding, and a switching drive means for supplying the first winding to the common line at one end of the first winding opposite to the tap; The other end of the transistor opposite to the tap is connected to one end of a rectifying element, and the tap is connected to the third electrode of the transistor to store energy when the transistor is on and to turn off the energy. An inductance element that supplies the stored energy to one end of a load whose other end is grounded through the rectifying element, and one end of which is connected to one end of the inductance element opposite to the tap of the second winding, and The other end is connected to one end of a smoothing element and one end of the load, and the rectifying element is non-conductive when the transistor is on and is conductive when the transistor is off, and one end is the other end of the rectifying element and one end of the load. Connected to the common line and the other end connected to the common line to smooth the energy stored in the inductance element that is input through the rectifying element, and has a polarity opposite to the DC voltage of the input DC power source across the load. And the smoothing element for obtaining a DC output voltage.

【0083】また、本発明によるDC−DCコンバータ
は、第1巻線と第2巻線との間にタップを設け前記第1
巻線のタップと反対側の一端を他端が共通線に接続され
る入力直流電源の一端に接続しかつ前記第2巻線の前記
タップと反対側の他端を整流素子の一端に接続するとと
もに前記タップをトランジスタの第3電極に接続して前
記トランジスタがオンのときにエネルギーを蓄積しオフ
のときに前記蓄積されたエネルギーを前記整流素子を通
じて他端が共通線に接続される負荷の一端へ供給するイ
ンダクタンス素子と、一端が前記共通線に接続されかつ
制御入力端に周期的制御信号を入力されて他端にスイッ
チング駆動信号を出力し前記トランジスタのベースへ供
給するスイッチング駆動手段と、第3電極を前記共通線
に接続しかつベースから入力される前記スイッチング駆
動手段からの前記スイッチング駆動信号に駆動されてコ
レクタに前記インダクタンス素子のタップを通じて供給
される前記入力直流電源からの直流電圧をスイッチング
する前記トランジスタと、一端を前記インダクタンス素
子の他端に接続しかつ他端を平滑素子の一端および前記
負荷の一端に接続されて前記トランジスタがオンのとき
に非導通となりオフのときに導通する前記整流素子と、
一端が前記整流素子の他端および前記負荷の一端に接続
しかつ他端を前記共通線に接続して前記整流素子を通じ
て入力される前記インダクタンス素子に蓄積されたエネ
ルギーを平滑して前記負荷の両端に前記入力直流電源の
直流電圧と同極性の直流出力電圧を得る前記平滑素子と
を備える。
Further, in the DC-DC converter according to the present invention, a tap is provided between the first winding and the second winding, and the first winding is provided.
One end of the winding opposite to the tap is connected to one end of an input DC power supply whose other end is connected to a common line, and the other end of the second winding opposite to the tap is connected to one end of a rectifying element. Also, the tap is connected to the third electrode of the transistor to store energy when the transistor is on, and the stored energy when the transistor is off, the other end of which is connected to a common line through the rectifying element. An inductance element to be supplied to the common line, a switching drive means having one end connected to the common line, a periodic control signal input to a control input end, a switching drive signal output to the other end, and the switching drive signal being supplied to the base of the transistor; The three electrodes are connected to the common line and are driven by the switching drive signal from the switching drive means input from the base so that the collector receives the input. A transistor for switching the DC voltage from the input DC power supply supplied through the tap of the inductance element, one end of which is connected to the other end of the inductance element and the other end of which is connected to one end of a smoothing element and one end of the load. A rectifying element that is non-conductive when the transistor is on and conductive when it is off,
One end of which is connected to the other end of the rectifying element and one end of the load and the other end of which is connected to the common line to smooth energy stored in the inductance element that is input through the rectifying element and to both ends of the load. And the smoothing element for obtaining a DC output voltage having the same polarity as the DC voltage of the input DC power supply.

【0084】さらに、本発明によるDC−DCコンバー
タは、前記トランジスタが電界効果トランジスタであ
り、ソース,ゲートおよびドレインが前記第1電極,第
2電極および第3電極にそれぞれ対応する。
Further, in the DC-DC converter according to the present invention, the transistor is a field effect transistor, and the source, the gate and the drain correspond to the first electrode, the second electrode and the third electrode, respectively.

【0085】[0085]

【実施例】次に、本発明について図面を参照して説明す
る。本発明の第1の実施例を示す図1を参照すると、D
C−DCコンバータは、入力端Pを通してソースSがマ
イナス側が接地端Qおよび接地端Zに接続される入力直
流電源1のプラス側に接続されかつゲートGから供給さ
れるスイッチング駆動信号に制御されて入力直流電源1
の入力電圧VINをスイッチングしてドレインDに出力す
るスイッチング素子としてのN形チャネルのMOS F
ET(Metal Oxide Semiconduc
tor Field Effect Transist
or)3と、一端aが接地端Qおよび接地端Zに接続さ
れかつ制御入力端Rから入力される矩形波状の周期的な
制御信号に制御されて他端bにスイッチング駆動信号を
出力しMOS FET3のゲートGへ供給してMOS
FET3をスイッチング駆動する駆動回路2と、一端e
が接地端Qおよび接地端Zに接続されかつ他端dが整流
素子の一端に接続されるとともに巻線M1 と巻線M2
の中間に設けられる中間タップfがMOS FET3の
ドレインDに接続されてMOS FET3がオンのとき
に流れる電流IONによりエネルギーを蓄積するとともに
MOS FET3がオフのときにその蓄積されたエネル
ギーにより逆起電力を誘起し整流素子を導通させて電流
OFF を流すように機能するするインダクタ4と、カソ
ード側がインダクタ4の他端dとに接続されかつアノー
ド側が平滑素子の一端および出力端Wを通して他端が接
地端Zおよび接地端Qに接続される負荷7の一端に接続
されてMOS FET3がオフのときに導通しMOS
FET3がオンのときに非導通となる整流素子としての
ダイオード5と、一端がダイオード5のアノード側と出
力端Wを通して負荷7の一端とに接続されかつ他端が接
地端Qおよび接地端Zとに接続される平滑素子としての
コンデンサ6とにより構成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. Referring to FIG. 1, which illustrates a first embodiment of the present invention, D
In the C-DC converter, the source S is connected to the positive side of the input DC power source 1 whose negative side is connected to the ground terminal Q and the ground terminal Z through the input terminal P and is controlled by the switching drive signal supplied from the gate G. Input DC power supply 1
N-channel MOS F as a switching element for switching the input voltage V IN of
ET (Metal Oxide Semiconductor)
tor Field Effect Transist
or 3), one end a of which is connected to the ground end Q and the ground end Z and which is controlled by a rectangular wave-like periodic control signal input from the control input end R to output a switching drive signal to the other end b. Supply to the gate G of FET3 and MOS
The drive circuit 2 for switching driving the FET 3 and one end e
Is connected to the ground terminal Q and the ground terminal Z, the other end d is connected to one end of the rectifying element, and an intermediate tap f provided between the winding M 1 and the winding M 2 is connected to the drain D of the MOS FET 3. Energy is accumulated by a current I ON which is connected and flows when the MOS FET 3 is on, and when the MOS FET 3 is off, a counter electromotive force is induced by the accumulated energy to turn on a rectifying element to flow a current I OFF . Of the load 4 whose cathode side is connected to the other end d of the inductor 4 and whose anode side is connected to one end and the output end W of the smoothing element and the other end to the ground end Z and the ground end Q, respectively. It is connected to one end and conducts when the MOS FET3 is off.
A diode 5 serving as a rectifying element that becomes non-conductive when the FET 3 is on, one end of which is connected to the anode side of the diode 5 and one end of a load 7 through an output end W, and the other ends of which are a ground end Q and a ground end Z. And a capacitor 6 as a smoothing element connected to.

【0086】次に、動作について説明する。MOS F
ET3がオンになるとインダクタ4の巻線M2 側には中
間タップfに入力直流電源1からの入力電圧VINが印加
されてインダクタ4の巻線M2 にMOS FET3を通
して電流IONが流れ、インダクタ4にエネルギーが蓄積
される。このとき、インダクタ4の巻線M2 に流れる電
流IONは三角波状に増大しその電流変化分△IONは、イ
ンダクタ4の巻線M2のインダクタンスをL2 ,MOS
FET3のオン時間をTONおよびMOS FET3の
ソースS−ドレインD間電圧をVDS=0とすると、
Next, the operation will be described. MOS F
When ET3 is turned on, the input voltage V IN from the input DC power supply 1 is applied to the intermediate tap f on the winding M 2 side of the inductor 4, and the current I ON flows through the winding FET M 2 of the inductor 4 through the MOS FET 3. Energy is stored in the inductor 4. At this time, the current I ON flowing in the winding M 2 of the inductor 4 increases in a triangular wave shape, and the current change ΔI ON changes the inductance of the winding M 2 of the inductor 4 to L 2 , MOS.
If the ON time of the FET 3 is T ON and the source S-drain D voltage of the MOS FET 3 is V DS = 0,

【0087】 [0087]

【0088】となる。このときインダクタ9に蓄積され
るエネルギーEは、
It becomes At this time, the energy E stored in the inductor 9 is

【0089】 [0089]

【0090】となる。しかし、MOS FET3がオン
のときには整流用のダイオード5は導通しないため、こ
のエネルギーEは負荷7には供給されない。
It becomes However, the energy E is not supplied to the load 7 because the rectifying diode 5 does not conduct when the MOS FET 3 is on.

【0091】ここで、インダクタ4の巻線M2 に電流I
ONが流れているときにMOS FET3をオフにする
と、この電流IONを維持しようとしてトランジスタ8が
オンの期間に蓄積されたエネルギーEはインダクタ4に
逆起電力を誘起し、この逆起電力により整流用のダイオ
ード5が導通して電流IOFF が流れ、インダクタ4に蓄
積されたエネルギーEがダイオード5およびコンデンサ
6を通じて放電し、負荷7の両端には入力電圧VINと逆
極性の負の出力電圧VOUT が得られる。
Here, the current I is applied to the winding M 2 of the inductor 4.
When the MOS FET 3 is turned off while ON is flowing, the energy E accumulated while the transistor 8 is on in order to maintain this current I ON induces a counter electromotive force in the inductor 4, and this counter electromotive force causes The rectifying diode 5 conducts and a current I OFF flows, the energy E stored in the inductor 4 is discharged through the diode 5 and the capacitor 6, and a negative output having a polarity opposite to the input voltage V IN is output across the load 7. The voltage V OUT is obtained.

【0092】このときのインダクタ4,ダイオード5お
よび負荷7を通じて流れる電流IOFF の電流変化分△I
OFF は、インダクタ4の巻線M1 のインダクタンスをL
1 ,インダクタ4の巻線M2 のインダクタンスをL2
負荷7両端の出力電圧VOUTおよびMOS FET3の
オフ時間をTOFF およびダイオード5の順方向降下電圧
をVD とすると、
At this time, the current change amount ΔI of the current I OFF flowing through the inductor 4, the diode 5 and the load 7 is ΔI.
OFF turns the inductance of winding M 1 of inductor 4 to L
1 , the inductance of the winding M 2 of the inductor 4 is L 2 ,
When the output voltage V OUT across the load 7 and the off time of the MOS FET 3 are T OFF and the forward drop voltage of the diode 5 is V D ,

【0093】 [0093]

【0094】となる。It becomes

【0095】但し、L1 +L2 =Lであり、Lはインダ
クタ4の両端のインダクタンスである。
However, L 1 + L 2 = L, and L is the inductance at both ends of the inductor 4.

【0096】インダクタ4に流れる電流が連続的な場合
を考えると、TONとTOFF との期間にインダクタ4を流
れる電流変化分、つまり△IONと△IOFF とは等しくな
るので、式(28)と式(30)とから、
Considering a case where the current flowing through the inductor 4 is continuous, the change in the current flowing through the inductor 4 during the period T ON and T OFF , that is, ΔI ON and ΔI OFF , is equal to 28) and the equation (30),

【0097】 [0097]

【0098】となる。It becomes

【0099】この式(31)から入力電圧VINと出力電
圧VOUT との関係を求めると、
When the relationship between the input voltage V IN and the output voltage V OUT is obtained from this equation (31),

【0100】 [0100]

【0101】となり、ここで説明を簡単にするめにVD
=0とすると、出力電圧VOUT は入力電圧VINよりも昇
圧した電圧となり、例えばTON=TOFF およびL1 =L
2 の条件下での出力電圧VOUT は入力電圧VINの2倍に
なる。さらにこの同じ条件下で式(32)における出力
電圧VOUT を従来の極性反転型DC−DCコンバータの
式(5)における出力電圧VOUT と比較すると、式(3
2)における出力電圧VOUT の方が式(5)における出
力電圧VOUT よりもインダクタ4に中間タップfを設け
ることにより、2倍に昇圧した電圧となる。このこと
は、同じ出力電圧VOUT を得るための入力電圧VINおよ
びスイッチング素子としてのMOS FET3の耐圧
が、従来の極性反転型DC−DCコンバータの入力電圧
INおよびトランジスタ8の耐圧よりも小さくて済むこ
とを意味する。以下にこれを定量的に説明する。
Therefore, in order to simplify the explanation here, V D
= 0, the output voltage V OUT becomes a voltage higher than the input voltage V IN , and for example, T ON = T OFF and L 1 = L
Output voltage V OUT at the 2 conditions will be twice the input voltage V IN. Further comparing this under the same conditions the output voltage V OUT in the formula (32) and the output voltage V OUT in the conventional polarity inversion-type DC-DC converter of the formula (5), the formula (3
The output voltage V OUT in 2) is doubled by providing the intermediate tap f in the inductor 4 as compared with the output voltage V OUT in the equation (5). This means that the input voltage V IN for obtaining the same output voltage V OUT and the withstand voltage of the MOS FET 3 as the switching element are smaller than the input voltage V IN of the conventional polarity inversion type DC-DC converter and the withstand voltage of the transistor 8. It means that you can finish. This will be described quantitatively below.

【0102】MOS FET3がオフのときのMOS
FET3のドレインD−ソースS間電圧VDSは、インダ
クタ4の巻線M1 の両端電圧をVL1および巻線M2 の両
端電圧をVL2とすると、 VL2=VD +VOUT −VL1 …… (34) VDS=VIN+VL2 …… (35) 式(34)と式(35)とから、 VDS=(VIN+VD +VOUT )−VL1 …… (36) となる。
MOS when FET 3 is off
The drain-source voltage V DS of the FET 3 is V L2 = V D + V OUT −V L1 where V L1 is the voltage across the winding M 1 of the inductor 4 and V L2 is the voltage across the winding M 2. (34) V DS = V IN + V L2 (35) From the formulas (34) and (35), V DS = (V IN + V D + V OUT ) −V L1 (36) .

【0103】さらにこの式(36)のVDSを巻線M1
巻数をn1 および巻線M2 の巻数をn2 として表わす
と、
[0103] Further representative of the V DS of the formula (36) the number of turns of winding M 1 turns of n 1 and winding M 2 as n 2,

【0104】 [0104]

【0105】となる。It becomes:

【0106】ここで、式(36)におけるドレインD−
ソースS間電圧VDSは、従来の極性反転型DC−DCコ
ンバータの式(6)におけるコレクタC−エミッタE間
電圧VCEと比較してVL1だけ小さくなる。つまり、VDS
はインダクタ4に中間タップfを設けることにより巻線
1 の巻数n1 と巻線M2 の巻数n2 との巻数比に比例
して小さくなり、この分MOS FET3の耐圧が小さ
くて済む。このことは、より高い高圧出力電圧を得ると
きほど顕著である。例えば、上記のTON=TOFF ,L1
=L2 ,n1 =n2 およびVD =0の条件下において、
100Vの出力電圧VOUT を得るときのMOS FET
3の耐圧VDSは100Vとなり、同条件下の中間タップ
を設けない従来の極性反転型DC−DCコンバータのト
ランジスタ8の耐圧VCE=200Vと比較して100V
の耐圧差が生じる。この耐圧および耐圧差は各各の素子
を絶対最大定格ぎりぎりで使用する場合の値であるが、
通常はディレーテング70%程度で使用されるので、こ
の耐圧差はさらに大きくなって130Vになるので、中
間タップfを設けることによる効果は大きい。
Here, the drain D- in the equation (36)
The source S voltage V DS becomes smaller by V L1 than the collector C-emitter E voltage V CE in the equation (6) of the conventional polarity reversal type DC-DC converter. That is, V DS
Decreases in proportion to the turn ratio between the number of turns n 2 turns n 1 and the winding M 2 windings M 1 by providing an intermediate tap f to the inductor 4, requires the breakdown voltage of the minute MOS FET 3 is small. This is more remarkable when a higher high voltage output voltage is obtained. For example, the above T O N = T OFF, L 1
= L 2 , n 1 = n 2 and V D = 0,
MOS FET for obtaining 100V output voltage V OUT
The withstand voltage V DS of 3 is 100 V, which is 100 V as compared with the withstand voltage V CE = 200 V of the transistor 8 of the conventional polarity reversal type DC-DC converter in which the intermediate tap is not provided under the same condition.
Withstand voltage difference occurs. The withstand voltage and the withstand voltage difference are the values when each element is used at the absolute maximum rating.
Normally, the derating is used at about 70%, and the withstand voltage difference further increases to 130 V. Therefore, the effect of providing the intermediate tap f is great.

【0107】続いて、本発明の第2の実施例を示す図2
を参照すると、DC−DCコンバータは、一端dが入力
端Pを通してマイナス側が接地端Qおよび接地端Zに接
続される入力直流電源1のプラス側に接続され他端eが
整流素子の一端に接続されるとともに巻線M1 と巻線M
2 との中間に設けられる中間タップfがスイッチング素
子の一端に接続されてスイッチング素子がオンのときに
巻線M1 を流れる電流IONによりエネルギーを蓄積する
とともにスイッチング素子がオフのときにその蓄積され
たエネルギーにより逆起電力を誘起し整流素子を導通さ
せて電流IOFFを流すように機能するインダクタ4と、
一端aが接地端Qおよび接地端Zに接続されかつ制御入
力端Rから入力される矩形波状の周期的な制御信号に制
御されて他端bにスイッチング駆動信号を出力しスイッ
チング素子へ供給してスイッチング素子をスイッチング
駆動する駆動回路2と、ドレインDがインダクタ4の中
間タップfに接続されかつソースSが接地端Qおよび接
地端Zに接続されて駆動回路2から供給されるスイッチ
ング駆動信号に制御されてインダクタ4の巻線M1を通
して供給される入力直流電源1からの入力電圧VINをス
イッチングするスイッチング素子としてのP形チャネル
のMOS FET3と、アノード側がインダクタ4の他
端dに接続されかつカソード側が平滑素子の一端および
出力端Wを通して他端が接地端Zおよび接地端Qに接続
される負荷7の一端に接続されてMOS FET3がオ
フのときに導通しMOS FET3がオンのときに非導
通となる整流素子としてのダイオード5と、一端がダイ
オード5のカソード側および出力端Wを通して負荷7の
一端に接続されかつ他端が接地端Qおよび接地端Zに接
続される平滑素子としてのコンデンサ6とから構成され
る。
FIG. 2 showing the second embodiment of the present invention.
Referring to, in the DC-DC converter, one end d is connected to the plus side of the input DC power supply 1 whose negative side is connected to the ground end Q and the ground end Z through the input end P, and the other end e is connected to one end of the rectifying element. And winding M 1 and winding M
An intermediate tap f provided in the middle of 2 is connected to one end of the switching element to accumulate energy by the current I ON flowing through the winding M 1 when the switching element is on, and to accumulate the energy when the switching element is off. An inductor 4 which functions to induce a counter electromotive force by the generated energy to make a rectifying element conductive and to flow a current I OFF ;
One end a is connected to the ground end Q and the ground end Z and is controlled by a rectangular wave-like periodic control signal input from the control input end R to output a switching drive signal to the other end b to supply it to the switching element. A drive circuit 2 for switching-driving a switching element, and a drain D connected to an intermediate tap f of an inductor 4 and a source S connected to a ground terminal Q and a ground terminal Z to control a switching drive signal supplied from the drive circuit 2. And a P-channel MOS FET 3 as a switching element for switching the input voltage V IN from the input DC power supply 1 supplied through the winding M 1 of the inductor 4, and the anode side is connected to the other end d of the inductor 4 and One end of the load 7 whose cathode side is connected to one end of the smoothing element and the output end W and the other end to the ground end Z and the ground end Q The diode 5 as a rectifying element which is connected and conducts when the MOS FET 3 is off and non-conducts when the MOS FET 3 is on, and one end of which is connected to one end of the load 7 through the cathode side of the diode 5 and the output end W The other end of the capacitor 6 is connected to the grounding terminal Q and the grounding terminal Z and serves as a smoothing element.

【0108】次に、動作について説明する。MOS F
ET3がオンになるとインダクタ4の一端eと中間タッ
プfとの間に入力直流電源1からの入力電圧VINが印加
されてインダクタ4の巻線M1 およびMOS FET3
には電流IONが流れ、インダクタ4にエネルギーが蓄積
される。このときインダクタ4の巻線M2 に流れる電流
ONは三角波状に増大し、その電流変化分△IONは、イ
ンダクタ4の巻線M2のインダクタンスをL2 ,MOS
FET3のオン時間をTONおよびMOS FET3の
ソースS−ドレインD間電圧をVDS=0とすると、
Next, the operation will be described. MOS F
When ET3 is turned on, the input voltage V IN from the input DC power supply 1 is applied between one end e of the inductor 4 and the intermediate tap f, and the winding M 1 of the inductor 4 and the MOS FET 3
A current I ON flows through the inductor 4 and energy is stored in the inductor 4. At this time, the current I ON flowing in the winding M 2 of the inductor 4 increases in a triangular wave shape, and the current change ΔI ON causes the inductance of the winding M 2 of the inductor 4 to be L 2 , MOS.
If the ON time of the FET 3 is T ON and the source S-drain D voltage of the MOS FET 3 is V DS = 0,

【0109】 [0109]

【0110】となる。このときインダクタ4に蓄積され
るエネルギーEは、
It becomes: At this time, the energy E stored in the inductor 4 is

【0111】 [0111]

【0112】となる。しかし、MOS FET3がオン
のときには整流用のダイオード5は導通しないため、こ
のエネルギーEは負荷7には供給されない。
[0112] However, the energy E is not supplied to the load 7 because the rectifying diode 5 does not conduct when the MOS FET 3 is on.

【0113】ここで、インダクタ4の巻線M1 に電流I
ONが流れているときにMOS FET3をオフにする
と、この電流IONを維持しようとしてMOS FET3
がオンの期間にインダクタ4に蓄積されたエネルギーE
はインダクタ4に逆起電力を誘起し、こ逆起電力により
整流用のダイオード5が導通して電流IOFF が流れ、イ
ンダクタ4に蓄積されたエネルギーEが入力直流電源1
の直流電圧VINに重畳されてダイオード5および平滑用
のコンデンサ6を通じて放電し、負荷7の両端には入力
電圧VINと同極性の正の出力電圧VOUT が得られる。
Here, the current I is applied to the winding M 1 of the inductor 4.
If the MOS FET3 is turned off while ON is flowing, the MOS FET3 tries to maintain this current I ON.
Energy E accumulated in inductor 4 during the period when is on
Induces a back electromotive force in the inductor 4, and the back electromotive force causes the rectifying diode 5 to conduct, causing a current I OFF to flow, and the energy E accumulated in the inductor 4 is input to the input DC power supply 1
Of overlapping with dc voltage V IN and discharged through condenser 6 for the diode 5 and a smoothing, at both ends of the load 7 positive output voltage V OUT of the input voltage V IN with the same polarity can be obtained.

【0114】このときのインダクタ4およびダイオード
5を流れる電流IOFF の電流変化分△IOFF は、インダ
クタ4の巻線M1 のインダクタンスをL1 ,負荷7両端
の出力電圧をVOUT およびMOS FET3のオフ時間
をTOFF とすると、
[0114] current change △ I OFF current I OFF flowing through the inductor 4 and diode 5 in this case, L 1 the inductance of the windings M 1 of inductor 4, the output voltage of the load 7 across V OUT and MOS FET 3 If the off time of is T OFF ,

【0115】 [0115]

【0116】となる。インダクタ4に流れる電流ION
OFF とが連続的な場合を考えると、TONとTOFF との
期間にインダクタ4に流れる電流変化分、つまり△ION
と△IOFF とは等しくなるので、式(38)と式(4
0)とから、
[0116] Considering the case where the currents I ON and I OFF flowing through the inductor 4 are continuous, the change in the current flowing through the inductor 4 during the period T ON and T OFF , that is, ΔI ON
And ΔI OFF are equal, the equation (38) and the equation (4
From 0),

【0117】 [0117]

【0118】となる。It becomes:

【0119】但し、L1 +L2 =Lであり、Lはインダ
クタ4の両端のインダクタンスである。
However, L 1 + L 2 = L, and L is the inductance at both ends of the inductor 4.

【0120】この式(41)から入力電圧VINと出力電
圧VOUT との関係を求めると、
When the relationship between the input voltage V IN and the output voltage V OUT is obtained from this equation (41),

【0121】 [0121]

【0122】となって、出力電圧VOUT は入力電圧VIN
よりも昇圧した電圧となり、例えばTON=TOFF および
1 =L2 の条件下での出力電圧VOUT は入力電圧VIN
の3倍の電圧となる。さらにこの同じ条件下で式(4
2)における出力電圧VOUT を従来の昇圧反転型DC−
DCコンバータの式(11)における出力電圧VOUT
比較すると、式(42)における出力電圧VOUT の方が
式(11)における出力電圧VOUT よりも、インダクタ
4に中間タップfを設けることにより更に1.5倍昇圧
した電圧となる。このことは、同じ出力電圧VOUT を得
るための入力電圧VINおよびスイッチング素子としての
MOS FET3の耐圧が、従来の昇圧型DC−DCコ
ンバータの入力電圧VINおよびトランジスタ8の耐圧よ
りも小さくて済むことを意味する。以下にこれを定量的
に説明する。
Therefore, the output voltage V OUT is equal to the input voltage V IN
The output voltage V OUT under the conditions of T ON = T OFF and L 1 = L 2 is the input voltage V IN.
3 times the voltage. Furthermore, under this same condition, equation (4
The output voltage V OUT in 2) is compared with the conventional boost inverting DC-
Compared to the output voltage V OUT at DC converter of formula (11), than the output voltage V OUT towards the output voltage V OUT in equation (42) in equation (11), the inductor 4 by providing the intermediate tap f The voltage is further boosted 1.5 times. This means that the input voltage V IN for obtaining the same output voltage V OUT and the withstand voltage of the MOS FET 3 as the switching element are smaller than the input voltage V IN of the conventional step-up DC-DC converter and the withstand voltage of the transistor 8. It means to finish. This will be described quantitatively below.

【0123】MOS FET3がオフのときのMOS
FET3のドレインD−ソースS間電圧VDSは、インダ
クタ4の巻線M1 の両端電圧をVL1および巻線M2 の両
端電圧をVL2とすると、 VIN+VL2=VD +VOUT −VL1 …… (43) VDS=VIN+VL2 …… (44) 式(43)と式(44)とから、 VDS=(VD +VOUT )−VL1 …… (45) となる。
MOS when FET 3 is off
The voltage V DS between the drain D and the source S of the FET 3 is V IN + V L2 = V D + V OUT −, where V L1 is the voltage across the winding M 1 of the inductor 4 and V L2 is the voltage across the winding M 2. V L1 (43) V DS = V IN + V L2 (44) From the formulas (43) and (44), V DS = (V D + V OUT ) −V L1 (45) .

【0124】さらにこの式(45)のVDSを、巻線M1
の巻数をn1 および巻線M2 の巻数をn2 として表わす
と、
Further, the V DS of this equation (45) is set to the winding M 1
Let n 1 be the number of turns of M and n 2 be the number of turns of winding M 2 .

【0125】 [0125]

【0126】となる。[0126]

【0127】ここで、式(45)におけるドレインD−
ソースS間電圧VDSは、従来の昇圧型DC−DCコンバ
ータの式(12)におけるコレクタC−エミッタE間電
圧VCEと比較してVL1だけ小さくなる。つまり、VDS
インダクタ4に中間タップfを設けることにより、巻線
1 の巻数n1 と巻線M2 の巻数n2 との巻数比に比例
して小さくなり、この分MOS FET3の耐圧が小さ
くて済む。このことは、より高い高圧出力電圧を得ると
きほど顕著である。例えば、上記のTON=TOF F ,L1
=L2 ,n1 =n2 およびVD =0の条件下において、
100Vの出力電圧VOUT を得るときのMOS FET
3の耐圧VDSは66.7Vとなり、同条件下の中間タッ
プを設けない従来の昇圧型DC−DCコンバータのトラ
ンジスタ8の耐圧VCE=100Vと比較して33.3V
の耐圧差が生じる。この耐圧および耐圧差は各各の素子
を絶対最大定格ぎりぎりで使用する場合の値であるが、
通常はディレーテング70%程度で使用されるので、こ
の耐圧差はさらに多きくなって43.3Vになるので、
中間タップfを設けることによる効果は大きい。
Here, the drain D- in equation (45)
The source S voltage V DS becomes smaller by V L1 than the collector C-emitter E voltage V CE in the equation (12) of the conventional step-up DC-DC converter. That, V DS is by providing an intermediate tap f to the inductor 4 becomes smaller in proportion to the turn ratio between the number of turns n 2 turns n 1 and the winding M 2 windings M 1, the breakdown voltage of the minute MOS FET 3 Can be small. This is more remarkable when a higher high voltage output voltage is obtained. For example, the above T ON = T OF F , L 1
= L 2 , n 1 = n 2 and V D = 0,
MOS FET for obtaining 100V output voltage V OUT
The withstand voltage V DS of 3 is 66.7 V, which is 33.3 V as compared with the withstand voltage V CE = 100 V of the transistor 8 of the conventional step-up DC-DC converter in which the intermediate tap is not provided under the same condition.
Withstand voltage difference occurs. The withstand voltage and the withstand voltage difference are the values when each element is used at the absolute maximum rating.
Normally, the derating is used at about 70%, so the difference in withstand voltage becomes larger and becomes 43.3V.
The effect of providing the intermediate tap f is great.

【0128】以上、第1および第2の実施例において
は、スイッチング素子としてMOSFETを使用した場
合について説明したが、JFET(Junction
FET)を使用した場合でも同様に実現でき、かつトラ
ンジスタを使用した場合でもトランジスタのコレクタ
C,ベースBおよびエミッタEをFETのソースS,ゲ
ートGおよびドレインDのそれぞれに対応させて接続し
構成すれば同様に実現できる。
In the above, in the first and second embodiments, the case where the MOSFET is used as the switching element has been described, but the JFET (junction) is used.
Even if a FET is used, even if a transistor is used, the collector C, the base B, and the emitter E of the transistor may be connected to correspond to the source S, the gate G, and the drain D of the FET. Can be achieved in the same way.

【0129】また、入力端Pと接地端Qと間に正の直流
電圧VINを印加して出力端Wと接地端Zと間に負の直流
電圧VOUT を得る場合の構成および動作について述べた
が、反対に、入力端Pと接地端Qと間に負の直流電圧V
INを印加して出力端Wと接地端Zと間に正の直流電圧V
OUT を得る場合には、MOS FET3をNチャネルの
ものからPチャネルのものに置き替え、かつダイオード
5の向きをカソード側とアノード側とを逆にすれば、上
述と同じ構成および同じ動作で実現することができる。
The configuration and operation in the case where a positive DC voltage V IN is applied between the input terminal P and the ground terminal Q to obtain a negative DC voltage V OUT between the output terminal W and the ground terminal Z will be described. However, on the contrary, a negative DC voltage V is applied between the input terminal P and the ground terminal Q.
Apply IN and apply a positive DC voltage V between output W and ground Z
In order to obtain OUT, by replacing the MOS FET 3 with an N channel one and a P channel one, and reversing the direction of the diode 5 between the cathode side and the anode side, the same configuration and the same operation as described above are realized. can do.

【0130】[0130]

【発明の効果】以上説明したように本発明によれば、イ
ンダクタンス素子に中間タップを設けることにより、入
力電圧よりも高く、かつ、例えばアバランシホトダイオ
ード(APD)を駆動するのに足りうる100V程度の
高圧出力電圧を得ることができ、しかもスイッチング素
子として低耐圧のトランジスタを使用できるため、オン
ボード電源の小型化が可能となる。この効果は、より高
い高圧出力電圧を得るこのに比例して顕著になる。
As described above, according to the present invention, by providing the inductance element with the intermediate tap, the inductance is higher than the input voltage and, for example, about 100 V which is sufficient for driving the avalanche photodiode (APD). Since a high voltage output voltage can be obtained and a transistor with a low withstand voltage can be used as a switching element, the on-board power supply can be downsized. This effect becomes more prominent in proportion to obtaining a higher high voltage output voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例のDC−DCコンバータ
を示す回路図である。
FIG. 1 is a circuit diagram showing a DC-DC converter of a first embodiment of the present invention.

【図2】本発明の第2の実施例のDC−DCコンバータ
を示す回路図である。
FIG. 2 is a circuit diagram showing a DC-DC converter according to a second embodiment of the present invention.

【図3】第1の従来例の極性反転型DC−DCコンバー
タを示す回路図である。
FIG. 3 is a circuit diagram showing a polarity reversal type DC-DC converter of a first conventional example.

【図4】第2の従来例の昇圧型DC−DCコンバータを
示す回路図である。
FIG. 4 is a circuit diagram showing a step-up DC-DC converter of a second conventional example.

【図5】第3の従来例の降圧型DC−DCコンバータを
示す回路図である。
FIG. 5 is a circuit diagram showing a step-down DC-DC converter of a third conventional example.

【図6】第4の従来例の電源回路を示す回路図である。FIG. 6 is a circuit diagram showing a power supply circuit of a fourth conventional example.

【符号の説明】[Explanation of symbols]

1 入力直流電源 2 駆動回路 3 MOS FET 4 インダクタ 5 ダイオード 6 コンデンサ 7 負荷 1 Input DC power supply 2 Drive circuit 3 MOS FET 4 Inductor 5 Diode 6 Capacitor 7 Load

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 他端が共通線に接続される入力直流電源
の一端に第1電極を接続して第2電極からのスイッチン
グ駆動信号により前記第1電極に入力される前記入力直
流電源からの直流電圧をスイッチングして第3電極に出
力するトランジスタと、 一端が前記共通線に接続されかつ制御入力端から周期的
制御信号を入力されて他端に前記スイッチング駆動信号
を出力し前記トランジスタの第2電極へ供給するスイッ
チング駆動手段と、 第1巻線と第2巻線との間にタップを設け前記第1巻線
の前記タップと反対側の一端を前記共通線に接続しかつ
前記第2巻線の前記タップと反対側の他端を整流素子の
一端に接続するとともに前記タップを前記トランジスタ
の第3電極に接続して前記トランジスタがオンのときに
エネルギーを蓄積しオフのときに前記蓄積されたエネル
ギーを前記整流素子を通じて他端が接地される負荷の一
端へ供給するインダクタンス素子と、 一端を前記インダクタンス素子の前記第2巻線の前記タ
ップと反対側の一端に接続しかつ他端を平滑素子の一端
および前記負荷の一端に接続して前記トランジスタがオ
ンのときに非導通となりオフのときに導通する前記整流
素子と、 一端を前記整流素子の他端および前記負荷の一端に接続
しかつ他端を前記共通線に接続して前記整流素子を通じ
て入力される前記インダクタンス素子に蓄積されたエネ
ルギーを平滑して前記負荷の両端に前記入力直流電源の
直流電圧とは逆極性の直流出力電圧を得る前記平滑素子
と、 を備えることを特徴とするDC−DCコンバータ。
1. A first electrode is connected to one end of an input DC power supply, the other end of which is connected to a common line, and a switching drive signal from the second electrode is used to input to the first electrode. A transistor that switches a DC voltage and outputs the same to a third electrode; one end of the transistor that is connected to the common line and that receives a periodic control signal from a control input end and that outputs the switching drive signal to the other end; A switching driving means for supplying the two electrodes and a tap are provided between the first winding and the second winding, and one end of the first winding opposite to the tap is connected to the common line and the second winding is connected. The other end of the winding opposite to the tap is connected to one end of a rectifying element and the tap is connected to the third electrode of the transistor to store energy when the transistor is on and to turn off the energy. An inductance element for supplying the stored energy to one end of a load whose other end is grounded through the rectifying element, and one end connected to one end of the inductance element opposite to the tap of the second winding, and The other end is connected to one end of a smoothing element and one end of the load, and the rectifying element which is non-conductive when the transistor is on and conducts when the transistor is off, and the other end of the rectifying element and one end of the load Connected to the common line and the other end connected to the common line to smooth the energy stored in the inductance element that is input through the rectifying element, and has a polarity opposite to the DC voltage of the input DC power source across the load. A DC-DC converter, comprising: the smoothing element that obtains a DC output voltage.
【請求項2】 第1巻線と第2巻線との間にタップを設
け前記第1巻線のタップと反対側の一端を他端が共通線
に接続される入力直流電源の一端に接続しかつ前記第2
巻線の前記タップと反対側の他端を整流素子の一端に接
続するとともに前記タップをトランジスタの第3電極に
接続して前記トランジスタがオンのときにエネルギーを
蓄積しオフのときに前記蓄積されたエネルギーを前記整
流素子を通じて他端が共通線に接続される負荷の一端へ
供給するインダクタンス素子と、 一端が前記共通線に接続されかつ制御入力端に周期的制
御信号を入力されて他端にスイッチング駆動信号を出力
し前記トランジスタの第2電極へ供給するスイッチング
駆動手段と、 第3電極を前記共通線に接続しかつ第2電極から入力さ
れる前記スイッチング駆動手段からの前記スイッチング
駆動信号に駆動されて第1電極に前記インダクタンス素
子のタップを通じて供給される前記入力直流電源からの
直流電圧をスイッチングする前記トランジスタと、 一端を前記インダクタンス素子の他端に接続しかつ他端
を平滑素子の一端および前記負荷の一端に接続されて前
記トランジスタがオンのときに非導通となりオフのとき
に導通する前記整流素子と、 一端が前記整流素子の他端および前記負荷の一端に接続
しかつ他端を前記共通線に接続して前記整流素子を通じ
て入力される前記インダクタンス素子に蓄積されたエネ
ルギーを平滑して前記負荷の両端に前記入力直流電源の
直流電圧と同極性の直流出力電圧を得る前記平滑素子
と、 を備えることを特徴とするDC−DCコンバータ。
2. A tap is provided between the first winding and the second winding, and one end of the first winding opposite to the tap is connected to one end of an input DC power supply whose other end is connected to a common line. Shikatsu and the second
The other end of the winding opposite to the tap is connected to one end of a rectifying element and the tap is connected to a third electrode of a transistor to store energy when the transistor is on and store the energy when the transistor is off. And an inductance element that supplies the energy to one end of a load, the other end of which is connected to a common line through the rectifying element, and one end of which is connected to the common line and a periodic control signal is input to the control input end and which is connected to the other end. Switching drive means for outputting a switching drive signal and supplying it to the second electrode of the transistor, and driving to the switching drive signal from the switching drive means that connects the third electrode to the common line and is input from the second electrode The DC voltage from the input DC power source that is supplied to the first electrode through the tap of the inductance element is switched. A transistor that has one end connected to the other end of the inductance element and the other end connected to one end of a smoothing element and one end of the load, and is non-conductive when the transistor is on and conductive when it is off. A rectifying element, one end of which is connected to the other end of the rectifying element and one end of the load and the other end of which is connected to the common line to smooth energy stored in the inductance element input through the rectifying element. A DC-DC converter comprising: a smoothing element that obtains a DC output voltage having the same polarity as the DC voltage of the input DC power supply, across the load.
【請求項3】 前記トランジスタが電界効果トランジス
タであり、ソース,ゲートおよびドレインが前記第1電
極,第2電極および第3電極にそれぞれ対応する請求項
1または2記載のDC−DCコンバータ。
3. The DC-DC converter according to claim 1, wherein the transistor is a field effect transistor, and the source, the gate, and the drain correspond to the first electrode, the second electrode, and the third electrode, respectively.
JP5252047A 1993-10-08 1993-10-08 DC-DC converter Expired - Fee Related JP2630221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5252047A JP2630221B2 (en) 1993-10-08 1993-10-08 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5252047A JP2630221B2 (en) 1993-10-08 1993-10-08 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH07111778A true JPH07111778A (en) 1995-04-25
JP2630221B2 JP2630221B2 (en) 1997-07-16

Family

ID=17231835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5252047A Expired - Fee Related JP2630221B2 (en) 1993-10-08 1993-10-08 DC-DC converter

Country Status (1)

Country Link
JP (1) JP2630221B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919713B2 (en) 2002-10-11 2005-07-19 Rohm Co., Ltd. Switching power supply unit
JP2010530206A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー アーゲー Device for supplying electrical energy to a power supply network and DC voltage transformer used in said device
JP2010530205A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー エージー Device for supplying electrical energy to a power grid and DC converter for the device
CN110380607A (en) * 2019-07-19 2019-10-25 高宁 A kind of two-way DC/DC circuit and its application for realizing multiple-channel output using coupling inductance
JP2020120521A (en) * 2019-01-24 2020-08-06 株式会社京三製作所 DC pulse power supply
JP2020120522A (en) * 2019-01-24 2020-08-06 株式会社京三製作所 DC pulse power supply

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117690U (en) * 1984-01-17 1985-08-08 ティーディーケイ株式会社 power supply
JPH02219461A (en) * 1989-02-16 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> Booster type dc-dc converter provided with auxiliary coil
JPH04259A (en) * 1990-04-14 1992-01-06 Matsushita Electric Works Ltd Power supply

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720668A (en) 1986-06-20 1988-01-19 Lee Fred C Zero-voltage switching quasi-resonant converters
US4720667A (en) 1986-06-20 1988-01-19 Lee Fred C Zero-current switching quasi-resonant converters operating in a full-wave mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117690U (en) * 1984-01-17 1985-08-08 ティーディーケイ株式会社 power supply
JPH02219461A (en) * 1989-02-16 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> Booster type dc-dc converter provided with auxiliary coil
JPH04259A (en) * 1990-04-14 1992-01-06 Matsushita Electric Works Ltd Power supply

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919713B2 (en) 2002-10-11 2005-07-19 Rohm Co., Ltd. Switching power supply unit
JP2010530206A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー アーゲー Device for supplying electrical energy to a power supply network and DC voltage transformer used in said device
JP2010530205A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー エージー Device for supplying electrical energy to a power grid and DC converter for the device
JP2020120521A (en) * 2019-01-24 2020-08-06 株式会社京三製作所 DC pulse power supply
JP2020120522A (en) * 2019-01-24 2020-08-06 株式会社京三製作所 DC pulse power supply
CN110380607A (en) * 2019-07-19 2019-10-25 高宁 A kind of two-way DC/DC circuit and its application for realizing multiple-channel output using coupling inductance

Also Published As

Publication number Publication date
JP2630221B2 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
US7193396B2 (en) DC converters having buck or boost configurations
US6570268B1 (en) Synchronous rectifier drive circuit and power supply including same
TWI404317B (en) Dual-polarity dual-output synchronous boost converters and method for operating the same
US6831847B2 (en) Synchronous rectifier drive circuit and power supply including same
JPH05316721A (en) Parallel control type dc/dc converter
US20200389094A1 (en) Power supply device
US7196920B2 (en) Synchronous rectifier drive circuit for low output voltage active clamp forward converter
JPH07111778A (en) Dc-dc converter
JPH07298610A (en) Switching power source
JPH11187653A (en) Synchronous rectifying circuit and dc-to-dc converter using the same
JPH05219738A (en) Multi-output switching regulator
JP2004282896A (en) Dc converter
JPH10164832A (en) Direct-current voltage increasing and decreasing device
JPH1118426A (en) Switching power supply circuit
JP3341441B2 (en) Switching power supply
JPH1141927A (en) Dc/dc converter
JP2001037214A (en) Power source circuit
JP4503431B2 (en) Switching power supply
JP4265199B2 (en) DC converter
JP4734741B2 (en) DC-DC converter
JPH04150765A (en) Dc-dc converter
JP2678633B2 (en) Constant current input type DC / DC converter
JP3137765B2 (en) Power converter using semiconductor element with control pole for rectifier circuit
KR20030096823A (en) Push-pull and flyback converter
JP3690049B2 (en) Switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees