JPH0646201B2 - Electronic reactive energy meter - Google Patents

Electronic reactive energy meter

Info

Publication number
JPH0646201B2
JPH0646201B2 JP62313673A JP31367387A JPH0646201B2 JP H0646201 B2 JPH0646201 B2 JP H0646201B2 JP 62313673 A JP62313673 A JP 62313673A JP 31367387 A JP31367387 A JP 31367387A JP H0646201 B2 JPH0646201 B2 JP H0646201B2
Authority
JP
Japan
Prior art keywords
pulse
gate
output
counter
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62313673A
Other languages
Japanese (ja)
Other versions
JPH01155275A (en
Inventor
英雄 北川
Original Assignee
日本電気計器検定所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気計器検定所 filed Critical 日本電気計器検定所
Priority to JP62313673A priority Critical patent/JPH0646201B2/en
Publication of JPH01155275A publication Critical patent/JPH01155275A/en
Publication of JPH0646201B2 publication Critical patent/JPH0646201B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子式無効電力量計に係り、特に、移相器
として積分器を用いた場合の周波数変動分の補正に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic reactive watt-hour meter, and more particularly to correction of a frequency variation when an integrator is used as a phase shifter.

〔従来の技術〕[Conventional technology]

電力の取引においては力率に応じて単価が変わる場合が
ある。この力率 cosφは電力量Pと無効電力量Qを測定
すれば、次式により演算することができる。
In power trading, the unit price may change depending on the power factor. This power factor cosφ can be calculated by the following equation if the power amount P and the reactive power amount Q are measured.

第4図は電子式電力量計(以下、単に電力量計という)
の概略構成を示すブロック図であり、図示省略の電力供
給線の負荷電圧に比例する信号V(以下負荷電圧とい
う)と、負荷電流に比例する信号I(以下負荷電流とい
う)とが乗算器1に入力され、ここで、負荷電圧Vと負
荷電流Iとの積に比例した電圧信号または電流信号が得
られる。この電圧信号または電流信号はパルス変換器2
によりその大きさに比例した周波数のパルスに変換され
る。次に、このパルスは計量器4で積算され、積算値が
電力量Pとして表示器5に表示されるようになってい
る。
Fig. 4 shows an electronic watt-hour meter (hereinafter referred to simply as watt-hour meter)
2 is a block diagram showing a schematic configuration of a signal V (hereinafter referred to as a load voltage) proportional to a load voltage of a power supply line (not shown) and a signal I (hereinafter referred to as a load current) proportional to a load current. , Where a voltage or current signal proportional to the product of load voltage V and load current I is obtained. This voltage signal or current signal is converted into the pulse converter 2
Is converted into a pulse having a frequency proportional to its magnitude. Next, this pulse is integrated by the meter 4, and the integrated value is displayed on the display 5 as the electric energy P.

かかる電力量計は使用個数が多いため、乗算器1および
パルス変換器2の両方の機能を一つにまとめた集積回路
素子3が開発され、この集積回路素子3に負荷電圧V、
負荷電流Iを入力するだけでその積に比例した周波数の
パルスが得られる。
Since such a watthour meter is used in large numbers, an integrated circuit element 3 has been developed in which the functions of both the multiplier 1 and the pulse converter 2 are integrated, and the load voltage V,
Only by inputting the load current I, a pulse having a frequency proportional to the product can be obtained.

一方、電子式無効電力量計(以下、単に無効電力量計と
いう)は、上述した負荷電圧Vの代わりに、これを90
゜移相した電圧を乗算器1に加えることによって、計量
器4のパルス積算値が無効電力量Qとして表示器5に表
示される。
On the other hand, an electronic reactive watt hour meter (hereinafter, simply referred to as a reactive watt hour meter) uses a load voltage V of 90% instead of the load voltage V described above.
By applying the phase-shifted voltage to the multiplier 1, the integrated pulse value of the meter 4 is displayed on the display 5 as the reactive power amount Q.

ところで、この無効電力量測定に用いられる移相器とし
て、従来は三相平衡を応用した90゜移相回路等を用い
ていたが最近は、第5図に示すように、演算増幅器OP
の入力端子に入力抵抗Rが接続され、入力端子と出力端
子との間がコンデンサCで接続された、いわゆる、積分
回路が用いられるようになった。
By the way, as a phase shifter used for measuring the reactive power, a 90 ° phase shift circuit to which three-phase balance is applied has been used conventionally, but recently, as shown in FIG.
The so-called integrating circuit, in which the input resistance R is connected to the input terminal of and the capacitor C is connected between the input terminal and the output terminal, has come to be used.

この第5図に示した移相器の入力電圧の実効値をVin
出力電圧の実効値をVout 、角周波数をω、定数をkと
すると、これらの間に Vout =k・Vin・1/ω・・・(2) の関係があり、周波数の影響を受けることになる。
The effective value of the input voltage of the phase shifter shown in this FIG. 5 V in,
Assuming that the effective value of the output voltage is V out , the angular frequency is ω, and the constant is k, there is a relation of V out = k · V in · 1 / ω (2), and the influence of the frequency is Will receive.

そこで、第6図に示すように、移相器6の後段に乗算形
ディジタル−アナログ変換器(以下D/A変換器とい
う)7を設けると共に、カウンタ8により負荷電圧Vの
周期を検出し、その検出値をD/A変換器7に与えて周
波数変動分を補正していた。
Therefore, as shown in FIG. 6, a multiplication type digital-analog converter (hereinafter referred to as a D / A converter) 7 is provided at the subsequent stage of the phase shifter 6, and the counter 8 detects the cycle of the load voltage V. The detected value was given to the D / A converter 7 to correct the frequency fluctuation.

この方法は電力量計に用いた集積回路素子3をそのまま
利用できる利点はあるが、通常、無効電力量計は三相回
路で使用されるため、90゜移相の補正回路が2個必要
になる。そこで、第7図に示すように、移相器6を用い
て負荷電圧Vを90゜移相して、乗算器1により負荷電
流Iとの乗算を行い、その乗算出力を、D/A変換器7
およびカウンタ8を用いて補正したり、あるいは、第8
図に示すように、乗算器1の出力をパルス周波数に変換
するとき、D/A変換器7およびカウンタ8によりパル
ス変換器2の基準電圧を調整して、周波数の影響を補正
したりしていた。
Although this method has an advantage that the integrated circuit element 3 used for the watt-hour meter can be used as it is, normally, since the reactive watt-hour meter is used in a three-phase circuit, two 90 ° phase shift correction circuits are required. Become. Therefore, as shown in FIG. 7, the load voltage V is phase-shifted by 90 ° using the phase shifter 6 and the multiplier 1 multiplies the load current I, and the multiplication output is D / A converted. Bowl 7
And the counter 8 for correction, or
As shown in the figure, when the output of the multiplier 1 is converted into the pulse frequency, the reference voltage of the pulse converter 2 is adjusted by the D / A converter 7 and the counter 8 to correct the influence of the frequency. It was

かくして、第4図に示す電力量計と、第6図乃至第8図
のいずれかに示す無効電力量計とによって、(1) 式に示
した力率 cosφが求められると共に、電力単価を決定す
ることができる。
Thus, with the watt-hour meter shown in FIG. 4 and the reactive watt-hour meter shown in any of FIGS. 6 to 8, the power factor cosφ shown in equation (1) is obtained and the unit price of electric power is determined. can do.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の無効電力量計は、いずれもD/A変換器
を使用しているがために、その調整に多くの労力と時間
を費やしてしまうという問題点があった。
Each of the above-mentioned conventional reactive energy meters uses a D / A converter, and therefore has a problem that a lot of labor and time are spent for the adjustment.

この発明は、上記の問題点を解決するためになされたも
ので、製品化するまでの調整の労力および時間を大幅に
短縮することのできる無効電力量計を得ることを目的と
する。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a reactive power meter capable of significantly reducing the labor and time required for adjustment until commercialization.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、第1図に示すように、電力供給線の負荷電圧
Vを、積分器を含む移相器6で移相して乗算器1により
負荷電流Iと乗算し、得られた信号をパルス変換器2に
よりその大きさに比例する周波数のパルスに変換し、さ
らに、周波数変動分補正回路10によりこのパルスを負
荷電圧Vの周期と基準周期との差に比例する数だけ間引
くか、あるいは、パルスを重畳させるかの補正を加えた
後、計量器4で積算して無効電力量として表示器5に表
示することを特徴とするものである。
According to the present invention, as shown in FIG. 1, a load voltage V of a power supply line is phase-shifted by a phase shifter 6 including an integrator and multiplied by a load current I by a multiplier 1, and the obtained signal is obtained. The pulse converter 2 converts the pulse into a pulse having a frequency proportional to its magnitude, and the frequency fluctuation correction circuit 10 further thins this pulse by a number proportional to the difference between the cycle of the load voltage V and the reference cycle, or After the correction of whether or not to superimpose the pulse is added, it is integrated by the meter 4 and displayed on the display 5 as a reactive power amount.

〔作 用〕[Work]

この発明においては、負荷電圧の周期に応じて積算器の
被積算パルス数を補正する構成になっているので、従来
装置に用いられたD/A変換器が不要化され、これによ
って調整の労力および時間を短縮することができる。
In the present invention, since the number of pulses to be accumulated in the integrator is corrected according to the cycle of the load voltage, the D / A converter used in the conventional device becomes unnecessary, and the labor of adjustment is thereby improved. And the time can be shortened.

〔実施例〕〔Example〕

第2図はこの発明の一実施例の、特に、パルス変換器2
と計量器4との間に挿入される周波数変動分補正回路1
0の詳細な構成を示すブロック図で、負荷電圧Vを入力
すると、電圧の立ち上がりから次の立ち上がりまでゲー
トGを開くためのD形フリップ・フロップ11〜13
と、電圧周波数に対して十分に高い周波数のクロックパ
ルスCLを一方の入力とし、D形フリップ・フロップ1
2の出力を他方の入力とするANDゲート(以下単にゲ
ートという)14と、このゲート14の出力パルスを計
数する11ビットの2進カウンタ15と、パルス変換器
2から出力されるパルスQを計数し、その計数値が所定
の値になるまでゲート19を開き、その後、その計数値
がカウンタ15と一致するまでゲート19を閉じる11
ビット制御カウンタ17と、カウンタ15による負荷電
圧の1周期分の計数値とカウンタ17による現在の計数
値とを比較して両者が一致したときに一致信号を出力す
る一致回路16と、この一致回路16の一致信号と制御
カウンタ17の計数値が所定値を超えたことを示す信号
との論理積をとり、その出力によってカウンタ15及び
制御カウンタ17を0に復帰させると共に、D形フリッ
プ・フロップ11をリセットするゲート18とで構成さ
れている。
FIG. 2 shows a pulse converter 2 according to an embodiment of the present invention.
Fluctuation compensating circuit 1 inserted between the measuring instrument 4 and the measuring instrument 4
In the block diagram showing the detailed configuration of 0, when the load voltage V is input, the D-type flip-flops 11 to 13 for opening the gate G from the rising of the voltage to the next rising.
And a clock pulse CL having a frequency sufficiently higher than the voltage frequency as one input, the D-type flip-flop 1
An AND gate (hereinafter simply referred to as a gate) 14 that receives the output of 2 as the other input, an 11-bit binary counter 15 that counts the output pulse of this gate 14, and a pulse Q that is output from the pulse converter 2 Then, the gate 19 is opened until the count value reaches a predetermined value, and then the gate 19 is closed until the count value matches the counter 15.
The bit control counter 17, a matching circuit 16 that compares the count value of the load voltage for one cycle of the counter 15 with the current count value of the counter 17, and outputs a match signal when the two match, and the matching circuit 16. 16 coincidence signal and a signal indicating that the count value of the control counter 17 has exceeded a predetermined value are logically ANDed, and the outputs thereof cause the counter 15 and the control counter 17 to return to 0 and the D-type flip-flop 11 And a gate 18 for resetting the.

まず、電力供給線の周波数の変動範囲が57〜63Hz
であるとして、D形フリップ・フロップ11は負荷電圧
の立ち上がりで出力端子Qを「H」とし、その出力が
「L」→「H」のときD形フリップ・フロップ12は出
力を「H」にする。D形フリップ・フロップ12の出力
が「H」になるとゲート14が開きクロックパルスCL
を通過させる。次の負荷電圧の立ち上がりによるD形フ
リップ・フロップ13は「L」→「H」になりD形フリ
ップ・フロップ12をリセットするのでゲート14は負
荷電圧の立ち上がりから立ち上がりまでの1周期の間だ
けゲートを開き、ゲート14が閉じてから、カウンタ1
7の計数値とカウンタ15の計数値とが一致した後の立
ち上がりまでの間ゲートを閉じるという動作を繰返すこ
とになる。クロックパルスの周波数を64.512KH
zとすると、カウンタ15にて計数されるクロックパル
スの数は、63Hzで1024で、60Hzで1075
であり、57Hzで1132である。次に、制御カウン
タ17は、パルス変換器2の出力パルスQ(例えば、1
パルス/3.6秒)を計数し、その値が1024になる
直前までゲート19を開き、その計数値が1024以上
であって、最上位ビットが「H」である間はゲート19
を閉じ続ける。その後、カウンタ15の計数値と一致し
たとき、制御カウンタ17は0に復帰せしめられ、これ
によってゲート19を開く。一致回路16はその一致を
検出するもので、両計数値が一致したときにカウンタ1
5及び17を0に復帰させると共に、D形フリップ・フ
ロップ11をリセットする。ゲート18は一致回路16
が一致信号を出力したこと、及び、制御カウンタ17の
計数値が1024以上であることを示す信号の論理積を
とってそれ以前に0に復帰するのを防いでいる。
First, the fluctuation range of the frequency of the power supply line is 57 to 63 Hz.
Then, the D-type flip-flop 11 sets the output terminal Q to “H” at the rising of the load voltage, and when the output is “L” → “H”, the D-type flip-flop 12 sets the output to “H”. To do. When the output of the D flip-flop 12 becomes "H", the gate 14 opens and the clock pulse CL
Pass through. The D-type flip-flop 13 at the next rise of the load voltage changes from "L" to "H" and resets the D-type flip-flop 12, so that the gate 14 is gated only for one cycle from the rise to the rise of the load voltage. Open, gate 14 closes, then counter 1
The operation of closing the gate is repeated until the rising after the count value of 7 and the count value of the counter 15 match. The frequency of the clock pulse is 64.512KH
If z, the number of clock pulses counted by the counter 15 is 1024 at 63 Hz and 1075 at 60 Hz.
And 1132 at 57 Hz. Next, the control counter 17 outputs the output pulse Q of the pulse converter 2 (for example, 1
(Pulses / 3.6 seconds) is counted, the gate 19 is opened until just before the value becomes 1024, and the gate 19 is opened while the count value is 1024 or more and the most significant bit is “H”.
Keep closing. After that, when the count value of the counter 15 matches, the control counter 17 is reset to 0, thereby opening the gate 19. The coincidence circuit 16 detects the coincidence, and when the both count values coincide, the counter 1
5 and 17 are reset to 0, and the D flip-flop 11 is reset. The gate 18 is the coincidence circuit 16
Output a coincidence signal and a signal indicating that the count value of the control counter 17 is 1024 or more to obtain a logical product and prevent the signal from returning to 0 before that.

D形フリップ・フロップ11がリセットされると次の電
圧周波数の立ち上がりでD形フリップ・フロップ11が
反転し、これによってD形フリップ・フロップ13が反
転し、つぎの周期測定がはじまる。パルス変換器2の出
力パルスQの周波数はクロックパルスCLの周波数に比
べて十分に低いため、周期測定の間に制御カウンタ17
の計数値が1024に達することはない。
When the D-type flip-flop 11 is reset, the D-type flip-flop 11 is inverted at the next rise of the voltage frequency, which causes the D-type flip-flop 13 to be inverted and the next period measurement is started. Since the frequency of the output pulse Q of the pulse converter 2 is sufficiently lower than the frequency of the clock pulse CL, the control counter 17 is used during the period measurement.
Does not reach 1024.

このようにすると60Hzにおいては51個のパルス
を、57Hzにおいては108個のパルスを間引くこと
になり、出力されるパルスQは、電力給電線の周波数が
低くたる程多くなるが、その分だけゲート19がパルス
を間引くので、計量器4に対して周波数変動分を補正し
たパルスが加えられる。
In this way, 51 pulses are thinned out at 60 Hz and 108 pulses are thinned out at 57 Hz, and the output pulse Q increases as the frequency of the power feeding line decreases, but the gate Q is reduced by that amount. Since 19 thins out the pulse, the pulse whose frequency fluctuation is corrected is applied to the measuring instrument 4.

なお、この実施例では電力供給線の上限周波数に設定し
た場合について説明したが、電力供給線の下限周波数に
設定し、周波数が高くなった場合にパルスを追加するこ
とも可能であり、この場合の構成例を第2A図に示す。
In this embodiment, the case where the upper limit frequency of the power supply line is set has been described, but it is also possible to set the lower limit frequency of the power supply line and add a pulse when the frequency becomes high. FIG. 2A shows a configuration example of the above.

第2A図において、第2図と同一の符号を付したものは
それぞれ同一の要素を示している。そして、第2図中の
ゲート14,一致回路16、ゲート18,19をそれぞ
れ除去し、その代わりに、ゲート21,22及び23を
設けたものである。このうち、ゲート21は基準のクロ
ック信号を一方入力、カウンタ15の最上位ビットの状
態信号を他方入力とし、その出力をカウンタ15に加え
るANDゲートである。ゲート22はゲート21の出力
信号を一方入力、D形フリップ・フロップ12の出力信
号を他方入力とするANDゲートである。ゲート23は
パルス変換器2(第2図)の出力を一方入力、ゲート2
2の出力を他方入力とするORゲートであり、その出力
を制御カウンタ17に加えると共に、周波数変動分の補
正信号として出力するものである。
In FIG. 2A, the same reference numerals as those in FIG. 2 denote the same elements. Then, the gate 14, the coincidence circuit 16, and the gates 18 and 19 in FIG. 2 are removed, respectively, and gates 21, 22 and 23 are provided instead. Of these, the gate 21 is an AND gate which receives the reference clock signal as one input and the status signal of the most significant bit of the counter 15 as the other input and adds the output to the counter 15. The gate 22 is an AND gate having the output signal of the gate 21 as one input and the output signal of the D-type flip-flop 12 as the other input. The gate 23 receives the output of the pulse converter 2 (FIG. 2) as one input, and the gate 2
It is an OR gate having the output of 2 as the other input, and the output thereof is added to the control counter 17 and is also output as a correction signal for the frequency fluctuation.

この第2A図に示した実施例の動作について、特に、第
2図と構成を異にする部分を中心にして説明する。
The operation of the embodiment shown in FIG. 2A will be described, particularly focusing on the part having a different configuration from that of FIG.

先ず、基準のクロックパルスCLとして48.126H
zのパルス信号をゲート21に加えるものとする。ま
た、制御カウンタ17の出力によってD形フリップ・フ
ロップ11がリセットされ、同時に、カウンタ15及び
制御カウンタ17が0に復帰せしめられたとする。この
時点からD形フリップフロップ12の出力は負荷電圧の
1周期おきに「H」→「L」→「H」→「L」→・・・
を繰返す。このときゲート21が開かれているため、カ
ウンタ15がクロックパルスCLを計数する。そして、
カウンタ15の計数値が1024になったとき、すなわ
ち、最上位ビットが「H」になったとき、ゲート21が
閉じられる。したがって、カウンタ15はリセットせし
められるまでこの状態を保持する。。
First, 48.126H as the reference clock pulse CL
A pulse signal of z is applied to the gate 21. Further, it is assumed that the D-type flip-flop 11 is reset by the output of the control counter 17, and at the same time, the counter 15 and the control counter 17 are reset to 0. From this point, the output of the D-type flip-flop 12 is “H” → “L” → “H” → “L” → ... every other cycle of the load voltage.
Repeat. At this time, since the gate 21 is opened, the counter 15 counts the clock pulse CL. And
When the count value of the counter 15 reaches 1024, that is, when the most significant bit becomes "H", the gate 21 is closed. Therefore, the counter 15 holds this state until it is reset. .

また、ゲート21を介してカウンタ15に加えられるパ
ルス信号はゲート22の一方入力としても加えられる
が、D形フリップ・フロップ12の出力が「H」である
ときこのゲート22は閉じられ、「L」であるときに開
かれる。
The pulse signal applied to the counter 15 through the gate 21 is also applied as one input of the gate 22, but when the output of the D-type flip-flop 12 is "H", the gate 22 is closed and "L". Is opened.

ここで、電力線の周波数が47Hzであれば、カウンタ
15が計数を開始してから1024を計数するまで、D
形フリップ・フロップ12の出力は「H」であるから、
この間、ゲート20は閉じられてパルスを出力すること
はない。しかし、電力線の周波数が50Hzであれば、
カウンタ15が964を計数した時点でD形フリップ・
フロップ12は「H」から「L」に変化するので、この
変化時点からゲート22は開かれて、カウンタ15が1
024を計数した時点でゲート21は閉じられて、ゲー
ト22にはパルスが与えられなくなる。すなわち、ゲー
ト22から60個のパルスが出力される。
Here, if the frequency of the power line is 47 Hz, until the counter 15 starts counting and counts 1024,
Since the output of the flip-flop 12 is "H",
During this time, the gate 20 is closed and does not output a pulse. However, if the frequency of the power line is 50 Hz,
When the counter 15 counts 964, the D-type flip
Since the flop 12 changes from “H” to “L”, the gate 22 is opened and the counter 15 is set to 1 from this change point.
When counting 024, the gate 21 is closed and no pulse is applied to the gate 22. That is, 60 pulses are output from the gate 22.

次に、パルス変換器2(第1図)の出力Qがゲート23
を介して制御カウンタ17に加えられると共に、ゲート
23の出力は周波数変動分の補正信号として出力され
る。このとき、制御カウンタ17は上述のカウンタ15
と同時に計数を開始する。そして、その値が1024に
なったときにD形フリップ・フロップ11に対するリセ
ット信号及びカウンタ15,17に対す0復帰信号を出
力する。
Next, the output Q of the pulse converter 2 (FIG. 1) is output to the gate 23.
The output of the gate 23 is output as a correction signal for the frequency fluctuation while being added to the control counter 17 via the. At this time, the control counter 17 is the counter 15 described above.
At the same time, counting is started. Then, when the value becomes 1024, the reset signal for the D-type flip-flop 11 and the 0 return signal for the counters 15 and 17 are output.

この過程で、電力線の周波数が47Hzであることを前
提として計量器4(第1図)が調整されていたとして、
その周波数が50Hzになった場合には、制御カウンタ
17の計数値1024に対して周波数差に対応する値だ
け補正したパルスを計量器4に与えなければならない。
そこで、この実施例では周波数差に対応するパルス、す
なわち、60個のパルスをゲート22から出力せしめ、
このパルスをゲート23に加えて周波数変動分の補正を
している。
In this process, assuming that the frequency of the power line is 47 Hz, the measuring instrument 4 (FIG. 1) is adjusted,
When the frequency becomes 50 Hz, it is necessary to give the meter 4 a pulse in which the count value 1024 of the control counter 17 is corrected by a value corresponding to the frequency difference.
Therefore, in this embodiment, pulses corresponding to the frequency difference, that is, 60 pulses are output from the gate 22,
This pulse is added to the gate 23 to correct the frequency fluctuation.

この場合、ゲート22から出力されるパルス周波数に比
べて、パルス変換器2の出力Qのパルス周波数は格段に
低いので、ゲート23に同時にパルスが加えられたとし
ても1パルスの誤差にしかならないことは明らかであ
る。
In this case, since the pulse frequency of the output Q of the pulse converter 2 is much lower than the pulse frequency output from the gate 22, even if the pulses are applied to the gate 23 at the same time, the error is only one pulse. Is clear.

このようにして、パルス変換器2の出力パルスQを、1
024パルス毎に補正することができる。
In this way, the output pulse Q of the pulse converter 2 is set to 1
It can be corrected every 024 pulses.

また、第2図に示した実施例では、カウンタ15が10
24よりも余分に計数する間、計量器4で積算するパル
スをまとめて間引く構成としたが、例えば、カウンタ1
5がクロックパルスを20個計数する毎に1個のクロッ
クパルスに対応する時間だけ積算パルスを間引くように
すれば、パルス間隔のばらつきの影響もなくなる。しか
し、実際には計器のパルス定数は1000パルス/k・
Var・s以上であるため、一度に間引いても問題には
ならない。
Moreover, in the embodiment shown in FIG.
While the number of pulses to be accumulated by the measuring instrument 4 is collectively thinned while counting more than 24, for example, the counter 1
When 5 counts 20 clock pulses and thins out the integrated pulse for the time corresponding to one clock pulse, the influence of variations in pulse intervals is eliminated. However, the pulse constant of the instrument is actually 1000 pulses / k.
Since it is more than Var · s, it does not matter if you thin out all at once.

かくして、第2図及び第2A図に示した実施例によれ
ば、D/A変換器が不要化され、これによって調整の労
力および時間を短縮することができる。また、第7図お
よび第8図に示した従来の無効電力量計にくらべて、電
力量計に用いた集積回路素子3をそのまま使用できる点
で有利である。
Thus, according to the embodiment shown in FIG. 2 and FIG. 2A, the D / A converter is not necessary, and the labor and time for adjustment can be shortened. Further, compared with the conventional reactive energy meter shown in FIGS. 7 and 8, it is advantageous in that the integrated circuit element 3 used in the energy meter can be used as it is.

なお、時間帯別計量器、最大需要電力計量器等を1個の
箱に収めた多種料金制の計器においては、時間測定のた
めのマイクロコンピュータ(以下CPUという)を内蔵
しており、特別の制御回路を設けなくとも、10ビット
分の計量を行う毎にカウンタの計量値を容易に、加算又
は減算することができる。
In addition, in a multi-fee system in which a time zone meter, maximum demand power meter, etc. are contained in one box, a microcomputer (hereinafter referred to as CPU) for time measurement is built in, and Even if the control circuit is not provided, the measurement value of the counter can be easily added or subtracted every time measurement of 10 bits is performed.

なおまた、上記実施例ではカウンタおよびゲート等を用
いてパルスを間引く構成のものと、パルスを追加するも
のとについて説明したが、本発明はこれに限定されるも
のではなく、CPUを内蔵する電子式無効電力量計であ
れば、プログラムを追加するだけで上述したと同様な機
能を持たせることができる。この場合の処理手順を第3
図のフローチャートに従って説明する。
Further, in the above-described embodiment, the configuration in which the pulse is thinned out by using the counter and the gate and the one in which the pulse is added have been described, but the present invention is not limited to this, and an electronic device including a CPU is used. With a reactive watt hour meter, it is possible to provide the same function as described above simply by adding a program. The processing procedure in this case is the third
A description will be given according to the flowchart in the figure.

先ず、基準のクロックパルスを計数することにより電力
供給線の周期を測定し、その計数値をt、基準の周期
に対応するパルス数をtとし、t=tならばパルス変
換器2のパルスをそのまま出力する(ステップ101〜
104)。
First, the period of the power supply line is measured by counting the reference clock pulses, the count value is t 0 , the number of pulses corresponding to the reference period is t, and if t = t 0 , the pulse converter 2 The pulse is output as it is (step 101-).
104).

次に、t≠tの場合には補正パルスnを計算すると共
に、何パルスについて1個のパルスを補正するかという
パルス数Nを計算して、続いて、パルス変換器2のパ
ルスの立上がりを検出し、順に1づつ増加するカウンタ
の値Nに対してN=Nになるまで前記立上がり時点に
てパルスを出力する(ステップ105〜111)。
Next, in the case of t ≠ t 0 , the correction pulse n is calculated, and the pulse number N i indicating how many pulses one pulse is to be corrected is calculated. A rising edge is detected, and a pulse is output at the rising edge until N = N i with respect to the value N of the counter which is incremented by 1 in sequence (steps 105 to 111).

次に、N=Nになると、前述したtとtとを比較し
てパルスを間引くか、あるいは、追加するかを判定し、
パルスを追加する場合には受信したパルスに対応するパ
ルスを出力した後、変換器2のパルスの立下がりを検出
し、この時点で追加分の1パルスを出力し(ステップ1
12〜115)、間引く場合にはパルスを出さずに進
み、N=nになるまで、順に1づつ増加するカウンタ
の値Iに1を加え(ステップ116〜117)、上記ス
テップ107以下の処理に戻り、N=nのときステッ
プ101以下の処理に移る。
Next, when N = N i , the above-mentioned t and t 0 are compared to determine whether the pulse is thinned out or added,
When adding a pulse, after outputting the pulse corresponding to the received pulse, the falling edge of the pulse of the converter 2 is detected, and at this point, one additional pulse is output (step 1
12 to 115), in the case of thinning out, the process proceeds without outputting a pulse, and increments the counter value I by 1 by 1 until N = n 0 is added by 1 (steps 116 to 117). Then, when N = n 0 , the process proceeds to step 101 and the subsequent steps.

なお、使用する最高周波数に基準周波数をきめればパル
スを間引くだけで済み、プログラムは、より簡易化され
る。
If the reference frequency is set to the highest frequency to be used, it is only necessary to thin out the pulses, and the program will be simplified.

かくして、CPUによっても周波数変動分補正が可能で
ある。
Thus, the CPU can also correct the frequency variation.

〔発明の効果〕〔The invention's effect〕

以上の説明によって明らかなように、この発明によれ
ば、負荷電圧の周囲に応じて計量器に加わる被積算パル
スを補正する構成になっているので、従来装置に用いら
れたD/A変換器が不要化され、これによって調整の労
力および時間を短縮することができるという効果があ
る。
As is clear from the above description, according to the present invention, the integrated pulse applied to the measuring instrument is corrected according to the surroundings of the load voltage, so that the D / A converter used in the conventional device is used. Is unnecessary, which has the effect of reducing the labor and time for adjustment.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の構成を示すブロック図、第2図は本
発明の一実施例の構成を示すブロック図、第2A図は本
発明の他の実施例の構成を示すブロック図、第3図は他
の実施例としてマイクロコンピュータを用いた場合の具
体的処理手順を示すフローチャート、第4図は一般的な
電子式電力量計の概略構成を示すブロック図、第5図は
電子式無効電力量計に用いる一般的な移相器の構成を示
す回路図、第6図乃至第8図はそれぞれ従来の電子式無
効電力量計の構成を示すブロック図である。 1……乗算器、2……パルス変換器、3……集積回路素
子、4……計量器、5……表示器、6……移相器、10
……周波数変動分補正回路、11〜13……D形フリッ
プ・フロップ、14,18,19……ANDゲート、1
5……カウンタ、16……一致回路、17……制御回
路。
1 is a block diagram showing the configuration of the present invention, FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2A is a block diagram showing the configuration of another embodiment of the present invention, and FIG. FIG. 4 is a flow chart showing a concrete processing procedure when a microcomputer is used as another embodiment, FIG. 4 is a block diagram showing a schematic configuration of a general electronic watt-hour meter, and FIG. 5 is electronic reactive power. A circuit diagram showing the configuration of a general phase shifter used in a meter, and FIGS. 6 to 8 are block diagrams showing the configuration of a conventional electronic reactive power meter, respectively. 1 ... Multiplier, 2 ... Pulse converter, 3 ... Integrated circuit element, 4 ... Measuring instrument, 5 ... Display, 6 ... Phase shifter, 10
...... Frequency fluctuation correction circuit, 11 to 13 ...... D-type flip-flop, 14, 18, 19 ...... AND gate, 1
5 ... Counter, 16 ... Matching circuit, 17 ... Control circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】負荷の電圧に比例した信号および前記負荷
の電流に比例した信号のいずれか一方を移相して他方と
乗算し、得られた信号をその大きさに比例する周波数の
パルスに変換し、このパルスを積算器で積算して無効電
力量とする電子式無効電力量計において、前記負荷電圧
の周期と基準周期との差に比例する数だけ、前記積算器
の被積算パルス数を増、減する周波数変動分補正手段を
備えたことを特徴とする電子式無効電力量計。
1. A phase shift of either one of a signal proportional to the voltage of a load and a signal proportional to the current of the load and multiplication with the other, and the obtained signal is converted into a pulse having a frequency proportional to its magnitude. In an electronic reactive watt-hour meter that converts and integrates this pulse with an integrator to obtain reactive energy, the number of accumulated pulses of the integrator is equal to the number proportional to the difference between the cycle of the load voltage and the reference cycle. An electronic reactive watt-hour meter, which is provided with a frequency fluctuation correction unit that increases or decreases.
JP62313673A 1987-12-11 1987-12-11 Electronic reactive energy meter Expired - Fee Related JPH0646201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62313673A JPH0646201B2 (en) 1987-12-11 1987-12-11 Electronic reactive energy meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62313673A JPH0646201B2 (en) 1987-12-11 1987-12-11 Electronic reactive energy meter

Publications (2)

Publication Number Publication Date
JPH01155275A JPH01155275A (en) 1989-06-19
JPH0646201B2 true JPH0646201B2 (en) 1994-06-15

Family

ID=18044133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62313673A Expired - Fee Related JPH0646201B2 (en) 1987-12-11 1987-12-11 Electronic reactive energy meter

Country Status (1)

Country Link
JP (1) JPH0646201B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173769B1 (en) * 2010-09-03 2012-08-13 엘에스산전 주식회사 Watt-Hour Meter for Supporting Dynamic Time-Varying Pricing of Electric Power

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726762A (en) * 1980-07-25 1982-02-12 Toshiba Corp Reactive watt-hour meter

Also Published As

Publication number Publication date
JPH01155275A (en) 1989-06-19

Similar Documents

Publication Publication Date Title
EP0014038B1 (en) Kilowatt-hour meters
EP0510956A1 (en) Method for determining electrical energy consumption
US4291377A (en) Apparatus for measuring electrical power
US4920312A (en) Multiplier
JP2968607B2 (en) Reactive energy meter
US5146157A (en) Calculation apparatus for an electronic meter
JPH0646201B2 (en) Electronic reactive energy meter
US5336991A (en) Apparatus and method for measuring electrical energy and quadergy and for performing line frequency compensation
US3553582A (en) Method and apparatus for measuring a time interval
EP0228809B1 (en) Electromagnetic flowmeters
US3264541A (en) Analog to digital pulse rate integrator and motor driven counter therefor
JPH0262186B2 (en)
JP2771910B2 (en) Measurement circuit
US3727132A (en) Method of and system for measuring electrical powers in an energetic deformant state
JPH06207955A (en) Pi/2 phase shift circuit, reactive energy meter and composite meter employing it
JPH04131769A (en) Sampling type electric power meter
JPH0646200B2 (en) Electronic reactive energy meter
JP2536404B2 (en) Semiconductor integrated circuit device
JPS61260120A (en) Electronic integrating instrument
JP3284145B2 (en) PLL synchronous measuring device
KR900000983B1 (en) Electronic lectric power meter
Karnal et al. A novel automatically synchronized ramp A/D converter
SU1056151A1 (en) Voltage calibrator
SU957184A1 (en) Three-phase circuit quality parameter calibrator
SU1420546A1 (en) Digital phase meter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees