JPH06207955A - Pi/2 phase shift circuit, reactive energy meter and composite meter employing it - Google Patents
Pi/2 phase shift circuit, reactive energy meter and composite meter employing itInfo
- Publication number
- JPH06207955A JPH06207955A JP5181299A JP18129993A JPH06207955A JP H06207955 A JPH06207955 A JP H06207955A JP 5181299 A JP5181299 A JP 5181299A JP 18129993 A JP18129993 A JP 18129993A JP H06207955 A JPH06207955 A JP H06207955A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、無効電力若しくは無
効電力量を計測・計量するための電圧または電流の位相
をπ／２遅相させる移相回路の構成、並びにこれを用い
た無効電力量計および複合計器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a phase shift circuit for delaying the phase of voltage or current by π / 2 for measuring and measuring reactive power or reactive power, and reactive power using the same. It relates to meters and compound meters.
【０００２】[0002]
【従来の技術】図１７及び図１８は、例えば特開昭５９
−１８０３６９号公報に示された従来の電子式無効電力
量計の全体構成を示すブロック図、及びその移相回路の
構成図である。図において、１は変圧器であり、給電線
の負荷電圧に比例した電圧信号ｅ１を得る。２は変流器
であり、給電線の負荷電流に比例した電流信号ｉを得
る。３は移相回路であり、電圧信号ｅ１の位相をπ／２
ずらした電圧信号ｅ２を導出する。４は電流信号ｉと電
圧信号ｅ２を乗算するパルス幅変調時分割乗算回路、５
は電圧信号ｅ１の周波数を電圧に変換する周波数−電圧
変換回路である。６はパルス幅変調時分割乗算回路であ
り、この乗算回路６で周波数−電圧変換回路５の出力と
乗算回路４の出力とを乗算することにより補正した乗算
信号を得る。この出力を電圧−周波数変換回路７で無効
電力に比例したパルス周波数に変換し、これを積算して
無効電力量を得る。2. Description of the Related Art FIGS.
FIG. 1 is a block diagram showing an overall configuration of a conventional electronic reactive energy meter shown in Japanese Patent Publication No. 180369, and a configuration diagram of a phase shift circuit thereof. In the figure, 1 is a transformer, which obtains a voltage signal e1 proportional to the load voltage of the power supply line. 2 is a current transformer, which obtains a current signal i proportional to the load current of the feeder. Reference numeral 3 is a phase shift circuit, which sets the phase of the voltage signal e1 to π / 2.
The shifted voltage signal e2 is derived. 4 is a pulse width modulation time division multiplication circuit for multiplying the current signal i and the voltage signal e 2 by 5
Is a frequency-voltage conversion circuit for converting the frequency of the voltage signal e1 into a voltage. Reference numeral 6 denotes a pulse width modulation time division multiplication circuit, which multiplies the output of the frequency-voltage conversion circuit 5 and the output of the multiplication circuit 4 to obtain a corrected multiplication signal. This output is converted into a pulse frequency proportional to the reactive power by the voltage-frequency conversion circuit 7, and this is integrated to obtain the reactive power amount.
【０００３】図１８に示すように従来の移相回路は、抵
抗Ｒ、コンデンサＣ、及びオペアンプＡよりなる積分回
路で構成され、電圧信号ｅ１が入力されると次の算式に
よる処理により位相をπ／２ずらした電圧信号ｅ２を得
ている。As shown in FIG. 18, the conventional phase shift circuit is composed of an integrating circuit composed of a resistor R, a capacitor C, and an operational amplifier A. When the voltage signal e1 is input, the phase is π by the processing by the following formula. A voltage signal e2 shifted by / 2 is obtained.
【０００４】 ｅ１＝ｓｉｎωｔ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥（１） ｅ２＝−１／ωＲＣ×ｓｉｎ（ωｔ−π／２） ‥‥‥‥‥‥（２）E1 = sin ωt ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ (1) e2 = -1 / ωRC x sin (ωt-π / 2) ‥‥‥‥‥‥‥‥ 2)
【０００５】上式に基づいて移相回路３は電圧信号ｅ１
をπ／２ずらすことができるが、算式（２）のωが示す
ように周波数の影響を受ける。そのため、周波数−電圧
変換回路５及びパルス幅変調時分割乗算回路６を設け周
波数の影響を補正しなければならない。Based on the above equation, the phase shift circuit 3 outputs the voltage signal e1.
Can be shifted by π / 2, but is affected by the frequency as indicated by ω in the equation (2). Therefore, the frequency-voltage conversion circuit 5 and the pulse width modulation time division multiplication circuit 6 must be provided to correct the influence of the frequency.
【０００６】[0006]
【発明が解決しようとする課題】従がって、上記のよう
な従来の電子式無効電力量計及び移相回路は、周波数ー
電圧変換回路５及びパルス幅変調時分割乗算回路６を設
け周波数の影響を補正している。しかし、商用電源は５
０Ｈｚ，６０Ｈｚの地域があり、地域向け別に補正係数
を変えなければならない等の課題もあった。Therefore, in the conventional electronic reactive watt hour meter and phase shift circuit as described above, the frequency-voltage conversion circuit 5 and the pulse width modulation time division multiplication circuit 6 are provided. The effect of is corrected. However, the commercial power source is 5
There are areas of 0 Hz and 60 Hz, and there were problems such as the need to change the correction coefficient for each area.
【０００７】この発明は、このような問題を解決するた
めになされたもので、周波数の影響を受けないで電圧信
号ｅ１をπ／２ずらすことができる移相回路、この移相
回路を用いた電子式無効電力量計及び複合計器を提供す
ることを目的としている。The present invention has been made in order to solve such a problem, and uses a phase shift circuit which can shift the voltage signal e1 by π / 2 without being affected by the frequency. This phase shift circuit is used. An object is to provide an electronic reactive energy meter and a composite meter.
【０００８】[0008]
【課題を解決するための手段】この発明の請求項１に係
るπ／２移相回路は、交流電気量をパルス幅変調回路に
よってパルス幅列に変換して、所定のシフト段数を有す
るシフトレジスタに与えると共に、交流電気量の周波数
をシフトレジスタのシフト段数の４の倍数の周波数に逓
倍した信号を、シフトレジスタにクロック信号として与
えるようにしたものである。According to a first aspect of the present invention, a .pi. / 2 phase shift circuit converts a quantity of alternating current into a pulse width train by a pulse width modulation circuit and has a predetermined number of shift stages. And a signal obtained by multiplying the frequency of the AC electricity quantity to a frequency that is a multiple of 4 of the number of shift stages of the shift register is given to the shift register as a clock signal.
【０００９】この発明の請求項２に係る無効電力量計
は、入力される交流電流または電圧信号と、反転された
交流電流または電圧信号とを、請求項１のシフトレジス
タによって制御されるスイッチ回路によって切り換える
と共に、このスイッチ回路の出力を平均化し、この平均
化された出力をパルス変換回路によって積分して計数パ
ルスに変換し、この計数パルスを累計計数して無効電力
量としたものである。A reactive power meter according to a second aspect of the present invention is a switch circuit in which an alternating current or voltage signal input and an inverted alternating current or voltage signal are controlled by the shift register of the first aspect. The output of the switch circuit is averaged, the averaged output is integrated by a pulse conversion circuit and converted into a counting pulse, and the counting pulse is cumulatively counted to obtain the reactive power amount.
【００１０】この発明の請求項３に係る複合計器は、入
力される交流電流または電圧信号と反転された交流電流
または電圧信号とを、請求項２のパルス幅変調回路によ
って制御される第２のスイッチ回路によって切り換える
と共に、この第２のスイッチ回路の出力を平均化し、こ
の平均化された出力をパルス変換回路によって積分して
計数パルスに変換し、この計数パルスを累計計数して電
力量としたものである。According to a third aspect of the present invention, there is provided a composite instrument in which the alternating current or voltage signal input and the inverted alternating current or voltage signal are controlled by the pulse width modulation circuit of the second aspect. At the same time as switching by the switch circuit, the output of the second switch circuit is averaged, the averaged output is integrated by the pulse conversion circuit and converted into counting pulses, and the counting pulses are cumulatively counted to obtain the electric energy. It is a thing.
【００１１】この発明の請求項４に係るπ／２移相回路
は、交流電気量をアナログ・デジタル変換器によってデ
ジタル値列に変換して、所定のシフト段数を有するシフ
トレジスタに与えると共に、交流電気量の周波数をシフ
トレジスタのシフト段数の４の倍数の周波数に逓倍した
信号を上記アナログ・デジタル変換器のサンプリングク
ロック信号および上記シフトレジスタのクロック信号と
して与えるようにしたものである。According to a fourth aspect of the present invention, in a π / 2 phase shift circuit, an AC-electric quantity is converted into a digital value sequence by an analog-digital converter and given to a shift register having a predetermined number of shift stages. A signal obtained by multiplying the frequency of the electric quantity to a frequency that is a multiple of 4 of the number of shift stages of the shift register is given as a sampling clock signal of the analog-digital converter and a clock signal of the shift register.
【００１２】この発明の請求項５に係る無効電力量計
は、請求項４のπ／２移相回路を用い、交流電流または
電圧信号を第２のアナログ・デジタル変換器によってデ
ジタル値列に変換すると共に、交流電圧または電流信号
の周波数をシフトレジスタのシフト段数の４の倍数の周
波数に逓倍した信号を第１および第２のアナログ・デジ
タル変換器のサンプリングクロック信号およびシフトレ
ジスタのクロック信号として与え、第２のアナログ・デ
ジタル変換器の出力とシフトレジスタの出力を乗算器に
入力するようにしたものである。According to a fifth aspect of the present invention, a reactive energy meter uses the π / 2 phase shift circuit according to the fourth aspect, and converts an alternating current or voltage signal into a digital value string by a second analog-digital converter. In addition, a signal obtained by multiplying the frequency of the AC voltage or current signal by a frequency that is a multiple of 4 of the number of shift stages of the shift register is provided as the sampling clock signal of the first and second analog-digital converters and the clock signal of the shift register. , The output of the second analog-to-digital converter and the output of the shift register are input to the multiplier.
【００１３】この発明の請求項６に係る無効電力量計
は、交流電圧または電流信号を第１のアナログ・デジタ
ル変換器によってデジタル値列に変換し、交流電流また
は電圧信号を第２のアナログ・デジタル変換器によって
デジタル値列に変換し、所定のシフト段数を有するシフ
トレジスタに第１のアナログ・デジタル変換器の出力を
入力し、このシフトレジスタの複数の出力のうち、１つ
の出力を選択回路で選択し、交流電圧または電流信号の
一周期の１／４を算出し、算出した値に対応して選択回
路へ選択信号を出力し、第２のアナログ・デジタル変換
器の出力と選択回路の出力を乗算器に入力するようにし
たものである。According to a sixth aspect of the present invention, in a reactive energy meter, an AC voltage or current signal is converted into a digital value string by a first analog-digital converter, and an AC current or voltage signal is converted into a second analog signal. A digital value sequence is converted by a digital converter, the output of the first analog-digital converter is input to a shift register having a predetermined number of shift stages, and one output of a plurality of outputs of the shift register is selected. Select and calculate 1/4 of one cycle of the AC voltage or current signal, output the selection signal to the selection circuit corresponding to the calculated value, and output the second analog-digital converter and the selection circuit. The output is input to the multiplier.
【００１４】この発明の請求項７に係る無効電力量計
は、交流電圧または電流信号を第１のアナログ・デジタ
ル変換器によってデジタル値列に変換し、交流電流また
は電圧信号を第２のアナログ・デジタル変換器によって
デジタル値列に変換し、第１のアナログ・デジタル変換
器の出力を記憶回路に書込み、交流電圧または電流信号
の一周期の一周期の１／４を算出し、算出した値に対応
して上記記憶回路へ読出信号を出力し、記憶回路から読
み出されたデータと、第２のアナログ・デジタル変換器
の出力とを乗算器に入力するようにしたものである。According to a seventh aspect of the present invention, in a reactive energy meter, an AC voltage or current signal is converted into a digital value sequence by a first analog-digital converter, and an AC current or voltage signal is converted into a second analog signal. It is converted to a digital value sequence by the digital converter, the output of the first analog-digital converter is written in the memory circuit, 1/4 of one cycle of the AC voltage or current signal is calculated, and the calculated value is obtained. Correspondingly, a read signal is output to the storage circuit, and the data read from the storage circuit and the output of the second analog-digital converter are input to the multiplier.
【００１５】この発明の請求項８に係る無効電力量計
は、交流電圧または電流信号を第１のアナログ・デジタ
ル変換器によってデジタル値列に変換し、交流電流また
は電圧信号を第２のアナログ・デジタル変換器によって
デジタル値列に変換し、所定のシフト段数を有するシフ
トレジスタに第１のアナログ・デジタル変換器の出力を
入力し、このシフトレジスタの複数の出力のうち、１つ
の出力を第１の選択回路で選択し、この第１の選択回路
の出力から１／ｎの割合で間引かれたデータを所定のシ
フト段数を有する第２のシフトレジスタに入力し、この
第２のシフトレジスタの複数の出力のうち、１つの出力
を第２の選択回路で選択し、交流電圧または電流信号の
一周期の１／４を算出し、算出した値に対応して第１の
選択回路および第２の選択回路へ選択信号を出力し、第
２の選択回路の出力と、第２のアナログ・デジタル変換
器の出力から１／ｎの割合で間引かれたデータと乗算器
に入力するようにしたものである。According to an eighth aspect of the present invention, in a reactive energy meter, an AC voltage or current signal is converted into a digital value sequence by a first analog-digital converter, and an AC current or voltage signal is converted into a second analog signal. A digital value sequence is converted by a digital converter, the output of the first analog-digital converter is input to a shift register having a predetermined number of shift stages, and one of a plurality of outputs of the shift register is converted into a first output. Data selected by the selection circuit of the first selection circuit and thinned out from the output of the first selection circuit at a ratio of 1 / n is input to a second shift register having a predetermined number of shift stages. Of the plurality of outputs, one output is selected by the second selection circuit, 1/4 of one cycle of the AC voltage or current signal is calculated, and the first selection circuit and the second selection circuit corresponding to the calculated value. A selection signal is output to the selection circuit, and the output of the second selection circuit and the data decimated at a ratio of 1 / n from the output of the second analog-digital converter and the multiplier are input. Is.
【００１６】この発明の請求項９に係る無効電力量計
は、交流電圧または電流信号を第１のアナログ・デジタ
ル変換器によってデジタル値列に変換し、交流電流また
は電圧信号を第２のアナログ・デジタル変換器によって
デジタル値列に変換し、所定のシフト段数を有するシフ
トレジスタに第１のアナログ・デジタル変換器の出力を
入力し、このシフトレジスタの複数の出力のうち、１つ
の出力を第１の選択回路で選択し、この第１の選択回路
の出力から１／ｎの割合で間引かれたデータを記憶回路
に書き込み、交流電圧または電流信号の一周期の１／４
を算出し、算出した値に対応して記憶回路へ読出信号を
出力し、記憶回路から読み出されたデータと、第２のア
ナログ・デジタル変換器の出力から１／ｎの割合で間引
かれたデータとを乗算器に入力するようにしたものであ
る。According to a ninth aspect of the present invention, in a reactive energy meter, an AC voltage or current signal is converted into a digital value string by a first analog-digital converter, and an AC current or voltage signal is converted into a second analog signal. A digital value sequence is converted by a digital converter, the output of the first analog-digital converter is input to a shift register having a predetermined number of shift stages, and one of a plurality of outputs of the shift register is converted into a first output. Data is selected by the selection circuit of the first selection circuit, and the data decimated from the output of the first selection circuit at a ratio of 1 / n is written in the storage circuit to obtain a quarter of one cycle of the AC voltage or current signal.
And a read signal is output to the memory circuit according to the calculated value, and the data read from the memory circuit and the output of the second analog-digital converter are thinned out at a ratio of 1 / n. And the input data is input to the multiplier.
【００１７】この発明の請求項１０に係る無効電力量計
は、請求項８および請求項９において、第１と第２のア
ナログ・デジタル変換器は、それぞれ第１および第２の
シグマ・デルタ変調回路およびデジタルフィルタから構
成されると共に、第１のシフトレジスタおよび第１の選
択回路は、第１のシグマ・デルタ変調回路およびデジタ
ルフィルタの間に挿入され、このデジタルフィルタの出
力が１／ｎの割合で間引かれるよう構成されたものであ
る。According to a tenth aspect of the present invention, there is provided a reactive energy meter according to the eighth and ninth aspects, wherein the first and second analog-digital converters have first and second sigma-delta modulations, respectively. The first shift register and the first selection circuit are inserted between the first sigma-delta modulation circuit and the digital filter, and the output of the digital filter is 1 / n. It is configured to be thinned out in proportion.
【００１８】[0018]
【作用】この発明における請求項１のπ／２移相回路
は、パルス幅列に変換された交流電気量をシフトレジス
タへ入力し、クロック信号発生回路から交流電気量の周
波数をシフトレジスタのシフト段数の４の倍数の周波数
に逓倍した信号を、クロック信号としてシフトレジスタ
へ入力することで、シフトレジスタのシフト段数を電圧
信号の一周期の１／４に対応させて遅らせることになる
ので、シフトレジスタからの出力が入力交流電圧の１／
４周期、即ち、位相がπ／２ずれる。In the π / 2 phase shift circuit according to the first aspect of the present invention, the AC electric quantity converted into the pulse width train is input to the shift register, and the frequency of the AC electric quantity is shifted from the clock signal generating circuit in the shift register. By inputting a signal multiplied by a frequency that is a multiple of four as the number of stages to the shift register as a clock signal, the number of shift stages of the shift register is delayed in correspondence with 1/4 of one cycle of the voltage signal. The output from the register is 1 / the input AC voltage
Four cycles, that is, the phase shifts by π / 2.
【００１９】この発明における請求項２の無効電力量計
は、入力された交流電流または電圧信号と反転された交
流電流または電圧信号とをスイッチ回路において請求項
１の移相回路のシフトレジスタの出力により制御するこ
とで、電流信号とπ／２移相されたパルス電圧信号を乗
算して無効電力を得る。According to a second aspect of the present invention, in the reactive energy meter according to the second aspect, the input AC current or voltage signal and the inverted AC current or voltage signal are output from the shift register of the phase shift circuit according to the first aspect in the switch circuit. Control is performed to obtain the reactive power by multiplying the current signal by the π / 2 phase-shifted pulse voltage signal.
【００２０】この発明における請求項３の複合計器は、
請求項２の無効電力量計に電力量計などを付加して構成
したもので、電源周波数の影響が少ない計器が得られ
る。The compound instrument according to claim 3 of the present invention is
The reactive power meter according to claim 2 is configured by adding a power meter or the like, and an instrument less affected by the power supply frequency can be obtained.
【００２１】この発明における請求項４のπ／２移相回
路は、交流電気量の周波数をシフト段数の４の倍数の周
波数に逓倍した信号をアナログ・デジタル変換器のサン
プリングクロックおよびシフトレジスタのクロック信号
として出力することによりπ／２移相する。According to a fourth aspect of the present invention, in a π / 2 phase shift circuit, a signal obtained by multiplying a frequency of an alternating current electric quantity to a frequency that is a multiple of four of the number of shift stages is used as a sampling clock of an analog / digital converter and a clock of a shift register. By outputting as a signal, the phase is shifted by π / 2.
【００２２】この発明における請求項５の無効電力量計
は、請求項４のπ／２移相回路を用いて構成したもの
で、電源周波数の影響が少ない計器が得られる。According to a fifth aspect of the present invention, the reactive energy meter is configured by using the π / 2 phase shift circuit according to the fourth aspect, and an instrument less affected by the power supply frequency can be obtained.
【００２３】この発明における請求項６の無効電力量計
は、アナログ・デジタル変換器のサンプリングクロック
とシフトレジスタのシフトクロックを同一の固定周波数
とし、周期検出およびπ／２検出回路により一周期の１
／４を算出してマルチプレクサの選択信号とすることに
より交流電圧または電流信号をπ／２移相できる。According to a sixth aspect of the present invention, in the reactive energy meter, the sampling clock of the analog-digital converter and the shift clock of the shift register have the same fixed frequency, and the cycle detection and π / 2 detection circuit makes one cycle of one cycle.
An AC voltage or current signal can be phase-shifted by π / 2 by calculating / 4 and using it as a multiplexer selection signal.
【００２４】この発明における請求項７の無効電力量計
は、デジタル値列に変換された交流電圧信号を記憶回路
に書き込み、π／２検出回路により算出した１／４周期
に対応する読み出しアドレスと、読み出しアドレスに対
応して記憶回路よりデータを読み出すようにしたもの
で、記憶回路（ＲＡＭ）を用いることによりＩＣの集積
度を上げることができる。According to a seventh aspect of the present invention, in the reactive energy meter, the AC voltage signal converted into the digital value sequence is written in the memory circuit, and the read address corresponding to the 1/4 cycle calculated by the π / 2 detection circuit is provided. The data is read from the memory circuit in accordance with the read address, and the integration degree of the IC can be increased by using the memory circuit (RAM).
【００２５】この発明における請求項８の無効電力量計
は、第１および第２のシフトレジスタと、第１および第
２の選択回路と、第１の選択回路の出力を１／ｎ回の割
合で間引き、間引き後のデータを第２のシフトレジスタ
の入力にするもので、高精度のπ／２移相回路で計器を
構成することができる。According to another aspect of the present invention, in the reactive energy meter of claim 8, the output of the first and second shift registers, the first and second selection circuits, and the first selection circuit is proportional to 1 / n times. Since the data is thinned out and the thinned data is input to the second shift register, the meter can be configured with a highly accurate π / 2 phase shift circuit.
【００２６】この発明における請求項９の無効電力量計
は、請求項８の構成の中の第２シフトレジスタを記憶回
路に置き換えたもので、π／２検出回路により、１／４
周期に対応する読み出しアドレスと、読み出しアドレス
に対応してデータを読み出すようにしたもので、記憶回
路（ＲＡＭ）を用いることにより、ＩＣの集積度を上
げ、高精度のπ／２移相回路で計器を構成することがで
きる。According to a ninth aspect of the present invention, in the reactive energy meter of the eighth aspect, the second shift register in the configuration of the eighth aspect is replaced with a storage circuit.
A read address corresponding to a cycle and data is read corresponding to the read address. By using a memory circuit (RAM), the integration degree of the IC is increased, and a high-precision π / 2 phase shift circuit is provided. The instrument can be configured.
【００２７】この発明における請求項１０の無効電力量
計は、第１と第２のアナログ・デジタル変換器は、それ
ぞれ第１および第２のシグマ・デルタ変調回路およびデ
ジタルフィルタから構成されると共に、第１のシフトレ
ジスタおよび選択回路は、第１のシグマ・デルタ変調回
路およびデジタルフィルタの間に挿入されるよう構成さ
れたもので，第１のシフトレジスタのデータ幅が１ビッ
トで可能であり、回路規模が小さく、高精度のπ／２移
相回路で計器を構成することができる。According to a tenth aspect of the present invention, in the reactive energy meter of the tenth aspect, the first and second analog-to-digital converters are respectively composed of first and second sigma-delta modulation circuits and a digital filter, and The first shift register and the selection circuit are configured to be inserted between the first sigma-delta modulation circuit and the digital filter, and the data width of the first shift register can be 1 bit. The circuit scale is small, and the instrument can be configured with a highly accurate π / 2 phase shift circuit.
【００２８】[0028]
実施例１．図１はこの発明に係る交流電圧位相のπ／２
移相回路の構成を示すブロック図、図２はその動作を説
明する図である。図において、１は上記従来例において
説明した変圧器と同様のものである。１１は変圧器１か
らの給電線の負荷電圧に比例した電圧信号ｅ１をパルス
幅列に変換する電圧−パルス幅変調回路、１２は電圧信
号ｅ１の周波数を逓倍するＰＬＬ回路、１３は任意のシ
フト段数を有するシフトレジスタであり、電圧−パルス
幅変調回路１１の出力を入力しＰＬＬ回路１２の出力が
クロックパルスとして入力される。ＰＬＬ回路１２は電
圧信号ｅ１の周波数を上記シフト段数の４の倍数の周波
数のパルスにして出力するように構成されている。Example 1. FIG. 1 shows the AC voltage phase π / 2 according to the present invention.
FIG. 2 is a block diagram showing the configuration of the phase shift circuit, and FIG. 2 is a diagram for explaining its operation. In the figure, 1 is the same as the transformer described in the above conventional example. Reference numeral 11 is a voltage-pulse width modulation circuit for converting the voltage signal e1 proportional to the load voltage of the power supply line from the transformer 1 into a pulse width train, 12 is a PLL circuit for multiplying the frequency of the voltage signal e1, and 13 is an arbitrary shift. This is a shift register having a number of stages, and the output of the voltage-pulse width modulation circuit 11 is input and the output of the PLL circuit 12 is input as a clock pulse. The PLL circuit 12 is configured to output the pulse of the frequency of the voltage signal e1 as a pulse having a frequency that is a multiple of 4 of the shift stage number.
【００２９】次に動作について図２を用いて説明する。
電圧信号ｅ１を電圧−パルス幅変調し、振幅に比例した
パルス幅を持つパルス電圧信号の出力を図２（ｂ）に示
す。このパルス電圧信号がシフトレジスタ１３に入力さ
れ、電圧信号ｅ１の周波数（周期Ｔ）をシフト段数の４
の倍数の周波数に逓倍したクロックパルスでシフトされ
るので、シフトレジスタ１３からの出力は図２（ｄ）に
示すように周期Ｔの１／４（π／２）だけ遅れて出力さ
れる。以上のようにしてπ／２移相がなされる。ＰＬＬ
回路１２は電圧信号ｅ１の周波数が変化しても逓倍数の
変化がないので、電圧信号ｅ１の５０Ｈｚ，６０Ｈｚの
周波数によって補正の必要がないπ／２移相回路を構成
することができる。Next, the operation will be described with reference to FIG.
The voltage-pulse width modulation of the voltage signal e1 and the output of the pulse voltage signal having the pulse width proportional to the amplitude are shown in FIG. 2 (b). This pulse voltage signal is input to the shift register 13, and the frequency (cycle T) of the voltage signal e1 is set to 4 as the number of shift stages.
Since it is shifted by a clock pulse multiplied to a frequency that is a multiple of, the output from the shift register 13 is delayed by 1/4 (π / 2) of the cycle T as shown in FIG. The π / 2 phase shift is performed as described above. PLL
Since the circuit 12 does not change the multiplication number even if the frequency of the voltage signal e1 changes, it is possible to configure a π / 2 phase shift circuit that does not need to be corrected by the frequencies of the voltage signal e1 of 50 Hz and 60 Hz.
【００３０】実施例２．図３はこの発明に係る電子式無
効電力量計の構成を示すブロック図である。図におい
て、１、１１〜１３は上記実施例１において説明したも
のと同一である。２は変流器であり、上記従来例におい
て説明したものと同様である。１４は入力される交流電
流信号ｉを反転させる反転増幅器、１６は反転された電
流信号ｉ２と正の電流信号ｉ１とが入力され、シフトレ
ジスタ１３からの移相されたパルス幅変調した電圧出力
による制御によって切換えるようになされたスイッチ回
路、１７はスイッチ回路１６の出力を平均化するローパ
スフイルタ、１８はローパスフイルタ１７の出力を積分
して計数パルスに変換する第１の電圧−パルス変換回
路、１９は電圧−パルス変換回路１８の出力を累計計数
して無効電力量として計量する計量回路、２０は計量回
路１９の数値を表示する表示器である。Example 2. FIG. 3 is a block diagram showing the configuration of the electronic reactive energy meter according to the present invention. In the figure, 1 to 11 to 13 are the same as those described in the first embodiment. Reference numeral 2 is a current transformer, which is the same as that described in the conventional example. Reference numeral 14 is an inverting amplifier that inverts the input alternating current signal i, and 16 is the input of the inverted current signal i2 and the positive current signal i1, which is based on the phase-shifted pulse-width-modulated voltage output from the shift register 13. A switch circuit configured to switch under control, 17 is a low-pass filter that averages the output of the switch circuit 16, 18 is a first voltage-pulse conversion circuit that integrates the output of the low-pass filter 17 and converts it into counting pulses, 19 Is a metering circuit that cumulatively counts the output of the voltage-pulse conversion circuit 18 and measures it as reactive power, and 20 is a display that displays the numerical value of the metering circuit 19.
【００３１】スイッチ回路１６では反転増幅された電流
信号ｉ２と正の電流信号ｉ１を入力し、パルス幅変調さ
れシフトレジスタ１３により移相された電圧パルス信号
によりスイッチングする。このスイッチング動作は電流
信号ｉとπ／２移相された電圧信号ｅ１との乗算に相当
し、無効電力相当の出力となる。これをローパスフイル
タ１７を通して平均化し、無効電力相当の直流電圧出力
にして、この直流電圧を第１の電圧−パルス変換回路１
８で計数パルスに変換する。In the switch circuit 16, the inverted and amplified current signal i2 and the positive current signal i1 are input, and switching is performed by the voltage pulse signal which is pulse width modulated and phase-shifted by the shift register 13. This switching operation corresponds to multiplication of the current signal i and the voltage signal e1 that is phase-shifted by π / 2, and an output corresponding to reactive power is obtained. This is averaged through the low-pass filter 17 to produce a DC voltage output corresponding to the reactive power, and this DC voltage is converted into the first voltage-pulse conversion circuit 1
Converted to a counting pulse at 8.
【００３２】次に本実施例の動作について図４により説
明する。π／２移相された電圧信号ｅ１の振幅をＶ１、
電圧−パルス幅変調回路１１の出力である電圧パルス信
号の「Ｈ」の部分の時間をｔ１、「Ｌ」の部分の時間を
ｔ２とすると、電圧−パルス幅変調回路１１の出力の間
には次の比例式が成立する。（ｋ１は比例定数） Ｖ１＝ｋ１×（ｔ１−ｔ２）／（ｔ１＋ｔ２） ‥‥‥‥‥‥（３） 図４（ｃ）に示すようにスイッチ回路１６での電圧パル
ス信号の「Ｈ」＝ｔ１の間に出力される電流信号ｉ１は
Ｉ、電圧パルス信号の「Ｌ」＝ｔ２の間に出力される電
流信号ｉ２は−Ｉとなる。これをローパスフイルタ１７
を通して平均化した直流電圧出力Ｖ２は次のようにな
る。（ｋ２、ｋ３は比例定数） Ｖ２＝ｋ２×（Ｉ×ｔ１−Ｉ×ｔ２）／（ｔ１＋ｔ２）‥‥‥（４） Ｖ２＝ｋ２×Ｉ×（ｔ１−ｔ２）／（ｔ１＋ｔ２）‥‥‥‥‥（５） ＝ｋ３×Ｉ×Ｖ１ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥（６） 直流電圧出力Ｖ２はＩ×Ｖ１と電力に比例している。Ｖ
１はシフトレジスタ１３によりπ／２移相されているの
で直流電圧出力Ｖ２は無効電力に相当する。Next, the operation of this embodiment will be described with reference to FIG. The amplitude of the voltage signal e1 that is phase-shifted by π / 2 is V1,
When the time of the “H” part of the voltage pulse signal which is the output of the voltage-pulse width modulation circuit 11 is t1 and the time of the “L” part is t2, the output of the voltage-pulse width modulation circuit 11 is The following proportional expression holds. (K1 is a proportional constant) V1 = k1 × (t1−t2) / (t1 + t2) (3) (3) As shown in FIG. 4C, the voltage pulse signal “H” = in the switch circuit 16 = The current signal i1 output during t1 is I, and the current signal i2 output during “L” = t2 of the voltage pulse signal is −I. This is a low pass filter 17
The DC voltage output V2 averaged through is as follows. (K2 and k3 are proportional constants) V2 = k2 × (I × t1-I × t2) / (t1 + t2) (4) V2 = k2 × I × (t1-t2) / (t1 + t2) (5) = k3 × I × V1 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ (6) The DC voltage output V2 is proportional to I × V1 and power. V
Since 1 is phase-shifted by π / 2 by the shift register 13, the DC voltage output V2 corresponds to reactive power.
【００３３】実施例３．図５はこの発明に係る複合計器
の構成を示すブロック図である。図において、１、２、
１１〜２０は上記実施例２において説明したものと同一
である。２１は第２のスイッチ回路であり、電圧ーパル
ス幅変調回路１１によりパルス幅変調された電圧出力に
より入力され、反転された電流信号ｉ２と正の電流信号
ｉ１とを制御して切換える。２２は第２のスイッチ回路
２１の出力を平均化する第２のローパスフイルタ、２３
は第２のローパスフイルタ２２の出力を積分して計数パ
ルスに変換する第２の電圧−パルス変換回路、２４は第
２の電圧−パルス変換回路２３の出力を累計計数して電
力量として計量する第２の計量回路、２５は第２の計量
回路２４の数値を表示する第２の表示器である。Example 3. FIG. 5 is a block diagram showing the configuration of the composite instrument according to the present invention. In the figure, 1, 2,
11 to 20 are the same as those described in the second embodiment. Reference numeral 21 denotes a second switch circuit, which is inputted by the voltage output pulse-width modulated by the voltage-pulse width modulation circuit 11 and controls and switches between the inverted current signal i2 and the positive current signal i1. 22 is a second low-pass filter for averaging the output of the second switch circuit 21, 23
Is a second voltage-pulse conversion circuit that integrates the output of the second low-pass filter 22 and converts it into a counting pulse, and 24 cumulatively counts the output of the second voltage-pulse conversion circuit 23 and measures it as an electric energy. The second measuring circuit 25 is a second indicator for displaying the numerical value of the second measuring circuit 24.
【００３４】この実施例３における電力量への変換は、
第２のスイッチ回路２１の制御に電圧−パルス幅変調回
路１１の出力を直接入力する以外は上記実施例２と同じ
であり、説明を省略するが、電圧位相がπ／２移相され
ていないので電力量となる。Conversion to electric energy in the third embodiment is as follows.
The second embodiment is the same as the second embodiment except that the output of the voltage-pulse width modulation circuit 11 is directly input to the control of the second switch circuit 21, and the description thereof is omitted, but the voltage phase is not shifted by π / 2. Therefore, it becomes the electric energy.
【００３５】一般に複合計器は、例えば季時別電力量、
季時別無効電力量などの多種の電力量を１台の計器で計
量表示するものである。従って、１台の計器の中に多数
の計量素子を収容しなければならない。この実施例３に
おける複合計器は、電圧−パルス幅変調回路１１、反転
増幅器１４が共用となり、計器の低価格、小形化に寄与
するものである。In general, a composite meter is, for example,
A variety of electric power such as seasonal reactive power is measured and displayed by one instrument. Therefore, a large number of weighing elements must be accommodated in one instrument. In the composite instrument of the third embodiment, the voltage-pulse width modulation circuit 11 and the inverting amplifier 14 are commonly used, which contributes to the low cost and miniaturization of the instrument.
【００３６】実施例４．図６はこの発明に係る交流電圧
位相のπ／２移相回路の他の実施例及びこのπ／２移相
回路を含む無効電力演算回路を示すブロック図であり、
図７はその動作を説明するタイミングチャートである。
図において、３０は交流電流信号ｉを入力としてデジタ
ル値に変換するアナログ・デジタル変換器（以下Ａ／Ｄ
コンバータと言う）である。３１は交流電圧信号ｖを入
力としてデジタル値に変換するアナログ・デジタル変換
器（以下Ａ／Ｄコンバータと言う）である。３２は交流
電圧信号ｖの周波数を逓倍するＰＬＬ回路、３３は任意
のシフト段数を有するシフトレジスタであり、Ａ／Ｄコ
ンバータ３１の出力を入力としている。ここでＰＬＬ回
路３２は、交流電圧信号ｖの周波数を上記シフト段数の
４の倍数にした周波数のパルスを出力するように構成さ
れている。５０はＡ／Ｄコンバータ３０の出力とシフト
レジスタ３３の出力を乗算する乗算器であり、出力は無
効電力値となる。Example 4. FIG. 6 is a block diagram showing another embodiment of the AC voltage phase .pi. / 2 phase shift circuit according to the present invention and a reactive power operation circuit including the .pi. / 2 phase shift circuit.
FIG. 7 is a timing chart for explaining the operation.
In the figure, 30 is an analog / digital converter (hereinafter referred to as A / D) that receives an alternating current signal i and converts it into a digital value
It is called a converter). Reference numeral 31 is an analog-digital converter (hereinafter referred to as an A / D converter) that receives the AC voltage signal v and converts it into a digital value. 32 is a PLL circuit for multiplying the frequency of the AC voltage signal v, 33 is a shift register having an arbitrary number of shift stages, and the output of the A / D converter 31 is used as an input. Here, the PLL circuit 32 is configured to output a pulse having a frequency in which the frequency of the AC voltage signal v is a multiple of 4 of the shift stage number. A multiplier 50 multiplies the output of the A / D converter 30 and the output of the shift register 33, and the output has a reactive power value.
【００３７】次ぎに動作について図７を用いて説明す
る。先ず、交流電圧信号ｖが、ＰＬＬ回路３２の出力を
サンプリングクロックｆｓとしてＡ／Ｄコンバータ３１
によりデジタル値へ変換された状態を図７（ｃ）に示
す。このデジタル値列（ｖＤ0 ，ｖＤ1 ，ｖＤ2 ‥‥
‥）はシフトレジスタ３３に入力され、交流電圧信号ｖ
の周波数（周期Ｔ）をシフト段数の４の倍数の周波数に
逓倍したクロックｆｓでシフトされるので、シフトレジ
スタ３３からの出力は図２（ｄ）に示すように周期Ｔの
１／４（π／２）だけ遅れて出力される。ＰＬＬ回路３
２は、交流電圧信号ｖの周波数が変化しても逓倍数の変
化が無いので、交流電圧信号ｖの５０Ｈｚ，６０Ｈｚの
周波数によって補正の必要のないπ／２移相回路を構成
することができる。一方、交流電流信号ｉは、サンプリ
ングクロックｆｓとしてＡ／Ｄコンバータ３０により図
２（ｅ）に示すようにデジタル値に変換される。乗算器
５０は、電流に相当するＡ／Ｄコンバータ３０の出力
と、π／２遅相した電圧に相当するシフトレジスタ３３
の出力を乗算することにより無効電力Ｑを算出する。Next, the operation will be described with reference to FIG. First, the AC voltage signal v uses the output of the PLL circuit 32 as the sampling clock fs and the A / D converter 31.
The state converted into a digital value by is shown in FIG.7 (c). This digital value sequence (vD 0 , vD 1 , vD 2 ...
...) is input to the shift register 33 and the AC voltage signal v
2 is shifted by the clock fs obtained by multiplying the frequency (cycle T) of the shift frequency to a frequency that is a multiple of 4 of the number of shift stages, the output from the shift register 33 is 1/4 (π) of the cycle T as shown in FIG. / 2) is output with a delay. PLL circuit 3
No. 2 does not change the multiplication factor even if the frequency of the AC voltage signal v changes, so that it is possible to configure a π / 2 phase shift circuit that does not need to be corrected by the frequencies of 50 Hz and 60 Hz of the AC voltage signal v. . On the other hand, the alternating current signal i is converted into a digital value by the A / D converter 30 as a sampling clock fs as shown in FIG. The multiplier 50 includes an output of the A / D converter 30 corresponding to the current and a shift register 33 corresponding to the voltage delayed by π / 2.
The reactive power Q is calculated by multiplying the output of
【００３８】実施例５．図８はこの発明に係る電子式無
効電力量計の他の実施例である。図において、Ａ／Ｄコ
ンバータ３０及びＡＤコンバータ３１は実施例４と同様
の回路であり、サンプリングクロックｆｓは固定の周波
数でＡ／Ｄ変換している。３４はゼロクロス検出回路で
あり、Ａ／Ｄコンバータ３１の出力をもとにゼロクロス
検出を行ない周期Ｔのパルスを出力する。３５はゼロク
ロス検出回路３４により測定された周期Ｔの間のサンプ
リングクロック数（Ｎ）を検出し、Ｎ／４の値を出力す
ることによりπ／２遅相するのに必要なシフト段数を決
定するπ／２検出回路である。３３は任意のシフト段数
を有し複数の出力を持ったシフトレジスタ、３６はπ／
２検出回路３５からの出力をデコードし、シフトレジス
タ３３の複数の出力の内１個を選択し出力するマルチプ
レクサ、５０は実施例４と同様の乗算器である。Example 5. FIG. 8 shows another embodiment of the electronic reactive energy meter according to the present invention. In the figure, the A / D converter 30 and the AD converter 31 are the same circuits as in the fourth embodiment, and the sampling clock fs performs A / D conversion at a fixed frequency. Reference numeral 34 is a zero-cross detection circuit, which performs zero-cross detection based on the output of the A / D converter 31 and outputs a pulse having a period T. Reference numeral 35 detects the number of sampling clocks (N) during the period T measured by the zero-crossing detection circuit 34, and outputs a value of N / 4 to determine the number of shift stages required to delay by π / 2. It is a π / 2 detection circuit. 33 is a shift register having an arbitrary number of shift stages and having a plurality of outputs, and 36 is π /
A multiplexer that decodes the output from the 2 detection circuit 35, selects and outputs one of the plurality of outputs of the shift register 33, and 50 is a multiplier similar to the fourth embodiment.
【００３９】次ぎに動作について図９を用いて説明す
る。交流電圧信号ｖを固定のサンプリングクロックｆｓ
をもとに、Ａ／Ｄコンバータ３１によりデジタル値へ変
換する状態を図９（ｃ）に示す。このデジタル値列（ｖ
Ｄ0 ，ｖＤ1 ，‥‥‥）はシフトレジスタ３３及びマル
チプレクサ３６を介して周期Ｔの１／４（π／２）だけ
遅れて図９（ｄ）のように出力される。ここで、ゼロク
ロス検出回路３４により周期Ｔを測定し、π／２検出回
路３５で周期Ｔ間のサンプリングクロック数（Ｎ）の１
／４を算出している。例えば、Ｔ＝１／６０秒とし、ｆ
ｓ＝１２００Ｈｚのとき、Ｎ＝２０となり、π／２検出
回路３５はＮ／４＝５を出力する。一方、Ｔ＝１／５０
秒とし、ｆｓ＝１２００Ｈｚのとき、Ｎ＝２４となり、
π／２検出回路３５はＮ／４＝６を出力する。以下乗算
器５０は実施例４と同様に無効電力（Ｑ）を算出する。Next, the operation will be described with reference to FIG. A fixed sampling clock fs for the AC voltage signal v
FIG. 9C shows a state in which the A / D converter 31 converts the digital value based on the above. This digital value sequence (v
D 0, vD 1, ‥‥‥) is output shift register 33 and delayed by 1/4 (π / 2) of the period T via the multiplexer 36 as shown in FIG. 9 (d). Here, the zero-cross detection circuit 34 measures the cycle T, and the π / 2 detection circuit 35 measures the sampling clock number (N) between the cycles T by one.
/ 4 is calculated. For example, T = 1/60 seconds, and f
When s = 1200 Hz, N = 20, and the π / 2 detection circuit 35 outputs N / 4 = 5. On the other hand, T = 1/50
Seconds, and when fs = 1200 Hz, N = 24,
The π / 2 detection circuit 35 outputs N / 4 = 6. Thereafter, the multiplier 50 calculates the reactive power (Q) as in the fourth embodiment.
【００４０】実施例６．図１０はこの発明に係る電子式
無効電力量計の他の実施例である。図において、Ａ／Ｄ
コンバータ３０及びＡ／Ｄコンバータ３１、ゼロクロス
検出回路３４、π／２検出回路３５、乗算器５０は実施
例５と同様の動作を行なう回路である。この実施例６に
おいて、３８は書込みアドレスと読出しアドレスを有し
たＲＡＭ読出しアドレスである。書込みアドレスはＡＤ
コンバータ３１が出力される毎に＋１するカウンタであ
り、読出しアドレスは、読出しアドレス＝書込みアドレ
ス−Ｎ／４（Ｎは１周期間のサンプリング数）なる値を
有したものである。３７はＡＤコンバータ３１の出力を
前記書込みアドレスにより保存され、前記読出しアドレ
スによりデータがレジスタ３９に読出される２ポートＲ
ＡＭである。この実施例６では、交流電圧信号ｖのπ／
２遅れをゼロクロス検出回路３４、π／２検出回路３
５、２ポートＲＡＭ３７、ＲＡＭ読出しアドレス３８、
レジスタ３９による構成にしている。Example 6. FIG. 10 shows another embodiment of the electronic reactive energy meter according to the present invention. In the figure, A / D
The converter 30, the A / D converter 31, the zero-cross detection circuit 34, the π / 2 detection circuit 35, and the multiplier 50 are circuits that perform the same operations as in the fifth embodiment. In the sixth embodiment, 38 is a RAM read address having a write address and a read address. Write address is AD
It is a counter that increments by 1 every time the converter 31 is output, and the read address has a value of read address = write address−N / 4 (N is the number of samplings in one period). 37 is a 2-port R for storing the output of the AD converter 31 at the write address and reading the data to the register 39 at the read address.
AM. In the sixth embodiment, π / of the AC voltage signal v
2 delay zero cross detection circuit 34, π / 2 detection circuit 3
5, 2-port RAM 37, RAM read address 38,
The register 39 is used.
【００４１】即ち、交流電圧信号ｖは固定サンプリング
クロックｆｓをもとにＡ／Ｄコンバータ３１によりデジ
タル値に変換されて２ポートＲＡＭ３７に書き込まれ、
ゼロクロス検出器３４、π／２検出回路３５およびＲＡ
Ｍ読出しアドレス３８を経て、π／２遅れに相当する読
出しアドレスによってレジスタに読み出され、実施例
４、５と同様の態様により無効電力Ｑを導出する。That is, the AC voltage signal v is converted into a digital value by the A / D converter 31 based on the fixed sampling clock fs and written in the 2-port RAM 37,
Zero cross detector 34, π / 2 detection circuit 35 and RA
After passing through the M read address 38, the read address corresponding to the delay of π / 2 is read to the register, and the reactive power Q is derived in the same manner as in the fourth and fifth embodiments.
【００４２】実施例７．図１１はこの発明に係る電子式
無効電力量計の他の実施例である。この実施例では、実
施例５のＡ／Ｄコンバータ３０及びＡＤコンバータ３１
をシグマ・デルタ変調回路とデジタルフイルタの組合せ
で実施している。図１３はシグマ・デルタ変調回路の一
実施例であり、入力はサンプリング周波数ｆｓの単位で
加算器９０に取込まれる。加算器９０の出力は、積分器
９１に導入され、積分器９１の出力を比較器９２により
１ビットの論理データとして出力している。出力データ
は遅延回路９３を介し、１ビットＤ／Ａ変換器９４によ
り、加算器９０へフィードバックされている。Example 7. FIG. 11 shows another embodiment of the electronic reactive energy meter according to the present invention. In this embodiment, the A / D converter 30 and the AD converter 31 of the fifth embodiment are used.
Is implemented with a combination of a sigma-delta modulation circuit and a digital filter. FIG. 13 shows an example of the sigma-delta modulation circuit, and the input is taken into the adder 90 in units of the sampling frequency fs. The output of the adder 90 is introduced into the integrator 91, and the output of the integrator 91 is output as 1-bit logical data by the comparator 92. The output data is fed back to the adder 90 by the 1-bit D / A converter 94 via the delay circuit 93.
【００４３】シグマ・デルタ変調回路４０及び４２の出
力をローパスフイルタからなるデジタルフイルタ４１及
び４３を通すことにより、図１２の（ｃ）に示すような
任意分解能のデジタル出力が得られる。デジタルフイル
タ４３の出力は任意のシフト段数を有するシフトレジス
タ４４ａへ入力され、シフトレジスタ４４ａの出力はシ
フト段数分有しており、複数の入力データから１個のデ
ータを選択するマルチプレクサ４５ａへ接続されてい
る。マルチプレクサ４５ａの出力は、サンプリングクロ
ックｆｓの１／Ａ分周する分周回路４６のコントロール
で図１２の（ｄ）（ｅ）に示すようにＡ個につき１個を
シフトレジスタ４４ｂへ入力する。同様にデジタルフイ
ルタ４１の出力も図１２の（ｇ）（ｈ）に示すようにＡ
個につき１個を乗算器５０へ入力する。By passing the outputs of the sigma-delta modulation circuits 40 and 42 through the digital filters 41 and 43 which are low-pass filters, a digital output having an arbitrary resolution as shown in FIG. 12C can be obtained. The output of the digital filter 43 is input to the shift register 44a having an arbitrary number of shift stages, and the output of the shift register 44a has the number of shift stages and is connected to the multiplexer 45a which selects one data from a plurality of input data. ing. The output of the multiplexer 45a is input to the shift register 44b by one for each A as shown in (d) and (e) of FIG. 12 under the control of the frequency dividing circuit 46 that divides the sampling clock fs by 1 / A. Similarly, the output of the digital filter 41 is A as shown in (g) and (h) of FIG.
One is input to the multiplier 50.
【００４４】一方、ゼロクロス検出回路３４により、一
周期Ｔを測定し、π／２検出回路３５で周期Ｔ間のサン
プリングクロック数Ｎをもとに以下の演算を行なう。 Ｙ1 ＝（Ｎ／４）の整数／Ａの余り‥‥‥‥‥（７） Ｙ2 ＝（Ｎ／４）の整数／Ａの商 ‥‥‥‥‥（８） Ａは分周回路４８の分周数 （７）式で示すＹ1 出力をマルチプレクサ４５ａの選択
入力へ、（８）式で示すＹ2 出力をマルチプレクサ４５
ｂの選択入力としている。このコントロールにより、交
流電圧信号を交流電流信号に対しπ／２遅らせている。
例えば、一周期間のサンプリングクロック数Ｎ＝２４，
分周回路４６の分周数Ａ＝４（４分周）のとき、 Ｙ1
＝２，Ｙ2 ＝１となり、マルチプレクサ４５ａの出力は
図１２の（ｄ）に示すように２段シフトし、マルチプレ
クサ４５ｂは図１２の（ｆ）に示すように１段シフトし
た出力となる。この処理によって図１２の（ｆ）（ｈ）
に示すように交流電圧信号が交流電流信号に対しπ／２
遅れとなる。On the other hand, the zero-cross detection circuit 34 measures one cycle T, and the π / 2 detection circuit 35 performs the following calculation based on the sampling clock number N during the cycle T. Y 1 = integer of (N / 4) / remainder of A (7) Y 2 = integer of (N / 4) / quotient of A (8) A is a divider circuit 48 The Y 1 output shown in equation (7) is input to the selection input of the multiplexer 45a, and the Y 2 output shown in equation (8) is input to the multiplexer 45.
This is a selection input for b. By this control, the AC voltage signal is delayed by π / 2 with respect to the AC current signal.
For example, the number of sampling clocks in one cycle N = 24,
When the frequency division number of the frequency dividing circuit 46 is A = 4 (4 frequency division), Y 1
= 2, Y 2 = 1 and the output of the multiplexer 45a is shifted by two stages as shown in FIG. 12D, and the multiplexer 45b is shifted by one stage as shown in FIG. 12F. By this processing, (f) and (h) of FIG.
As shown in, the AC voltage signal is π / 2 relative to the AC current signal.
Be late.
【００４５】実施例８．図１４はこの発明に係る電子式
無効電力量計の他の実施例である。この実施例は、実施
例７の構成の中で、シフトレジスタ４４ｂとマルチプレ
クサ４７ｂの回路を実施例６で示した２ポートＲＡＭ３
７とＲＡＭ読出しアドレス３８の回路で構成したもの
で、実施例７と同様に交流電圧信号が交流電流信号に対
してπ／２遅れとなる。Example 8. FIG. 14 shows another embodiment of the electronic reactive energy meter according to the present invention. In this embodiment, in the configuration of the seventh embodiment, the circuit of the shift register 44b and the multiplexer 47b is the two-port RAM 3 shown in the sixth embodiment.
7 and the RAM read address circuit 38, the AC voltage signal is delayed by π / 2 with respect to the AC current signal as in the case of the seventh embodiment.
【００４６】実施例９．図１５はこの発明に係る電子式
無効電力量計の他の実施例である。この実施例は、実施
例７の構成の中で、シフトレジスタ４４ａ及びマルチプ
レクサ４５ａの回路を、シグマ・デルタ変調回路４２と
デジタルフイルタ４３の間に設置した構成になってい
る。更に、ゼロクロス検出回路３４の入力信号は交流電
圧信号ｖのアナログ信号としたもので、同様に交流電圧
信号が交流電流信号に対しπ／２遅れとなる。Example 9. FIG. 15 shows another embodiment of the electronic reactive energy meter according to the present invention. In this embodiment, the circuits of the shift register 44a and the multiplexer 45a in the structure of the seventh embodiment are installed between the sigma-delta modulation circuit 42 and the digital filter 43. Further, the input signal of the zero-cross detection circuit 34 is an analog signal of the AC voltage signal v, and similarly, the AC voltage signal is delayed by π / 2 with respect to the AC current signal.
【００４７】実施例１０．図１６はこの発明に係る電子
式無効電力量計の他の実施例である。この実施例は、実
施例９の構成の中で、シフトレジスタ４４ｂとマルチプ
レクサ４５ｂの回路を、実施例８の２ポートＲＡＭ３７
とＲＡＭ読出しアドレス３８及びレジスタ３９で構成し
たもので、同様に交流電圧信号が交流電流信号に対しπ
／２遅れとなる。Example 10. FIG. 16 shows another embodiment of the electronic reactive watt hour meter according to the present invention. In this embodiment, the circuit of the shift register 44b and the multiplexer 45b in the configuration of the ninth embodiment is the 2-port RAM 37 of the eighth embodiment.
And the RAM read address 38 and the register 39. Similarly, the AC voltage signal is π relative to the AC current signal.
/ 2 delay.
【００４８】なお、上記実施例５ないし実施例１０の電
子式無効電力量計における、計量回路あるいは表示器な
どは実施例２，３と同様のものであるため図示及び説明
を省略している。また、いずれも電子式電力量計あるい
は最大需要電力計などを付加することにより複合計器に
構成することができるものである。また、電子式無効電
力量計および複合計器においては、入力される電圧と電
流の関係を逆にしてもよい。Since the measuring circuit, the display and the like in the electronic reactive watt hour meters of the fifth to tenth embodiments are the same as those of the second and third embodiments, their illustration and description are omitted. In addition, any of them can be configured as a composite meter by adding an electronic power meter or a maximum demand power meter. Further, in the electronic reactive watt hour meter and the composite meter, the relationship between the input voltage and the current may be reversed.
【００４９】[0049]
【発明の効果】以上のように、この発明に係るπ／２移
相回路は、電気量をパルス幅変調回路によって変換する
と共に、このパルス幅変換信号を任意のシフト段数を有
するシフトレジスタに入力し、クロック信号発生回路か
ら交流電気量の周波数を上記シフトレジスタのシフト段
数の４の倍数の周波数に逓倍した信号をシフトレジスタ
の制御クロックとして与えることにより、π／２移相回
路を構成したもので、周波数の影響を受けないπ／２移
相回路を得ることができる。As described above, in the π / 2 phase shift circuit according to the present invention, the electric quantity is converted by the pulse width modulation circuit and the pulse width conversion signal is inputted to the shift register having an arbitrary number of shift stages. Then, a π / 2 phase shift circuit is configured by applying a signal obtained by multiplying the frequency of the AC electricity quantity to a frequency that is a multiple of 4 of the number of shift stages of the shift register as a control clock of the shift register from the clock signal generation circuit. Thus, it is possible to obtain a π / 2 phase shift circuit that is not affected by the frequency.
【００５０】また、この発明に係る無効電力計は、この
π／２移相回路によって交流電圧または電流信号をπ／
２移相し、この移相した信号によって交流電流または電
圧信号と、これを反転した交流電流または電圧信号とを
切り換えて出力させ、この出力を平均化することによっ
て無効電力を得るようにしたもので、商用電源周波数の
地域向け別に補正係数を変える必要のない無効電力量計
を得ることができる。Further, the reactive power meter according to the present invention uses this π / 2 phase shift circuit to convert an AC voltage or current signal into π /
Phase-shifted by two, the alternating current or voltage signal and the inverted alternating current or voltage signal are switched by the phase-shifted signal and output, and reactive power is obtained by averaging this output. Thus, it is possible to obtain a reactive energy meter which does not require changing the correction coefficient for each region of the commercial power frequency.
【００５１】そして複合計器では、この無効電力量計
に、電力計を付加したものでは、パルス幅変調回路、反
転手段（反転増幅器）が共用となり、計器の低価格、小
形化に寄与できる。In the composite meter, if the wattmeter is added to the reactive energy meter, the pulse width modulation circuit and the inverting means (inverting amplifier) are commonly used, which contributes to the cost reduction and downsizing of the meter.
【００５２】更に、シグマ・デルタ変調回路、π／２検
出回路、選択回路（マルチプレクサ）、記憶回路（２ポ
ートＲＡＭ）などを組合わせることにより、回路規模が
小さく、ＩＣの集積度が向上し、また、高精度のπ／２
移相回路、無効電力量計を実現できるなどの効果が得ら
れる。Further, by combining a sigma-delta modulation circuit, a π / 2 detection circuit, a selection circuit (multiplexer), a storage circuit (2-port RAM), etc., the circuit scale is small and the degree of integration of the IC is improved. In addition, highly accurate π / 2
The effect that a phase shift circuit and a reactive energy meter can be realized can be obtained.
【図１】この発明の実施例１の交流電圧位相π／２移相
回路を示すブロック図である。FIG. 1 is a block diagram showing an AC voltage phase π / 2 phase shift circuit according to a first embodiment of the present invention.
【図２】実施例１のπ／２移相回路の動作説明用タイミ
ングチャートである。FIG. 2 is a timing chart for explaining the operation of the π / 2 phase shift circuit of the first embodiment.
【図３】この発明の実施例２の電子式無効電力量計の構
成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of an electronic reactive watt hour meter according to a second embodiment of the present invention.
【図４】実施例２の無効電力量への変換動作を説明する
タイミングチャートである。FIG. 4 is a timing chart illustrating a conversion operation into a reactive power amount according to the second embodiment.
【図５】この発明の実施例３の複合計器の構成を示すブ
ロック図である。FIG. 5 is a block diagram showing a configuration of a compound instrument of Example 3 of the present invention.
【図６】この発明の実施例４の交流電圧位相π／２移相
回路及び実施例５の電子式無効電力量計の構成を示すブ
ロック図である。FIG. 6 is a block diagram showing configurations of an AC voltage phase π / 2 phase shift circuit according to a fourth embodiment of the present invention and an electronic reactive watt hour meter according to the fifth embodiment.
【図７】実施例４のπ／２移相回路の動作説明用タイミ
ングチャートである。FIG. 7 is a timing chart for explaining the operation of the π / 2 phase shift circuit of the fourth embodiment.
【図８】この発明の実施例５の電子式無効電力量計の構
成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of an electronic reactive watt hour meter according to a fifth embodiment of the present invention.
【図９】実施例５の無効電力量への変換動作を説明する
タイミングチャートである。FIG. 9 is a timing chart illustrating a conversion operation into reactive power amount according to the fifth embodiment.
【図１０】この発明の実施例６の電子式無効電力量計の
構成を示すブロック図である。FIG. 10 is a block diagram showing a configuration of an electronic reactive watt hour meter according to a sixth embodiment of the present invention.
【図１１】この発明の実施例７の電子式無効電力量計の
構成を示すブロック図である。FIG. 11 is a block diagram showing a configuration of an electronic reactive watt hour meter according to a seventh embodiment of the present invention.
【図１２】実施例７の無効電力量への変換動作を説明す
るタイミングチャートである。FIG. 12 is a timing chart illustrating a conversion operation into reactive power amount according to the seventh embodiment.
【図１３】実施例７におけるシグマ・デルタ変調回路の
構成を示すブロック図である。FIG. 13 is a block diagram illustrating a configuration of a sigma-delta modulation circuit according to a seventh embodiment.
【図１４】この発明の実施例８の電子式無効電力量計の
構成を示すブロック図である。FIG. 14 is a block diagram showing a configuration of an electronic reactive energy meter of Example 8 of the present invention.
【図１５】この発明の実施例９の電子式無効電力量計の
構成を示すブロック図である。FIG. 15 is a block diagram showing a configuration of an electronic reactive energy meter of Example 9 of the present invention.
【図１６】この発明の実施例１０の電子式無効電力量計
の構成を示すブロック図である。FIG. 16 is a block diagram showing the configuration of an electronic reactive energy meter of Example 10 of the present invention.
【図１７】従来の電子式無効電力量計の全体構成を示す
ブロック図である。FIG. 17 is a block diagram showing an overall configuration of a conventional electronic reactive energy meter.
【図１８】従来の電子式無効電力量計の移相回路の構成
図である。FIG. 18 is a configuration diagram of a phase shift circuit of a conventional electronic reactive energy meter.
１１ 電圧−パルス幅変調回路 １２ ＰＬＬ回路 １３ シフトレジスタ １４ 反転増幅器 １６，２１ スイッチ回路 １７，２２ ローパスフイルタ １８，２３ 電圧−パルス幅変調回路 １９，２４ 計量回路 ３０，３１ Ａ／Ｄコンバータ ３２ ＰＬＬ回路 ３３，４４ シフトレジスタ ３４ ゼロクロス検出回路 ３５ π／２検出回路 ３６，４５ マルチプレクサ ３７ ２ポートＲＡＭ ３８ ＲＡＭ読出しアドレス ５０ 乗算器 11 Voltage-Pulse Width Modulation Circuit 12 PLL Circuit 13 Shift Register 14 Inverting Amplifier 16,21 Switch Circuit 17,22 Low Pass Filter 18,23 Voltage-Pulse Width Modulation Circuit 19,24 Metering Circuit 30,31 A / D Converter 32 PLL Circuit 33,44 shift register 34 zero-cross detection circuit 35 π / 2 detection circuit 36,45 multiplexer 37 2-port RAM 38 RAM read address 50 multiplier
Claims (10)
ス幅変調回路、所定のシフト段数を有し上記パルス幅変
調回路からの出力が入力されるシフトレジスタ、上記交
流電気量の周波数を上記シフトレジスタのシフト段数の
４の倍数の周波数に逓倍した信号を導出し、上記シフト
レジスタにクロック信号として与えるクロック信号発生
回路を備えたことを特徴とするπ／２移相回路。1. A pulse width modulation circuit for converting an AC electricity quantity into a pulse width train, a shift register having a predetermined number of shift stages to which the output from the pulse width modulation circuit is inputted, and a frequency of the AC electricity quantity A .pi. / 2 phase shift circuit comprising a clock signal generating circuit for deriving a signal multiplied by a frequency which is a multiple of 4 of the number of shift stages of the shift register and giving the signal to the shift register as a clock signal.
流値に対応するパルス幅列に変換するパルス幅変調回
路、所定のシフト段数を有し上記パルス幅変調回路から
の出力が入力されるシフトレジスタ、上記交流電圧また
は電流信号の周波数を上記シフト段数の４の倍数の周波
数に逓倍した信号を導出し、上記シフトレジスタにクロ
ック信号として与えるクロック信号発生回路、入力され
る交流電流または電圧信号と、反転された交流電流また
は電圧信号とを切り換えるよう上記シフトレジスタによ
って制御されるスイッチ回路、このスイッチ回路の出力
を平均化する平均化回路、この平均化回路の出力を積分
して計数パルスに変換するパルス変換回路、このパルス
変換回路の出力を累計計数して無効電力量として計量す
る計量回路を備えたことを特徴とする無効電力量計。2. A pulse width modulation circuit for converting an AC voltage or current signal into a pulse width train corresponding to a voltage or current value, and a shift register having a predetermined number of shift stages and receiving an output from the pulse width modulation circuit. A clock signal generation circuit for deriving a signal obtained by multiplying the frequency of the AC voltage or current signal to a frequency that is a multiple of 4 of the shift stage, and supplying the signal to the shift register as a clock signal, an AC current or voltage signal to be input, A switch circuit controlled by the shift register so as to switch between an inverted alternating current or voltage signal, an averaging circuit for averaging the output of the switch circuit, an output of the averaging circuit is integrated and converted into counting pulses. A pulse conversion circuit and a weighing circuit that counts the output of this pulse conversion circuit as cumulative reactive energy And a reactive energy meter characterized by.
流信号値に対応するパルス幅列に変換するパルス幅変調
回路、所定のシフト段数を有し上記パルス幅変調回路か
らの出力が入力されるシフトレジスタ、上記交流電圧ま
たは電流信号の周波数を上記シフト段数の４の倍数の周
波数に逓倍した信号を上記シフトレジスタのクロック信
号として出力するクロック信号発生回路、入力される交
流電流または電圧信号と反転された交流電流または電圧
信号とを切換えるよう上記シフトレジスタによって制御
される第１のスイッチ回路、この第１のスイッチ回路の
出力を平均化する第１の平均化回路、この第１の平均化
回路の出力を積分して計数パルスに変換する第１のパル
ス変換回路、この第１のパルス変換回路の出力を累計計
数して無効電力量として計量する第１の計量回路、入力
される交流電流または電圧信号と反転された交流電流ま
たは電圧信号とを切換えるよう上記パルス幅変調回路に
よって制御される第２のスイッチ回路、この第２のスイ
ッチ回路の出力を平均化する第２の平均化回路、この第
２の平均化回路の出力を積分して計数パルスに変換する
第２のパルス変換回路、この第２のパルス変換回路の出
力を累計計数して電力量として計量する第２の計量回路
を備えたことを特徴とする複合計器。3. A pulse width modulation circuit for converting an AC voltage or current signal into a pulse width train corresponding to a voltage or current signal value, and a shift having a predetermined number of shift stages to which an output from the pulse width modulation circuit is input. A register, a clock signal generation circuit that outputs a signal obtained by multiplying the frequency of the AC voltage or current signal to a frequency that is a multiple of four of the number of shift stages, as a clock signal of the shift register, and an inverted AC current or voltage signal that is input. A first switch circuit controlled by the shift register to switch between an alternating current or voltage signal, a first averaging circuit for averaging the output of the first switch circuit, and a first averaging circuit of the first averaging circuit. A first pulse conversion circuit that integrates the output and converts it into a counting pulse, and cumulatively counts the output of this first pulse conversion circuit to obtain the reactive power amount. And a second switch circuit controlled by the pulse width modulation circuit so as to switch between the input alternating current or voltage signal and the inverted alternating current or voltage signal. A second averaging circuit for averaging the output of the switch circuit, a second pulse converting circuit for integrating the output of the second averaging circuit and converting it into a counting pulse, and an output of the second pulse converting circuit. A composite meter equipped with a second metering circuit for cumulatively counting and metering as electric energy.
ナログ・デジタル変換器、所定のシフト段数を有し上記
アナログ・デジタル変換器の出力が入力されるシフトレ
ジスタ、上記交流電気量の周波数を上記シフトレジスタ
のシフト段数の４の倍数の周波数に逓倍した信号を上記
アナログ・デジタル変換器のサンプリングクロック信号
および上記シフトレジスタのクロック信号として出力す
るクロック信号発生回路を備えたことを特徴とするπ／
２移相回路。4. An analog-to-digital converter for converting an alternating-current electricity quantity into a digital value sequence, a shift register having a predetermined number of shift stages to which an output of the analog-digital converter is inputted, and a frequency of the alternating-current electricity quantity. A clock signal generating circuit for outputting a signal multiplied to a frequency that is a multiple of 4 of the number of shift stages of the shift register as a sampling clock signal of the analog-digital converter and a clock signal of the shift register. /
2 phase shift circuit.
に変換する第１のアナログ・デジタル変換器、交流電流
または電圧信号をデジタル値列に変換する第２のアナロ
グ・デジタル変換器、所定のシフト段数を有し上記第１
のアナログ・デジタル変換器の出力が入力されるシフト
レジスタ、上記交流電圧または電流信号の周波数を上記
シフトレジスタのシフト段数の４の倍数の周波数に逓倍
した信号を上記第１および第２のアナログ・デジタル変
換器のサンプリングクロック信号および上記シフトレジ
スタのクロック信号として出力するクロック信号発生回
路、上記第２のアナログ・デジタル変換器の出力と上記
シフトレジスタの出力を入力する乗算器を備えたことを
特徴とする無効電力量計。5. A first analog-digital converter for converting an AC voltage or current signal into a digital value sequence, a second analog-digital converter for converting an AC current or voltage signal into a digital value sequence, and a predetermined shift. The first with the number of steps
A shift register to which the output of the analog-to-digital converter is input, and a signal obtained by multiplying the frequency of the AC voltage or current signal by a frequency that is a multiple of 4 of the number of shift stages of the shift register. A clock signal generating circuit for outputting the sampling clock signal of the digital converter and the clock signal of the shift register, and a multiplier for inputting the output of the second analog-digital converter and the output of the shift register. And a reactive energy meter.
に変換する第１のアナログ・デジタル変換器、交流電流
または電圧信号をデジタル値列に変換する第２のアナロ
グ・デジタル変換器、所定のシフト段数を有し上記第１
のアナログ・デジタル変換器の出力が入力されるシフト
レジスタ、このシフトレジスタの複数の出力のうち、１
つの出力を選択する選択回路、上記交流電圧または電流
信号の一周期を検出する周期検出器、上記交流電圧また
は電流信号の一周期の１／４を算出し、算出した値に対
応して上記選択回路へ選択信号を出力するπ／２検出回
路、上記第２のアナログ・デジタル変換器の出力と上記
選択回路の出力を入力とする乗算器を備えたことを特徴
とする無効電力量計。6. A first analog-digital converter for converting an AC voltage or current signal into a digital value sequence, a second analog-digital converter for converting an AC current or voltage signal into a digital value sequence, and a predetermined shift. The first with the number of steps
Shift register to which the output of the analog-to-digital converter of
Selection circuit for selecting one output, a cycle detector for detecting one cycle of the AC voltage or current signal, 1/4 of one cycle of the AC voltage or current signal, and the selection corresponding to the calculated value A reactive energy meter comprising: a π / 2 detection circuit that outputs a selection signal to the circuit; and a multiplier that receives the output of the second analog-digital converter and the output of the selection circuit.
に変換する第１のアナログ・デジタル変換器、交流電流
または電圧信号をデジタル値列に変換する第２のアナロ
グ・デジタル変換器、上記第１のアナログ・デジタル変
換器の出力が書き込まれる記憶回路、上記交流電圧また
は電流信号の一周期を検出する周期検出器、上記交流電
圧または電流信号の一周期の１／４を算出し、算出した
値に対応して上記記憶回路へ読出信号を出力するπ／２
検出回路、上記記憶回路から読み出されたデータと、上
記第２のアナログ・デジタル変換器の出力とを入力とす
る乗算器を備えたことを特徴とする無効電力量計。7. A first analog-digital converter for converting an AC voltage or current signal into a digital value string, a second analog-digital converter for converting an AC current or voltage signal into a digital value string, and the first analog-digital converter. A storage circuit into which the output of the analog-to-digital converter is written, a cycle detector for detecting one cycle of the AC voltage or current signal, and a value calculated by calculating 1/4 of one cycle of the AC voltage or current signal. Π / 2 for outputting a read signal to the memory circuit corresponding to
A reactive power meter comprising: a detection circuit; and a multiplier that receives the data read from the storage circuit and the output of the second analog-digital converter.
に変換する第１のアナログ・デジタル変換器、交流電流
または電圧信号をデジタル値列に変換する第２のアナロ
グ・デジタル変換器、所定のシフト段数を有し、上記第
１のアナログ・デジタル変換器の出力が入力される第１
のシフトレジスタ、この第１のシフトレジスタの複数の
出力のうち、１つの出力を選択する第１の選択回路、こ
の第１の選択回路の出力から１／ｎの割合で間引かれた
データを入力とする所定のシフト段数を有する第２のシ
フトレジスタ、この第２のシフトレジスタの複数の出力
のうち、１つの出力を選択する第２の選択回路、上記交
流電圧または電流信号の一周期を検出する周期検出器、
上記交流電圧または電流信号の一周期の１／４を算出
し、算出した値に対応して上記第１の選択回路および第
２の選択回路へ選択信号を出力するπ／２検出回路、上
記第２の選択回路の出力と、上記第２のアナログ・デジ
タル変換器の出力から１／ｎの割合で間引かれたデータ
とを入力とする乗算器を備えたことを特徴とする無効電
力量計。8. A first analog-to-digital converter for converting an AC voltage or current signal into a digital value sequence, a second analog-to-digital converter for converting an AC current or voltage signal into a digital value sequence, and a predetermined shift. A first number having a number of stages, to which the output of the first analog-digital converter is input
Shift register, a first selection circuit that selects one of the plurality of outputs of the first shift register, and data that is thinned out at a rate of 1 / n from the output of the first selection circuit. A second shift register having a predetermined number of shift stages as an input, a second selection circuit that selects one output from a plurality of outputs of the second shift register, and one cycle of the AC voltage or current signal. Cycle detector to detect,
A π / 2 detection circuit that calculates 1/4 of one cycle of the AC voltage or current signal and outputs a selection signal to the first selection circuit and the second selection circuit corresponding to the calculated value; A reactive energy meter characterized by comprising a multiplier having as inputs the output of the second selection circuit and the data decimated at a ratio of 1 / n from the output of the second analog-digital converter. .
に変換する第１のアナログ・デジタル変換器、交流電流
または電圧信号をデジタル値列に変換する第２のアナロ
グ・デジタル変換器、所定のシフト段数を有し、上記第
１のアナログ・デジタル変換器の出力が入力されるシフ
トレジスタ、このシフトレジスタの複数の出力のうち、
１つの出力を選択する選択回路、この選択回路の出力か
ら１／ｎの割合で間引かれたデータが書き込まれる記憶
回路、上記交流電圧または電流信号の一周期を検出する
周期検出器、上記交流電圧または電流信号の一周期の１
／４を算出し、算出した値に対応して上記記憶回路へ読
出信号を出力するπ／２検出回路、上記記憶回路から読
み出されたデータと、上記第２のアナログ・デジタル変
換器の出力から１／ｎの割合で間引かれたデータとを入
力とする乗算器を備えたことを特徴とする無効電力量
計。9. A first analog-digital converter for converting an AC voltage or current signal into a digital value sequence, a second analog-digital converter for converting an AC current or voltage signal into a digital value sequence, and a predetermined shift. A shift register having a number of stages and to which the output of the first analog-digital converter is input;
Selection circuit for selecting one output, storage circuit in which data thinned from the output of the selection circuit at a ratio of 1 / n is written, cycle detector for detecting one cycle of the AC voltage or current signal, AC 1 of one cycle of voltage or current signal
/ 4, a π / 2 detection circuit that outputs a read signal to the storage circuit according to the calculated value, the data read from the storage circuit, and the output of the second analog-digital converter To a data decimated at a ratio of 1 / n and a multiplier as an input.
器は、それぞれ第１および第２のシグマ・デルタ変調回
路およびデジタルフィルタから構成されると共に、第１
のシフトレジスタおよび第１の選択回路は、第１のシグ
マ・デルタ変調回路およびデジタルフィルタの間に挿入
され、このデジタルフィルタの出力が１／ｎの割合で間
引かれるよう構成されていることを特徴とする請求項８
または請求項９記載の無効電力量計。10. The first and second analog-to-digital converters respectively include first and second sigma-delta modulation circuits and digital filters, and
The shift register and the first selection circuit of the digital filter are inserted between the first sigma-delta modulation circuit and the digital filter, and the output of the digital filter is decimated at a ratio of 1 / n. Claim 8 characterized by
Alternatively, the reactive energy meter according to claim 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181299A JP3026533B2 (en) | 1992-11-18 | 1993-07-22 | Reactive energy meter |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30870792 | 1992-11-18 | ||
| JP4-308707 | 1992-11-18 | ||
| JP5181299A JP3026533B2 (en) | 1992-11-18 | 1993-07-22 | Reactive energy meter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06207955A true JPH06207955A (en) | 1994-07-26 |
| JP3026533B2 JP3026533B2 (en) | 2000-03-27 |
Family
ID=26500542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181299A Expired - Fee Related JP3026533B2 (en) | 1992-11-18 | 1993-07-22 | Reactive energy meter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3026533B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496783B1 (en) | 1999-03-05 | 2002-12-17 | Kabushiki Kaisha Toshiba | Electric power calculation system |
| JP2009050112A (en) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | Control system of reactive power compensator |
| JP2009050111A (en) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | Control system of reactive power compensator |
| CN110319894A (en) * | 2019-06-28 | 2019-10-11 | 金卡智能集团股份有限公司 | A kind of pulse signal detection circuit applied to measuring instrument |
| CN114019224A (en) * | 2021-09-22 | 2022-02-08 | 国营芜湖机械厂 | Aviation alternating current parameter testing method |
| CN117388570A (en) * | 2023-12-12 | 2024-01-12 | 国网浙江省电力有限公司平阳县供电公司 | DC electric energy meter and electric energy metering method |
-
1993
- 1993-07-22 JP JP5181299A patent/JP3026533B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496783B1 (en) | 1999-03-05 | 2002-12-17 | Kabushiki Kaisha Toshiba | Electric power calculation system |
| JP2009050112A (en) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | Control system of reactive power compensator |
| JP2009050111A (en) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | Control system of reactive power compensator |
| CN110319894A (en) * | 2019-06-28 | 2019-10-11 | 金卡智能集团股份有限公司 | A kind of pulse signal detection circuit applied to measuring instrument |
| CN110319894B (en) * | 2019-06-28 | 2024-02-13 | 金卡智能集团股份有限公司 | Pulse signal detection circuit applied to metering instrument |
| CN114019224A (en) * | 2021-09-22 | 2022-02-08 | 国营芜湖机械厂 | Aviation alternating current parameter testing method |
| CN117388570A (en) * | 2023-12-12 | 2024-01-12 | 国网浙江省电力有限公司平阳县供电公司 | DC electric energy meter and electric energy metering method |
| CN117388570B (en) * | 2023-12-12 | 2024-02-13 | 国网浙江省电力有限公司平阳县供电公司 | DC electric energy meter and electric energy metering method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3026533B2 (en) | 2000-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0510956A1 (en) | Method for determining electrical energy consumption | |
| US4058768A (en) | Two-way electronic kWh meter | |
| JP2005536722A (en) | Method and apparatus for obtaining power calculation parameters | |
| JPH06222092A (en) | Accumulator-type phase digitizer | |
| US4291377A (en) | Apparatus for measuring electrical power | |
| US4486707A (en) | Gain switching device with reduced error for watt meter | |
| US4920312A (en) | Multiplier | |
| JPH06207955A (en) | Pi/2 phase shift circuit, reactive energy meter and composite meter employing it | |
| US6433723B1 (en) | Analog-to-digital conversion with reduced error | |
| JP3349102B2 (en) | Test method of electronic watt-hour meter and electronic watt-hour meter | |
| JP2813508B2 (en) | Electronic watt-hour meter | |
| US6304202B1 (en) | Delay correction system and method for a voltage channel in a sampled data measurement system | |
| Schuster | Thermal instrument for measurement of voltage, current, power, and energy at power frequencies | |
| EP1038380B1 (en) | Phase digitizer for radio communications | |
| JPH0711544B2 (en) | Electronic phase shift circuit and electronic reactive energy meter | |
| JPH05133987A (en) | Electric watt-hour meter | |
| KR840002376B1 (en) | Electronic electric-energy meter | |
| JPH0646200B2 (en) | Electronic reactive energy meter | |
| JP2005134210A (en) | Ac power meter and ac watt-hour meter | |
| RU2099718C1 (en) | Multiphase electricity meter | |
| JPH0472191B2 (en) | ||
| Robinson | A watt-hour meter-the solid state polyphase kind | |
| JP3369500B2 (en) | Electronic reactive power measurement device | |
| JPH08233873A (en) | Two-way watt-hour meter | |
| RU2057294C1 (en) | Instrument transducer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |