JP2813508B2 - Electronic watt-hour meter - Google Patents

Electronic watt-hour meter

Info

Publication number
JP2813508B2
JP2813508B2 JP14151892A JP14151892A JP2813508B2 JP 2813508 B2 JP2813508 B2 JP 2813508B2 JP 14151892 A JP14151892 A JP 14151892A JP 14151892 A JP14151892 A JP 14151892A JP 2813508 B2 JP2813508 B2 JP 2813508B2
Authority
JP
Japan
Prior art keywords
shift register
current
voltage
quantized
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14151892A
Other languages
Japanese (ja)
Other versions
JPH05333067A (en
Inventor
徹 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14151892A priority Critical patent/JP2813508B2/en
Publication of JPH05333067A publication Critical patent/JPH05333067A/en
Application granted granted Critical
Publication of JP2813508B2 publication Critical patent/JP2813508B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、有効電力量や無効電
力量を計量する電子式電力量計に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic watt-hour meter for measuring active power and reactive power.

【0002】[0002]

【従来の技術】従来の電子式電力量計の構成を図7を参
照しながら説明する。図7は、従来の電子式電力量計を
示すブロック図である。
2. Description of the Related Art The configuration of a conventional electronic watt-hour meter will be described with reference to FIG. FIG. 7 is a block diagram showing a conventional electronic watt-hour meter.

【0003】図7において、1は需要家で消費される交
流電流に比例した電流信号の入力端子、2は需要家に供
給される交流電圧に比例した電圧信号の入力端子であ
る。3は交流電圧及び交流電流を検出するセンサ(図示
せず)による上記電圧信号と上記電流信号の位相ずれを
調整する位相調整装置であり、可変抵抗4、抵抗5、コ
ンデンサ6、7により構成されている。
In FIG. 7, reference numeral 1 denotes an input terminal of a current signal proportional to an alternating current consumed by a customer, and reference numeral 2 denotes an input terminal of a voltage signal proportional to an AC voltage supplied to the customer. Reference numeral 3 denotes a phase adjustment device that adjusts a phase shift between the voltage signal and the current signal by a sensor (not shown) that detects an AC voltage and an AC current, and includes a variable resistor 4, a resistor 5, and capacitors 6 and 7. ing.

【0004】また、8は位相調整装置3を介して出力さ
れる電圧信号と入力端子1に入力された電流信号とを乗
算して電力を算出する乗算器、9は乗算器8の出力を加
算して電力量を算出する加算器、10は電力量を表示す
る電力量表示器である。
[0004] Further, a multiplier 8 multiplies a voltage signal output via the phase adjusting device 3 by a current signal input to the input terminal 1 to calculate power, and 9 adds an output of the multiplier 8. An adder 10 for calculating the power amount is a power amount indicator for displaying the power amount.

【0005】従来の電力量計は、位相調整装置3が抵抗
4、5、及びコンデンサ6、7を用いているために位相
調整を実施することにより、本来の電圧信号が変動す
る。また、周波数の変化においても、電圧信号が変動す
る。
In the conventional watt-hour meter, the original voltage signal fluctuates by performing the phase adjustment because the phase adjustment device 3 uses the resistors 4 and 5 and the capacitors 6 and 7. In addition, the voltage signal fluctuates even when the frequency changes.

【0006】[0006]

【発明が解決しようとする課題】上述したような従来の
電子式電力量計では、位相調整装置3が抵抗4、5、及
びコンデンサ6、7を用いているために位相調整を実施
することにより、本来の電圧信号が変動し、また、周波
数の変化においても、電圧信号が変動するという問題点
があった。
In the conventional electronic watt-hour meter as described above, since the phase adjusting device 3 uses the resistors 4 and 5 and the capacitors 6 and 7, the phase is adjusted. However, there has been a problem that the original voltage signal fluctuates and the voltage signal fluctuates even when the frequency changes.

【0007】この発明は、前述した問題点を解決するた
めになされたもので、電圧信号及び電流信号を量子化
し、この量子化したディジタル信号によって位相調整を
行うことにより、計量の精度を向上でき、IC化が可能
となり、コストを低減でき、信頼性を向上でき、かつ、
位相調整の自動化を図ることができる電子式電力量計を
得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is possible to improve the accuracy of measurement by quantizing a voltage signal and a current signal and performing phase adjustment using the quantized digital signal. , IC can be realized, cost can be reduced, reliability can be improved, and
An object of the present invention is to provide an electronic watt-hour meter capable of automating phase adjustment.

【0008】また、この発明は、信号周波数と比較して
非常に高い周波数で変換動作を行うことによって、高い
変換精度を実現するオーバーサンプリング形アナログ・
ディジタル変換器を利用して安価で小型の高精度な位相
調整装置、90度移相装置を実現することができる電子
式電力量計を得ることを目的とする。
Further, the present invention provides an oversampling type analog / digital converter which realizes a high conversion accuracy by performing a conversion operation at a very high frequency as compared with a signal frequency.
It is an object of the present invention to provide an electronic watt-hour meter capable of realizing an inexpensive, compact, high-precision phase adjuster and a 90-degree phase shifter using a digital converter.

【0009】[0009]

【0010】[0010]

【0011】[0011]

【課題を解決するための手段】この発明の請求項1に係
る電子式電力量計は、次に掲げる手段を備えたものであ
る。 〔1〕 交流電流を量子化された数値に変換する電流Δ
Σ変調手段。 〔2〕 交流電圧を量子化された数値に変換する電圧Δ
Σ変調手段。 〔3〕 前記量子化された交流電流をm個記憶する第1
のシフトレジスタ手段。 〔4〕 前記量子化された交流電圧をn(n>m)個記
憶する第2のシフトレジスタ手段。 〔5〕 前記電流△Σ変調手段、前記電圧ΔΣ変調手
段、前記第1のシフトレジスタ手段及び前記第2のシフ
トレジスタ手段にサンプリングクロックを供給するサン
プリングクロック供給手段。 〔6〕 前記第2のシフトレジスタ手段のn個の出力の
うち1個だけを選択する位相調整手段。 〔7〕 ディジタルフィルタを経た前記第1のシフトレ
ジスタ手段及び前記位相調整手段の出力に基づいて電力
量を演算する演算手段。
An electronic watt-hour meter according to a first aspect of the present invention includes the following means. [1] Current Δ for converting AC current to a quantized numerical value
ΣModulation means. [2] Voltage Δ for converting AC voltage into a quantized numerical value
ΣModulation means. [3] A first memory for storing m quantized AC currents
Shift register means. [4] Second shift register means for storing n (n> m) quantized AC voltages. [5] Sampling clock supply means for supplying a sampling clock to the current △ Σ modulation means, the voltage ΔΣ modulation means, the first shift register means and the second shift register means. [6] Phase adjusting means for selecting only one of the n outputs of the second shift register means. [7] Calculation means for calculating the electric energy based on the outputs of the first shift register means and the phase adjustment means which have passed through the digital filter.

【0012】この発明の請求項2に係る電子式電力量計
は、次に掲げる手段を備えたものである。 〔1〕 交流電流を量子化された数値に変換する電流Δ
Σ変調手段。 〔2〕 交流電圧を量子化された数値に変換する電圧Δ
Σ変調手段。 〔3〕 前記量子化された交流電流をn個記憶する第1
のシフトレジスタ手段。 〔4〕 前記量子化された交流電圧をm(n>m)個記
憶する第2のシフトレジスタ手段。 〔5〕 前記電流△Σ変調手段、前記電圧ΔΣ変調手
段、前記第1のシフトレジスタ手段及び前記第2のシフ
トレジスタ手段にサンプリングクロックを供給するサン
プリングクロック供給手段。 〔6〕 前記第1のシフトレジスタ手段のn個の出力の
うち1個だけを選択する位相調整手段。 〔7〕 ディジタルフィルタを経た前記第2のシフトレ
ジスタ手段及び前記位相調整手段の出力に基づいて電力
量を演算する演算手段。
An electronic watt-hour meter according to a second aspect of the present invention includes the following means. [1] Current Δ for converting AC current to a quantized numerical value
ΣModulation means. [2] Voltage Δ for converting AC voltage into a quantized numerical value
ΣModulation means. [3] A first memory that stores n quantized AC currents
Shift register means. [4] Second shift register means for storing m (n> m) quantized AC voltages. [5] Sampling clock supply means for supplying a sampling clock to the current △ Σ modulation means, the voltage ΔΣ modulation means, the first shift register means and the second shift register means. [6] Phase adjusting means for selecting only one of the n outputs of the first shift register means. [7] Calculation means for calculating the electric energy based on the outputs of the second shift register means and the phase adjustment means which have passed through the digital filter.

【0013】この発明の請求項3に係る電子式電力量計
は、次に掲げる手段を備えたものである。 〔1〕 交流電流を量子化された数値に変換する電流Δ
Σ変調手段。 〔2〕 交流電圧を量子化された数値に変換する電圧Δ
Σ変調手段。 〔3〕 前記量子化された交流電圧をn個記憶するシフ
トレジスタ手段。 〔4〕 前記電流△Σ変調手段、前記電圧ΔΣ変調手段
及び前記シフトレジスタ手段にサンプリングクロックを
供給するサンプリングクロック供給手段。 〔5〕 前記シフトレジスタ手段のn個の出力のうち1
個だけを選択する90度移相手段。 〔6〕 ディジタルフィルタを経た前記電流ΔΣ変調手
段及び前記90度移相手段の出力に基づいて無効電力量
を演算する演算手段。
An electronic watt-hour meter according to a third aspect of the present invention includes the following means. [1] Current Δ for converting AC current to a quantized numerical value
ΣModulation means. [2] Voltage Δ for converting AC voltage into a quantized numerical value
ΣModulation means. [3] Shift register means for storing n quantized AC voltages. [4] Sampling clock supply means for supplying a sampling clock to the current △ Σ modulation means, the voltage ΔΣ modulation means and the shift register means. [5] 1 out of n outputs of the shift register means
90-degree phase shifting means for selecting only [6] Calculation means for calculating the amount of reactive power based on the outputs of the current ΔΣ modulation means and the 90-degree phase shift means passed through a digital filter.

【0014】この発明の請求項4に係る電子式電力量計
は、次に掲げる手段を備えたものである。 〔1〕 交流電流を量子化された数値に変換する電流Δ
Σ変調手段。 〔2〕 交流電圧を量子化された数値に変換する電圧Δ
Σ変調手段。 〔3〕 前記量子化された交流電流をn個記憶するシフ
トレジスタ手段。 〔4〕 前記電流△Σ変調手段、前記電圧ΔΣ変調手段
及び前記シフトレジスタ手段にサンプリングクロックを
供給するサンプリングクロック供給手段。 〔5〕 前記シフトレジスタ手段のn個の出力のうち1
個だけを選択する90度移相手段。 〔6〕 ディジタルフィルタを経た前記電圧ΔΣ変調手
段及び前記90度移相手段の出力に基づいて無効電力量
を演算する演算手段。
An electronic watt-hour meter according to a fourth aspect of the present invention includes the following means. [1] Current Δ for converting AC current to a quantized numerical value
ΣModulation means. [2] Voltage Δ for converting AC voltage into a quantized numerical value
ΣModulation means. [3] Shift register means for storing n quantized alternating currents. [4] Sampling clock supply means for supplying a sampling clock to the current △ Σ modulation means, the voltage ΔΣ modulation means and the shift register means. [5] 1 out of n outputs of the shift register means
90-degree phase shifting means for selecting only [6] Calculation means for calculating the reactive power based on the outputs of the voltage ΔΣ modulation means and the 90-degree phase shift means which have passed through the digital filter.

【0015】[0015]

【作用】この発明においては、電圧と電流の位相ずれを
シフトレジスタ手段のn個の出力のうち1個だけを選択
することにより、上記位相ずれを調整している。
In the present invention, the phase shift between the voltage and the current is adjusted by selecting only one of the n outputs of the shift register means.

【0016】また、この発明においては、電圧と電流の
位相ずれをΔΣ型オーバーサンプリングA/D変換器を
利用し、シフトレジスタ手段をΔΣ変調手段とディジタ
ルフィルタの間に設置することにより、位相ずれを高精
度に調整している。
Further, in the present invention, the phase shift between the voltage and the current can be reduced by using a ΔΣ type oversampling A / D converter and installing the shift register means between the ΔΣ modulation means and the digital filter. Is adjusted with high precision.

【0017】さらに、この発明においては、交流周波数
の微小な変動に対してもΔΣ型オーバーサンプリングA
/D変換器を利用し、シフトレジスタ手段をΔΣ変調手
段とディジタルフィルタの間に設置することにより、位
相変動を高精度に調整している。
Further, according to the present invention, a Δ 微小 oversampling A
By using a / D converter and installing a shift register means between the Δ を modulation means and the digital filter, the phase fluctuation is adjusted with high precision.

【0018】[0018]

【実施例】【Example】

実施例1.この発明の実施例1の構成を図1を参照しな
がら説明する。図1は、この発明の実施例1を示すブロ
ック図であり、入力端子1、2、乗算器8〜電力量表示
器10は上述した従来計器のものと同様である。なお、
各図中、同一符号は同一又は相当部分を示す。
Embodiment 1 FIG. The configuration of the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a first embodiment of the present invention, in which input terminals 1, 2 and a multiplier 8 to a power amount display 10 are the same as those of the above-described conventional instrument. In addition,
In the respective drawings, the same reference numerals indicate the same or corresponding parts.

【0019】図1において、11は交流電流を入力と
し、2進化した値に変換するA/D変換器、12は交流
電圧を入力とし、2進化した値に変換するA/D変換
器、13は交流電流を2進化した値をm個記憶し、m個
前の値を出力するシフトレジスタ、14は交流電圧を2
進化した値をn個(n>m)記憶し、n個の各値を出力
するシフトレジスタ、15はA/D変換器11、12の
動作開始、シフトレジスタ13、14のシフトタイミン
グを決めているサンプリングクロックを供給するサンプ
リングクロック回路、3Aはシフトレジスタ14のn個
の出力のうち1個を乗算器8へ供給するデータセレクタ
機能を有する位相調整装置である。
In FIG. 1, reference numeral 11 denotes an A / D converter which receives an AC current and converts it into a binary value, 12 denotes an A / D converter which receives an AC voltage and converts it into a binary value, and 13 Is a shift register that stores m binarized values of the AC current and outputs the m-th previous value.
A shift register that stores n evolved values (n> m) and outputs each of the n values. Reference numeral 15 designates the start of operation of the A / D converters 11 and 12 and the shift timing of the shift registers 13 and 14. A sampling clock circuit 3A for supplying a sampling clock is a phase adjustment device having a data selector function of supplying one of n outputs of the shift register 14 to the multiplier 8.

【0020】つぎに、前述した実施例1の動作を図2を
参照しながら説明する。図2は、この発明の実施例1の
動作を示すタイミングチャートである。
Next, the operation of the first embodiment will be described with reference to FIG. FIG. 2 is a timing chart showing the operation of the first embodiment of the present invention.

【0021】図2(a)に示す電圧波形vは、電圧信号
の入力端子2に入力された波形であり、また、同図
(b)に示す電流波形iは、電流信号の入力端子1に入
力された波形である。この例では、電流は電圧に比して
位相差φだけ遅れている。
The voltage waveform v shown in FIG. 2A is a waveform input to the input terminal 2 of the voltage signal, and the current waveform i shown in FIG. This is the input waveform. In this example, the current lags behind the voltage by the phase difference φ.

【0022】そこで、図2(c)に示すように、サンプ
リングクロック回路15からのサンプリングクロックに
より、A/D変換器12は2進値v1を出力する。一
方、A/D変換器11は2進値i1を出力する。以後、
サンプリングクロックのパルス毎に、同図(d)及び
(e)に示すように、A/D変換器12では2進値
2、v3、…を出力し、A/D変換器11ではi2
3、…を出力する。
Therefore, as shown in FIG. 2C, the A / D converter 12 outputs a binary value v 1 by the sampling clock from the sampling clock circuit 15. On the other hand, A / D converter 11 outputs a binary value i 1. Since then
For each pulse of the sampling clock, the A / D converter 12 outputs binary values v 2 , v 3 ,..., And the A / D converter 11 outputs i as shown in FIGS. 2 ,
i 3 , ... are output.

【0023】この2進化したA/D変換器11の出力
は、例えば、1段(m=1)のシフトレジスタ13へ入
力される。一方、2進化したA/D変換器12の出力
は、例えば、3段(n=3)のシフトレジスタ14へ入
力される。
The output of the binarized A / D converter 11 is input to, for example, a one-stage (m = 1) shift register 13. On the other hand, the output of the binarized A / D converter 12 is input to, for example, a three-stage (n = 3) shift register 14.

【0024】位相調整装置3Aは、シフトレジスタ14
の出力のうち最も時間的に古い(例えば、時刻t0では
2の出力)出力を選択することにより、位相ずれφが
零となり、位相が調整される。
The phase adjusting device 3A includes a shift register 14
The most time-old (e.g., the output of the time t 0 in v 2) of the output by selecting the output phase shift φ is next zero phase is adjusted.

【0025】その結果、乗算器8に入力される電圧デー
タと電流データの位相差は零となり、電圧と電流を乗算
器8において掛け算することにより位相誤差のない瞬時
電力が出力され、その出力を加算器9により逐次加算す
ることにより電力量となる。そして、電力量表示器10
でその電力量を表示する。
As a result, the phase difference between the voltage data and the current data input to the multiplier 8 becomes zero, and by multiplying the voltage and the current in the multiplier 8, instantaneous power without a phase error is output. The electric energy is obtained by successively adding by the adder 9. And the electric energy indicator 10
Displays the amount of power.

【0026】この発明の実施例1は、前述したように、
A/D変換器11及び12により電流信号、電圧信号を
ディジタル化し、シフトレジスタ14及び位相調整装置
3Aによりディジタル信号を位相調整したので、IC
化、小型化及び調整の自動化を容易に実現することがで
きるという効果を奏する。
Embodiment 1 of the present invention, as described above,
Since the current signal and the voltage signal are digitized by the A / D converters 11 and 12 and the digital signal is phase-adjusted by the shift register 14 and the phase adjusting device 3A, the IC
This brings about an effect that downsizing, downsizing, and automation of adjustment can be easily realized.

【0027】なお、前述した実施例1ではシフトレジス
タ13を電流側に、シフトレジスタ14及び位相調整装
置3Aを電圧側に設けたが、図3に示すように、電流側
にシフトレジスタ14及び位相調整装置3Aを設け、電
圧側にシフトレジスタ13を設けも同様の作用効果を期
待できる。
In the first embodiment, the shift register 13 is provided on the current side, and the shift register 14 and the phase adjusting device 3A are provided on the voltage side. However, as shown in FIG. The same operation and effect can be expected by providing the adjusting device 3A and providing the shift register 13 on the voltage side.

【0028】実施例2.この発明の実施例2の構成を図
4及び図5を参照しながら説明する。図4は、この発明
の実施例2を示すブロック図であり、入力端子1、2、
乗算器8〜電力量表示器10、シフトレジスタ13〜サ
ンプリングクロック回路15及び位相調整装置3Aは上
述した実施例1のものと同様である。なお、各図中、同
一符号は同一又は相当部分を示す。
Embodiment 2 FIG. Second Embodiment A configuration of a second embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a block diagram showing a second embodiment of the present invention.
The multiplier 8 to the electric energy display 10, the shift register 13 to the sampling clock circuit 15, and the phase adjusting device 3A are the same as those in the first embodiment. In the drawings, the same reference numerals indicate the same or corresponding parts.

【0029】図4において、11Aは交流電流を入力と
し、帰還信号との差を積分してディジタル信号に変換す
るΔΣ変調回路、12Aは交流電圧を入力とし、帰還信
号との差を積分してディジタル信号に変換するΔΣ変調
回路、16及び17はローパスフィルタ機能を有するデ
ィジタルフィルタである。
In FIG. 4, reference numeral 11A denotes a ΔΣ modulation circuit which receives an AC current as an input, integrates a difference between the feedback signal and a feedback signal, and 12A inputs an AC voltage and integrates a difference between the feedback signal and the feedback signal. .DELTA..SIGMA. Modulation circuits for converting into digital signals, and 16 and 17 are digital filters having a low-pass filter function.

【0030】図5は、この発明の実施例2のΔΣ変調回
路11A、12Aを示すブロック図である。ΔΣ変調回
路は、アナログ入力とD/A変換回路21からの帰還信
号との差を積分器18を通し、コンパレータ19により
1ビットのディジタル信号を出力する。ディジタル出力
信号は、遅延回路20を介し、ディジタルの“0”及び
“1”に対応したアナログ信号をD/A変換回路21か
ら帰還している。
FIG. 5 is a block diagram showing the ΔΣ modulation circuits 11A and 12A according to the second embodiment of the present invention. The ΔΣ modulation circuit outputs the difference between the analog input and the feedback signal from the D / A conversion circuit 21 through the integrator 18 and outputs a 1-bit digital signal by the comparator 19. The digital output signal is fed back from the D / A conversion circuit 21 via the delay circuit 20 as an analog signal corresponding to digital “0” and “1”.

【0031】なお、コンパレータ19の基準電圧を複数
設定することにより、複数ビットのディジタル出力を得
ることも可能である。
By setting a plurality of reference voltages of the comparator 19, a digital output of a plurality of bits can be obtained.

【0032】このΔΣ変調回路は、前述したサンプリン
グクロックを高速にするほど高精度なA/D変換が実現
できる構成の回路である。いわゆるオーバーサンプリン
グ形A/D変換の回路構成の一部であり、一般的には、
ΔΣ変調回路とローパス機能を有したディジタルフィル
タとの組合せにより高精度なA/D変換を実行すること
ができる。
This ΔΣ modulation circuit is a circuit having a configuration capable of realizing high-precision A / D conversion as the sampling clock is made faster. It is a part of the circuit configuration of the so-called oversampling type A / D converter.
A high-precision A / D conversion can be performed by a combination of a ΔΣ modulation circuit and a digital filter having a low-pass function.

【0033】この発明の実施例2の動作は、ΔΣ変調回
路11A、12AをA/D変換器11、12とみなせば
前述した実施例1と同様である。
The operation of the second embodiment of the present invention is the same as that of the first embodiment if the ΔΣ modulation circuits 11A and 12A are regarded as A / D converters 11 and 12.

【0034】ここで、電圧と電流の力率が0.5(co
sθ=0.5、θ=60度)の場合、位相ずれφが例え
ば1度としたときの誤差εは次式のようになる。
Here, the power factor of voltage and current is 0.5 (co
(sθ = 0.5, θ = 60 degrees), the error ε when the phase shift φ is 1 degree, for example, is as follows.

【0035】ε=(cos59°−cos60°)/c
os60°×100≒3(%)
Ε = (cos59 ° -cos60 °) / c
os60 ° × 100 ≒ 3 (%)

【0036】従って、精度よく位相ずれを調整するに
は、前述したサンプリングクロックの周波数を高くする
必要があり、例えば、1周期を360回サンプリングす
るクロック周波数でも3%の誤差を生ずることになる。
Therefore, in order to accurately adjust the phase shift, it is necessary to increase the frequency of the sampling clock described above. For example, a clock frequency sampling 360 times in one cycle causes a 3% error.

【0037】この発明の実施例2は、前述したように、
ΔΣ変調回路とディジタルフィルタから構成されるオー
バーサンプリング形A/D変換を採用し、さらに、ΔΣ
変調回路とディジタルフィルタの間にシフトレジスタか
らなる位相調整装置を設置したことにより、比較的小規
模でサンプリングクロック周波数を高くすることがで
き、かつ、A/D変換の精度を向上でき、位相調整の精
度の向上を図ることができる。さらに、ΔΣ変調回路の
出力が1ビットであるため、シフトレジスタからなる位
相調整装置を簡便に構成することができるという効果を
奏する。
The second embodiment of the present invention, as described above,
An oversampling type A / D converter composed of a ΔΣ modulation circuit and a digital filter is employed.
By installing a phase adjuster comprising a shift register between the modulation circuit and the digital filter, it is possible to increase the sampling clock frequency on a relatively small scale, to improve the accuracy of A / D conversion, and to adjust the phase. Accuracy can be improved. Furthermore, since the output of the ΔΣ modulation circuit is 1 bit, there is an effect that a phase adjustment device including a shift register can be easily configured.

【0038】実施例3.この発明の実施例3の構成を図
6を参照しながら説明する。図6は、この発明の実施例
3を示すブロック図であり、入力端子1、2、乗算器
8、加算器9、シフトレジスタ14〜ディジタルフィル
タ17、及びΔΣ変調回路11A、12Aは上述した実
施例2のものと同様である。なお、各図中、同一符号は
同一又は相当部分を示す。
Embodiment 3 FIG. The configuration of the third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a block diagram showing a third embodiment of the present invention. The input terminals 1 and 2, the multiplier 8, the adder 9, the shift register 14 to the digital filter 17, and the ΔΣ modulation circuits 11A and 12A are the same as those in the above embodiment. Same as in Example 2. In the drawings, the same reference numerals indicate the same or corresponding parts.

【0039】図6において、3Bはシフトレジスタ14
のn個の出力のうち1個をディジタルフィルタ17へ供
給するデータセレクタ機能を有した90度移相装置、1
0Aは無効電力量表示器である。なお、ΔΣ変調回路1
1A、12Aは図5に示した構成を有する。
In FIG. 6, 3B is a shift register 14
90-degree phase shifter having a data selector function of supplying one of the n outputs of
0A is a reactive power indicator. The ΔΣ modulation circuit 1
1A and 12A have the configuration shown in FIG.

【0040】この発明の実施例3の動作は、実施例2と
同様であるが、以下の部分で異なる。すなわち、2進化
したΔΣ変調回路12Aの出力は、シフトレジスタ14
へ入力され、90度遅れたn段目のディジタル信号が出
力される。
The operation of the third embodiment of the present invention is the same as that of the second embodiment, but differs in the following parts. That is, the output of the binarized ΔΣ modulation circuit 12A is output to the shift register 14
And the digital signal of the n-th stage delayed by 90 degrees is output.

【0041】ここで、電圧と電流の力率が0.5(co
sθ=0.5、θ=60度)の場合、入力信号の周波数
変動φが例えば1度としたときの誤差εは、次式のよう
になる。
Here, the power factor of the voltage and the current is 0.5 (co
(sθ = 0.5, θ = 60 degrees), the error ε when the frequency variation φ of the input signal is, for example, 1 degree is as follows.

【0042】ε=(cos59°−cos60°)/c
os60°×100≒3(%)
Ε = (cos59 ° -cos60 °) / c
os60 ° × 100 ≒ 3 (%)

【0043】従って、精度よく90度移相するには、前
述したサンプリングクロックの周波数を高くし、シフト
レジスタ14のn個出力選択をする必要があり、例え
ば、1周期を360回サンプリングするクロック周波数
でシフトレジスタ14のn個の出力選択をすると、最大
3%以下の誤差を生ずることになる。
Therefore, in order to accurately shift the phase by 90 degrees, it is necessary to increase the frequency of the sampling clock and select n outputs of the shift register 14. For example, the clock frequency for sampling 360 times in one cycle is required. When n outputs of the shift register 14 are selected, an error of 3% or less occurs at the maximum.

【0044】この発明の実施例3は、前述したように、
ΔΣ変調回路とディジタルフィルタから構成されるオー
バーサンプリング形A/D変換を採用し、さらに、ΔΣ
変調回路とディジタルフィルタの間にシフトレジスタか
らなる90度移相装置を設置したことにより、比較的小
規模でサンプリングクロック周波数を高くすることがで
き、かつ、A/D変換の精度を向上でき、位相差の精度
の向上を図ることができる。さらに、ΔΣ変調回路の出
力が1ビットであるため、シフトレジスタからなる90
度移相装置を簡便に構成することができるという効果を
奏する。
The third embodiment of the present invention, as described above,
An oversampling type A / D converter composed of a ΔΣ modulation circuit and a digital filter is employed.
By installing a 90-degree phase shifter composed of a shift register between the modulation circuit and the digital filter, the sampling clock frequency can be increased on a relatively small scale, and the accuracy of A / D conversion can be improved. The accuracy of the phase difference can be improved. Further, since the output of the ΔΣ modulation circuit is 1 bit, a 90
There is an effect that the phase shift device can be simply configured.

【0045】なお、上記実施例2及び3でも実施例1で
述べたように、電圧側と電流側の回路機器を交換しても
同様の作用効果を奏する。
In the second and third embodiments, as described in the first embodiment, the same operation and effect can be obtained even if the circuit devices on the voltage side and the current side are replaced.

【0046】[0046]

【発明の効果】この発明は、以上説明したとおり、電圧
信号及び電流信号を量子化し、この量子化したディジタ
ル信号によって位相調整を行うことにより、計量の精度
を向上でき、IC化が可能となり、コストを低減でき、
信頼性を向上でき、かつ、位相調整の自動化を図ること
ができるという効果を奏する。
According to the present invention, as described above, the voltage signal and the current signal are quantized, and the phase is adjusted using the quantized digital signal, whereby the accuracy of the measurement can be improved and the IC can be implemented. Costs can be reduced,
There is an effect that the reliability can be improved and the phase adjustment can be automated.

【0047】また、この発明は、信号周波数と比較して
非常に高い周波数で変換動作を行うことによって、高い
変換精度を実現するオーバーサンプリング形アナログ・
ディジタル変換器を利用して安価で小型の高精度な位相
調整装置を実現することができるという効果を奏する。
Further, the present invention provides an oversampling type analog / digital converter which realizes a high conversion accuracy by performing a conversion operation at a very high frequency as compared with a signal frequency.
It is possible to realize an inexpensive, compact and high-precision phase adjustment device using a digital converter.

【0048】さらに、この発明は、以上説明したとお
り、シフトレジスタからなる90度移相装置を簡便に構
成することができるという効果を奏する。
Further, as described above, the present invention has an effect that a 90-degree phase shifter including a shift register can be simply configured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】この発明の実施例1の動作を示すタイミングチ
ャートである。
FIG. 2 is a timing chart showing the operation of the first embodiment of the present invention.

【図3】この発明の実施例1の他の例を示すブロック図
である。
FIG. 3 is a block diagram showing another example of Embodiment 1 of the present invention.

【図4】この発明の実施例2を示すブロック図である。FIG. 4 is a block diagram showing Embodiment 2 of the present invention.

【図5】この発明の実施例2のΔΣ変調回路を示すブロ
ック図である。
FIG. 5 is a block diagram showing a ΔΣ modulation circuit according to Embodiment 2 of the present invention.

【図6】この発明の実施例3を示すブロック図である。FIG. 6 is a block diagram showing a third embodiment of the present invention.

【図7】従来の電子式電力量計を示すブロック図であ
る。
FIG. 7 is a block diagram showing a conventional electronic watt-hour meter.

【符号の説明】[Explanation of symbols]

1、2 入力端子 3A 位相調整装置 3B 90度移相装置 8 乗算器 9 加算器 10 電力量表示器 11、12 A/D変換器 13、14 シフトレジスタ 15 サンプリングクロック回路 11A、12A ΔΣ変調回路 16、17 ディジタルフィルタ 1, 2 input terminal 3A phase adjuster 3B 90-degree phase shifter 8 multiplier 9 adder 10 electric energy indicator 11, 12 A / D converter 13, 14 shift register 15 sampling clock circuit 11A, 12A ΔΣ modulation circuit 16 , 17 Digital filter

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電流を量子化された数値に変換する
電流ΔΣ変調手段、交流電圧を量子化された数値に変換
する電圧ΔΣ変調手段、前記量子化された交流電流をm
個記憶する第1のシフトレジスタ手段、前記量子化され
た交流電圧をn(n>m)個記憶する第2のシフトレジ
スタ手段、前記電流△Σ変調手段、前記電圧ΔΣ変調手
段、前記第1のシフトレジスタ手段及び前記第2のシフ
トレジスタ手段にサンプリングクロックを供給するサン
プリングクロック供給手段、前記第2のシフトレジスタ
手段のn個の出力のうち1個だけを選択する位相調整手
段、並びにディジタルフィルタを経た前記第1のシフト
レジスタ手段及び前記位相調整手段の出力に基づいて電
力量を演算する演算手段を備えた電子式電力量計。
An AC current is converted into a quantized numerical value.
Current ΔΣ modulation means converts AC voltage to quantized numerical value
Voltage ΔΣ modulating means, and the quantized alternating current
First shift register means for storing the quantized
Shift register for storing n (n> m) AC voltages
Means, the current △ Σ modulation means, and the voltage ΔΣ modulation means.
Stage, the first shift register means and the second shift register.
Sampler that supplies a sampling clock to
Pulling clock supply means, the second shift register
Phase adjuster for selecting only one of the n outputs of the means
Stage and said first shift through a digital filter
Based on the outputs of the register means and the phase adjusting means,
An electronic watt-hour meter equipped with a calculating means for calculating a power.
【請求項2】 交流電流を量子化された数値に変換する
電流ΔΣ変調手段、交流電圧を量子化された数値に変換
する電圧ΔΣ変調手段、前記量子化された交流電流をn
個記憶する第1のシフトレジスタ手段、前記量子化され
た交流電圧をm(n>m)個記憶する第2のシフトレジ
スタ手段、前記電流△Σ変調手段、前記電圧ΔΣ変調手
段、前記第1のシフトレジスタ手段及び前記第2のシフ
トレジスタ手段にサンプリングクロックを供給するサン
プリングクロック供給手段、前記第1のシフトレジスタ
手段のn個の出力のうち1個だけを選択する位相調整手
段、並びにディジタルフィルタを経た前記第2のシフト
レジスタ手段及び前記位相調整手段の出力に基づいて電
力量を演算する演算手段を備えた電子式電力量計。
2. Converting an alternating current into a quantized numerical value.
Current ΔΣ modulation means converts AC voltage to quantized numerical value
Voltage ΔΣ modulating means for converting the quantized AC current to n
First shift register means for storing the quantized
Shift register for storing m (n> m) AC voltages
Means, the current △ Σ modulation means, and the voltage ΔΣ modulation means.
Stage, the first shift register means and the second shift register.
Sampler that supplies a sampling clock to
Pulling clock supply means, the first shift register
Phase adjuster for selecting only one of the n outputs of the means
Stage and said second shift through a digital filter
Based on the outputs of the register means and the phase adjusting means,
An electronic watt-hour meter equipped with a calculating means for calculating a power.
【請求項3】 交流電流を量子化された数値に変換する
電流ΔΣ変調手段、交流電圧を量子化された数値に変換
する電圧ΔΣ変調手段、前記量子化された交流電圧をn
個記憶するシフトレジスタ手段、前記電流△Σ変調手
段、前記電圧ΔΣ変調手段及び前記シフトレジスタ手段
にサンプリングクロックを供給するサンプリングクロッ
ク供給手段、前記シフトレジスタ手段のn個の出力のう
ち1個だけを選択する90度移相手段、並びにディジタ
ルフィルタを経た前記電流ΔΣ変調手段及び前記90度
移相手段の出力に基づいて無効電力量を演算する演算手
を備えた電子式電力量計。
3. Converting an alternating current into a quantized numerical value.
Current ΔΣ modulation means converts AC voltage to quantized numerical value
Modulating means, which converts the quantized AC voltage to n
Shift register means for storing the current
Stage, the voltage ΔΣ modulation means and the shift register means
Clock that supplies the sampling clock to the
Clock supply means and n output signals of the shift register means.
90 degree phase shift means for selecting only one and a digital
The current ΔΣ modulating means having passed through the
A calculator that calculates the amount of reactive power based on the output of the phase shifter
Electronic watt-hour meter with steps .
【請求項4】 交流電流を量子化された数値に変換する
電流ΔΣ変調手段、交流電圧を量子化された数値に変換
する電圧ΔΣ変調手段、前記量子化された交流電流をn
個記憶するシフトレジスタ手段、前記電流△Σ変調手
段、前記電圧ΔΣ変調手段及び前記シフトレジスタ手段
にサンプリングクロックを供給するサンプリングクロッ
ク供給手段、前記シフトレジスタ手段のn個の出力のう
ち1個だけを選択する90度移相手段、並びにディジタ
ルフィルタを経た前記電圧ΔΣ変調手段及び前記90度
移相手段の出力に基づいて無効電力量を演算する演算手
を備えた電子式電力量計。
4. Converting an alternating current into a quantized numerical value.
Current ΔΣ modulation means converts AC voltage to quantized numerical value
Voltage ΔΣ modulating means for converting the quantized AC current to n
Shift register means for storing the current
Stage, the voltage ΔΣ modulation means and the shift register means
Clock that supplies the sampling clock to the
Clock supply means and n output signals of the shift register means.
90 degree phase shift means for selecting only one and a digital
The voltage ΔΣ modulating means and the 90 °
A calculator that calculates the amount of reactive power based on the output of the phase shifter
Electronic watt-hour meter with steps .
JP14151892A 1992-06-02 1992-06-02 Electronic watt-hour meter Expired - Lifetime JP2813508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14151892A JP2813508B2 (en) 1992-06-02 1992-06-02 Electronic watt-hour meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14151892A JP2813508B2 (en) 1992-06-02 1992-06-02 Electronic watt-hour meter

Publications (2)

Publication Number Publication Date
JPH05333067A JPH05333067A (en) 1993-12-17
JP2813508B2 true JP2813508B2 (en) 1998-10-22

Family

ID=15293836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14151892A Expired - Lifetime JP2813508B2 (en) 1992-06-02 1992-06-02 Electronic watt-hour meter

Country Status (1)

Country Link
JP (1) JP2813508B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080207B2 (en) * 1993-01-06 2000-08-21 三菱電機株式会社 Electronic watt-hour meter
AU2002219566A1 (en) * 2002-01-09 2003-07-30 Mitsubishi Denki Kabushiki Kaisha Electronic watthour meter, error adjusting method therefor and power computing circuit
JP2012037308A (en) * 2010-08-05 2012-02-23 Nippon Denki Keiki Kenteisho Phase advance/delay discrimination apparatus for power-factor indicator
JP5545885B2 (en) * 2011-05-26 2014-07-09 日本電信電話株式会社 Signal shift apparatus and method
JP5784986B2 (en) * 2011-05-26 2015-09-24 日本電信電話株式会社 Signal shift apparatus and method
JP6540062B2 (en) * 2015-02-05 2019-07-10 株式会社明電舎 Device and method for evaluating switching energy loss of power semiconductor devices
US11519993B2 (en) * 2018-07-30 2022-12-06 Texas Instruments Incorporated Current sensor configuration and calibration
JP7244403B2 (en) * 2019-11-20 2023-03-22 Necプラットフォームズ株式会社 Calibration method and derivation system

Also Published As

Publication number Publication date
JPH05333067A (en) 1993-12-17

Similar Documents

Publication Publication Date Title
US5017860A (en) Electronic meter digital phase compensation
US6943714B2 (en) Method and apparatus of obtaining power computation parameters
JP3530587B2 (en) Signal processing circuit with variable gain input stage
GB2408107A (en) Electrical power meter with phase compensation
JP2813508B2 (en) Electronic watt-hour meter
EP0104999B1 (en) Gain switching device with reduced error for watt meter
EP1538450A1 (en) Electrical power meter
EP0321963A1 (en) Impedance measuring apparatus
JP4127676B2 (en) Electronic watt-hour meter and power-related quantity calculation circuit
US11057047B2 (en) Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages
US6373415B1 (en) Digital phase compensation methods and systems for a dual-channel analog-to-digital converter
KR100227203B1 (en) Arithmetic unit
US6304202B1 (en) Delay correction system and method for a voltage channel in a sampled data measurement system
KR100356451B1 (en) Power operation system
JP3026533B2 (en) Reactive energy meter
KR101133352B1 (en) Electronic watt-hour meter and method of calculating watt-hour
EP0377282B1 (en) Electronic meter digital phase compensation
JP2000338148A (en) Electronic watthour meter
JP2569248B2 (en) Electronic watt-hour meter
JP2000329804A (en) Electronic reactive power measuring device
JP3081159B2 (en) Digital multiplying watt hour meter
EP1378756B1 (en) Digital circuit for measuring of power
JP2005134210A (en) Ac power meter and ac watt-hour meter
KR910009904B1 (en) Electronics loading reactive power meter
JPS60205377A (en) Wattmeter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070807

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080807

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100807

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20120807

EXPY Cancellation because of completion of term