JPH08233873A - Two-way watt-hour meter - Google Patents

Two-way watt-hour meter

Info

Publication number
JPH08233873A
JPH08233873A JP7037440A JP3744095A JPH08233873A JP H08233873 A JPH08233873 A JP H08233873A JP 7037440 A JP7037440 A JP 7037440A JP 3744095 A JP3744095 A JP 3744095A JP H08233873 A JPH08233873 A JP H08233873A
Authority
JP
Japan
Prior art keywords
circuit
pulse
output
power
hour meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7037440A
Other languages
Japanese (ja)
Inventor
Toru Yoshinaga
徹 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7037440A priority Critical patent/JPH08233873A/en
Publication of JPH08233873A publication Critical patent/JPH08233873A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE: To prevent an erroneous judgment as to whether the power is received or supplied due to errors in a circuit in a two-way watt-hour meter which measures both the receiving amount of power in a forward direction and the supplying amount of power in an opposite direction. CONSTITUTION: The meter is provided with a multiplication circuit 5 for multiplying a line voltage and a line current of a power feed line, and a frequency conversion circuit 6 for outputting a pulse proportional to the product of the line voltage and line current. Moreover, the meter is provided with pulse cycle detection circuits 10 and 11. In the detection circuits 10 and 11, the pulse output proportional to a received power is not measured when the output is smaller than a received power of a reference time, and the pulse output proportional to a supplied power is not measured when the output is smaller than a received power of the reference time, respectively. The meter also includes integration circuits 16, 17 for integrating the received power, supplied power, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電力供給に際し、正
方向に流れる受電電力量と逆方向に流れる送電電力量を
両方とも計量する、もしくは遅れ無効電力量と進み無効
電力量を両方とも計量する双方向電力量計に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention, when supplying electric power, measures both the received electric energy flowing in the forward direction and the transmitted electric energy flowing in the reverse direction, or both the delayed reactive energy and the advanced reactive energy. The present invention relates to a bidirectional watt hour meter that

【0002】[0002]

【従来の技術】図11は、例えば特公昭63−5911
0号公報に示された従来の双方向電力量計を示すもの
で、図において、1は電力供給線の線路電圧を変換する
変圧器、2は電力供給線の線路電流を変換する変流器で
ある。電力供給線の線路電圧は変圧器1により、それに
比例した電圧evに変換される。線路電流は、変流器2
によりそれに比例した、絶対値が等しくて極性が異なる
電圧±eiに変換される。乗算回路50により、電圧e
vと電圧eiとの乗算が行われ、乗算回路50の出力と
して、瞬時電力ev×eiに比例した電圧が出力され
る。その瞬時電力出力(イ)は、周波数変換回路51に
入力される。周波数変換回路51では、瞬時電力1周期
分の正負を判別して、その正負を極性判別信号として、
また、入力された瞬時電力の大きさに比例した周波数の
パルス出力信号を出力する。
2. Description of the Related Art FIG. 11 shows, for example, Japanese Patent Publication No. 63-5911.
1 shows a conventional bidirectional watt-hour meter shown in Japanese Patent Publication No. 0, where 1 is a transformer for converting a line voltage of a power supply line, and 2 is a current transformer for converting a line current of a power supply line. Is. The line voltage of the power supply line is converted by the transformer 1 into a voltage ev proportional thereto. Line current is the current transformer 2
Is converted to a voltage ± ei, which is proportional to that and has the same absolute value and different polarities. The multiplication circuit 50 causes the voltage e
v is multiplied by the voltage ei, and a voltage proportional to the instantaneous power ev × ei is output as the output of the multiplication circuit 50. The instantaneous power output (A) is input to the frequency conversion circuit 51. In the frequency conversion circuit 51, the positive / negative of one cycle of the instantaneous power is discriminated, and the positive / negative is used as a polarity discrimination signal,
It also outputs a pulse output signal having a frequency proportional to the magnitude of the input instantaneous power.

【0003】52は平均化回路で、ここでは上記極性判
別信号とパルス出力信号をもとに、瞬時電力を平均化
し、その平均電力に比例した周波数の計量パルス信号
(ハ)と平均電力の極性を判別した送受電判別信号
(ロ)を出力する。計量パルス信号と送受電判別信号を
基にした信号が、そのまま、またはインバータ回路55
とAND回路56を通して、AND回路の出力(ホ)
(ニ)として受電用積算回路53及び送電用積算回路5
4に入力される。受電用積算回路53及び送電用積算回
路54に入力された計量パルス信号は表示器57、58
で数値となって表示される。
Reference numeral 52 is an averaging circuit, which averages the instantaneous power based on the polarity discrimination signal and the pulse output signal and polarizes the metering pulse signal (c) having a frequency proportional to the average power and the average power. The power transmission / reception determination signal (b) that has determined is output. The signal based on the metering pulse signal and the power transmission / reception discrimination signal is used as it is or in the inverter circuit 55.
And the AND circuit 56, the output of the AND circuit (e)
As (d), the power receiving integrating circuit 53 and the power transmitting integrating circuit 5
4 is input. The metering pulse signals input to the power receiving integrating circuit 53 and the power transmitting integrating circuit 54 are displayed on the display devices 57 and 58.
Is displayed as a numerical value.

【0004】図12は上記回路の各部の波形を示すもの
で、(イ)は乗算回路50の出力である瞬時電力波形e
v×eiを示す。(ロ)は周波数変換回路51からの瞬
時電力における1周期の正の電力波形と負の電力波形の
差から出力した平均電力の極正を判別する送受電判別信
号を示す。(ハ)は周波数変換回路51からの瞬時電力
に比例したパルス出力信号を、平均化回路52を通して
得た平均電力に比例した計量パルス信号である。(ニ)
は送受電判別信号が「H」のとき、AND回路56を介
して送電用積算回路54に入力される送電用計量パルス
信号である。(ホ)は受電判別信号が「L]のとき、A
ND回路56を介して受電用積算回路53に入力される
受電用計量パルス信号である。そして、受電用積算回路
53及び送電用積算回路54はそれぞれ入力されるパル
スを積算し、受電電力量及び送電電力量を各々計量して
表示器57、58で表示する。
FIG. 12 shows the waveform of each part of the above circuit. (A) shows the instantaneous power waveform e output from the multiplication circuit 50.
Indicates v × ei. (B) shows a power transmission / reception determination signal for determining the extreme positive of the average power output from the difference between the positive power waveform and the negative power waveform of one cycle in the instantaneous power from the frequency conversion circuit 51. (C) is a metering pulse signal proportional to the average power obtained through the averaging circuit 52 from the pulse output signal proportional to the instantaneous power from the frequency conversion circuit 51. (D)
Is a power transmission metering pulse signal input to the power transmission integrating circuit 54 via the AND circuit 56 when the power transmission / reception determination signal is “H”. (E) is A when the power receiving discrimination signal is "L"
This is a power-reception measuring pulse signal that is input to the power-reception integrating circuit 53 via the ND circuit 56. Then, the power receiving integrating circuit 53 and the power transmitting integrating circuit 54 integrate the input pulses, measure the received power amount and the transmitted power amount, and display them on the displays 57 and 58.

【0005】[0005]

【発明が解決しようとする課題】従来の双方向電力量計
は以上のように構成されているので、計測された平均電
力値は、W=VIcosθ+εで表され(ここで、Vは
入力電圧、Iは入力電流、θは電流と電圧の位相角、ε
は回路内のオフセット等による誤差)、送電側及び受電
側の判別は、Wの値が正のときは受電側、負のときは送
電側となるため、平均電力の理論値(VIcosθ)の
レベルが小さい場合、εなる回路内のオフセット等によ
る誤差の影響が大きくなり、これにより送受電判別に誤
りが生じる欠点があった。
Since the conventional bidirectional watt-hour meter is constructed as described above, the measured average power value is represented by W = VIcos θ + ε (where V is the input voltage, I is the input current, θ is the phase angle between current and voltage, ε
Is an error due to offset in the circuit, etc.), and when the value of W is positive, it is the power receiving side when the value of W is positive, and when the value of W is negative, it is the power transmitting side. Therefore, the level of the theoretical average power (VIcos θ) When is small, the influence of an error due to an offset or the like in the circuit of ε becomes large, and this has a drawback that an error occurs in power transmission / reception determination.

【0006】この発明は上記の様な問題点を解消するた
めになされたもので、平均電力のレベルが小さい場合に
は、無計量とすることにより、回路内におけるオフセッ
ト等の誤差により、送電、受電の判別に誤りが生じない
ような双方向電力量計を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems. When the average power level is low, no measurement is performed, and an error such as an offset in the circuit causes power transmission, It is an object of the present invention to provide a bidirectional watt-hour meter that does not cause an error in power reception determination.

【0007】[0007]

【課題を解決するための手段】この発明に係る双方向電
力量計は、線路電圧と線路電流とから線路の瞬時電力を
取り出す乗算手段と、この乗算手段の出力の大きさ及び
極性に応じて、大きさに比例したパルスを極性別に出力
する変換手段と、この変換手段から出力される上記極性
別のパルスのパルス周期をそれぞれ検出して、所定周期
以下のパルスのみを出力するパルス周期検出手段と、こ
のパルス周期検出手段からのパルスを上記極性別にそれ
ぞれ積算する2個の積算手段を備えたものである。
A bidirectional watt-hour meter according to the present invention comprises a multiplication means for extracting the instantaneous power of a line from a line voltage and a line current and a magnitude and polarity of an output of the multiplication means. A converting means for outputting a pulse proportional to the magnitude for each polarity, and a pulse cycle detecting means for detecting the pulse cycle of the pulse for each polarity output from the converting means and outputting only a pulse having a predetermined cycle or less And two integrating means for integrating the pulses from the pulse period detecting means for each of the polarities.

【0008】また、上記構成において、乗算手段は、線
路電圧に比例したパルス幅を得るパルス幅変調回路と、
線路電流に比例した電圧を上記パルス幅変調回路の出力
で制御するスイッチとで構成されている。
In the above structure, the multiplication means includes a pulse width modulation circuit for obtaining a pulse width proportional to the line voltage,
The output voltage of the pulse width modulation circuit controls a voltage proportional to the line current.

【0009】また、乗算手段は、線路電圧をディジタル
データに変換するA/D変換回路と、線路電流をディジ
タルデータに変換するA/D変換回路と、上記両A/D
変換回路の出力を乗算する乗算器とで構成されている。
The multiplying means includes an A / D conversion circuit for converting the line voltage into digital data, an A / D conversion circuit for converting the line current into digital data, and both of the A / D circuits.
And a multiplier that multiplies the output of the conversion circuit.

【0010】また、上記構成において、変換手段は、乗
算手段の出力を計数する加算回路と、この加算回路の値
が正の所定値以上あるいは負の所定値以下のときパルス
を出力し、このパルス出力で上記加算回路をリセットす
る正及び負のマグニチュードコンパレータとで構成され
ている。
Further, in the above structure, the converting means outputs the pulse when the value of the adding circuit for counting the output of the multiplying means and the value of the adding circuit is equal to or more than the positive predetermined value or less than the negative predetermined value. It consists of a positive and negative magnitude comparator that resets the adder circuit at the output.

【0011】また、パルス周期検出手段は、変換手段の
出力により駆動され、所定時間パルスを持続させるワン
ショット回路と、このワンショット回路の出力と上記変
換手段の出力との論理積を得るAND回路とで構成され
ている。
The pulse period detecting means is driven by the output of the converting means, and a one-shot circuit for maintaining a pulse for a predetermined time, and an AND circuit for obtaining a logical product of the output of the one-shot circuit and the output of the converting means. It consists of and.

【0012】また、パルス周期検出手段は、書き換え可
能なメモリと、発振器と、変換手段の出力により上記メ
モリに書き込まれた設定値がロードされ、上記発振器の
出力によりロードされた値をカウントダウンするカウン
タと、このカウンタの出力と上記変換手段の出力との論
理積を得るAND回路とで構成されている。
Further, the pulse period detecting means is a counter which counts down the value loaded by the output of the oscillator by loading the set value written in the memory by the output of the rewritable memory, the oscillator and the converting means. And an AND circuit that obtains the logical product of the output of this counter and the output of the conversion means.

【0013】また、上記いずれの構成においても、乗算
手段は、その線路電圧入力端に90度移相回路が設けら
れ、積算手段により無効電力の計量が行われるようにな
されている。
In any of the above constructions, the multiplying means is provided with a 90-degree phase shift circuit at the line voltage input terminal, and the integrating means measures the reactive power.

【0014】[0014]

【作用】この発明における双方向電力量計は、乗算手
段、変換手段を経て得られる電力供給線の受電電力に比
例したパルス出力のパルス周期を、パルス周期検出手段
により検出し、これが基準時間に相当する受電電力より
小さいときにはその電力を無計量とし、同様に送電電力
に比例したパルス出力のパルス周期を、パルス周期検出
手段により検出し、これが基準時間に相当する送電電力
より小さいときにはその電力を無計量とすることによ
り、平均電力のレベルが小さい場合に回路内のオフセッ
ト等の誤差が受電及び送電の判定に影響を及ぼさないよ
うにすることができる。
In the bidirectional watt-hour meter according to the present invention, the pulse cycle detecting means detects the pulse cycle of the pulse output which is obtained through the multiplying means and the converting means and is proportional to the received power of the power supply line. When the power is less than the corresponding received power, the power is not metered, and similarly, the pulse cycle of the pulse output proportional to the transmitted power is detected by the pulse cycle detection means. When this is less than the transmitted power corresponding to the reference time, the power is reduced. By not measuring, it is possible to prevent an error such as an offset in the circuit from affecting the determination of power reception and power transmission when the average power level is low.

【0015】また、乗算手段の線路電圧入力端に90度
移相回路を設けることにより、積算手段において無効電
力の計量が可能となる。
Further, by providing a 90-degree phase shift circuit at the line voltage input terminal of the multiplying means, it becomes possible to measure the reactive power in the integrating means.

【0016】[0016]

【実施例】【Example】

実施例1.以下この発明の実施例を図について説明す
る。図1はこの発明の実施例1に係る双方向電力量計の
ブロック回路図で、図において、1は電力供給線の線路
電圧を変換する変圧器、2は電力供給線の線路電流を変
換する変流器である。変換された電圧evは、電圧に比
例してパルスのデューティが変化するパルス幅変調回路
3に入力される。変流器2で変換された、電流に対応す
る電圧±eiは、切り換えスイッチ4に入力される。切
り換えスイッチ4はパルス幅変調回路3によりコントロ
ールされている。つまり、パルス幅変調回路3と切り換
えスイッチ4により、乗算回路5を構成し、切り換えス
イッチ4の出力Wは、ev×eiに比例したレベルの信
号となる。乗算回路5の出力は積分回路を基本とした周
波数変換回路6に入力される。周波数変換回路6では、
乗算回路5の瞬時電力信号を、抵抗61とコンデンサ6
2と、演算増幅器64により積分する。
Example 1. Embodiments of the present invention will be described below with reference to the drawings. 1 is a block circuit diagram of a bidirectional energy meter according to a first embodiment of the present invention, in which 1 is a transformer for converting a line voltage of a power supply line, and 2 is a line current of a power supply line. It is a current transformer. The converted voltage ev is input to the pulse width modulation circuit 3 in which the duty of the pulse changes in proportion to the voltage. The voltage ± ei corresponding to the current converted by the current transformer 2 is input to the changeover switch 4. The changeover switch 4 is controlled by the pulse width modulation circuit 3. That is, the pulse width modulation circuit 3 and the changeover switch 4 form a multiplication circuit 5, and the output W of the changeover switch 4 becomes a signal of a level proportional to ev × ei. The output of the multiplication circuit 5 is input to the frequency conversion circuit 6 based on the integration circuit. In the frequency conversion circuit 6,
The instantaneous power signal of the multiplication circuit 5 is converted to the resistor 61 and the capacitor 6
2 and is integrated by the operational amplifier 64.

【0017】周波数変換回路6の出力はコンパレータ7
及びコンパレータ8に接続されている。コンパレータ7
は基準電圧である+VRとレベル比較を行い、コンパレ
ータ8は基準電圧−VRとレベル比較を行う。コンパレ
ータ7の出力はパルス出力信号となり、パルス周期検出
回路10とその中のAND回路14に接続されている。
コンパレータ8の出力はパルス出力信号となり、パルス
周期検出回路11とその中のAND回路15に接続され
ている。また、コンパレータ7とコンパレータ8の出力
側はOR回路9に接続され、OR回路9の出力は、周波
数変換回路6のコンデンサ62の両端に接続されたスイ
ッチ63をコントロールして積分電圧のリセットを行っ
ている。
The output of the frequency conversion circuit 6 is the comparator 7
And to the comparator 8. Comparator 7
Performs level comparison with a reference voltage + VR, and the comparator 8 performs level comparison with a reference voltage -VR. The output of the comparator 7 becomes a pulse output signal and is connected to the pulse period detection circuit 10 and the AND circuit 14 therein.
The output of the comparator 8 becomes a pulse output signal, which is connected to the pulse cycle detection circuit 11 and the AND circuit 15 therein. The output sides of the comparators 7 and 8 are connected to the OR circuit 9, and the output of the OR circuit 9 controls the switch 63 connected to both ends of the capacitor 62 of the frequency conversion circuit 6 to reset the integrated voltage. ing.

【0018】パルス周期検出回路10及びパルス周期検
出回路11は同じ動作をする回路であり、インバータ回
路10a、11aと、リトリガー可能なワンショット回
路10b、11bと、AND回路14、15とからな
り、コンパレータ7及びコンパレータ8からのパルス信
号の立ち下がりに同期して「H」レベルの信号を一定時
間出力する。AND回路14は受電用の積算回路16に
接続され、AND回路15は送電用の積算回路17に接
続されている。積算回路16は入力されたパルスをカウ
ントし、受電電力の積算電力量を計量し、積算回路17
は入力されたパルスをカウントし、送電電力の積算電力
量を計量している。
The pulse cycle detection circuit 10 and the pulse cycle detection circuit 11 are circuits that perform the same operation, and are composed of inverter circuits 10a and 11a, retriggerable one-shot circuits 10b and 11b, and AND circuits 14 and 15. An "H" level signal is output for a certain period of time in synchronization with the falling edges of the pulse signals from the comparator 7 and the comparator 8. The AND circuit 14 is connected to the power receiving integrating circuit 16, and the AND circuit 15 is connected to the power transmitting integrating circuit 17. The integrating circuit 16 counts the input pulses, measures the integrated amount of received power, and adds the integrated circuit 17
Counts the input pulses and measures the integrated amount of transmitted power.

【0019】図2は上記図1の回路の各部の波形を示す
もので、(イ)は電圧evと電流eiを乗算する乗算回
路5の出力である瞬時電力波形ev×eiを示す。
(ロ)は周波数変換回路6の出力波形を示し、上記瞬時
電力出力が正のとき、つまり、受電時にはプラス方向に
積分を行い、上記瞬時電力出力が負のとき、つまり送電
時にはマイナス方向に積分を行っている。(ハ)はコン
パレータ7の出力を示し、周波数変換回路6の出力が+
VRに達するとコンパレータ7の出力は「H」となり、
OR回路9及びスイッチ63を介してコンデンサ62を
放電させ、積分電圧をゼロにリセットする。(ニ)はコ
ンパレータ8の出力を示し、周波数変換回路6の出力が
−VRに達すると、コンパレータ8の出力は「H」とな
り、OR回路9及びスイッチ63を介してコンデンサ6
2を放電させ、積分電圧をゼロにリセットする。従っ
て、コンパレータ7の出力は受電電力に比例したパルス
出力であり、コンパレータ8の出力は送電電力に比例し
たパルス出力となる。
FIG. 2 shows the waveform of each part of the circuit of FIG. 1, and (a) shows the instantaneous power waveform ev × ei which is the output of the multiplication circuit 5 for multiplying the voltage ev and the current ei.
(B) shows the output waveform of the frequency conversion circuit 6, and when the instantaneous power output is positive, that is, when the power is received, integration is performed in the positive direction, and when the instantaneous power output is negative, that is, when the power is transmitted, the integration is performed in the negative direction. It is carried out. (C) shows the output of the comparator 7, and the output of the frequency conversion circuit 6 is +
When it reaches VR, the output of the comparator 7 becomes "H",
The capacitor 62 is discharged through the OR circuit 9 and the switch 63, and the integrated voltage is reset to zero. (D) shows the output of the comparator 8, and when the output of the frequency conversion circuit 6 reaches −VR, the output of the comparator 8 becomes “H”, and the capacitor 6 via the OR circuit 9 and the switch 63.
2 is discharged and the integrated voltage is reset to zero. Therefore, the output of the comparator 7 is a pulse output proportional to the received power, and the output of the comparator 8 is a pulse output proportional to the transmitted power.

【0020】(ホ)はワンショット回路10bの出力を
示す。インバータ回路10aとリトリガー可能なワンシ
ョット回路10bからなるパルス周期検出回路10は、
入力されたパルスの立ち下がりに同期し、基準時間T0
のワンショット出力を出す。(ヘ)はワンショット回路
11bの出力を示す。インバータ回路11aとリトリガ
ー可能なワンショット回路11bからなるパルス周期検
出回路11は、入力されたパルスの立ち下がりに同期
し、基準時間T0のワンショット出力を出す。パルス周
期検出回路10の出力(ホ)及びパルス周期検出回路1
1の出力(ヘ)は、基準時間T0より短い周期でパルス
が入力されている間は「H」を維持し、基準時間T0よ
り長い周期のパルスでは「L」となる。(ト)はAND
回路14の出力を示すもので、図から明らかなように、
受電電力が基準時間T0に相当する受電電力より大きい
とき、即ちコンパレータ7の出力パルスの周期がT0よ
り短いときのみAND回路14からパルスを出力し、こ
れが受電電力量として積算回路16で積算される。
(チ)はAND回路15の出力を示すもので、同様に、
送電電力が基準時間T0に相当する送電電力より大きい
ときのみ、AND回路15からパルスを出力し、これが
送電電力量として積算回路17で積算される。言い換え
れば、コンパレータ7と8のパルス周期を、パルス周期
検出回路10と11で検出し、パルス周期が基準時間T
0より大きくなるような小電力量は積算を行わない。
(E) shows the output of the one-shot circuit 10b. The pulse cycle detection circuit 10 including the inverter circuit 10a and the one-shot circuit 10b capable of retriggering is
In synchronization with the falling edge of the input pulse, the reference time T0
The one-shot output of is output. (F) shows the output of the one-shot circuit 11b. The pulse cycle detection circuit 11 including the inverter circuit 11a and the re-triggerable one-shot circuit 11b outputs a one-shot output for the reference time T0 in synchronization with the falling edge of the input pulse. Output (e) of pulse cycle detection circuit 10 and pulse cycle detection circuit 1
The output of 1 (f) maintains "H" while a pulse is input in a cycle shorter than the reference time T0, and becomes "L" in a pulse longer than the reference time T0. (To) is AND
It shows the output of the circuit 14, and as is clear from the figure,
The pulse is output from the AND circuit 14 only when the received power is larger than the received power corresponding to the reference time T0, that is, when the cycle of the output pulse of the comparator 7 is shorter than T0, and this is integrated by the integrating circuit 16 as the received power amount. .
(H) shows the output of the AND circuit 15, and similarly,
Only when the transmitted power is larger than the transmitted power corresponding to the reference time T0, the AND circuit 15 outputs a pulse, and the integrated circuit 17 integrates the pulse as the transmitted power amount. In other words, the pulse period of the comparators 7 and 8 is detected by the pulse period detection circuits 10 and 11, and the pulse period is the reference time T.
A small amount of electric power that exceeds 0 is not integrated.

【0021】そこで、計測された平均電力値は、W=V
Icosθ+ε(ここで、Vは入力電圧、Iは入力電
流、θは電流と電圧の位相角、εは回路内のオフセット
等による誤差)で表されるが、本実施例では、εなる回
路内のオフセット等による誤差成分の値を、パルス周期
検出回路10によりε=基準時間T0に相当する受電電
力及びパルス周期検出回路11によりε=基準時間T0
に相当する送電電力に設定することにより、±εの範囲
内では受電電力及び送電電力ともに計量しない範囲であ
る無計量範囲と設定することができる。従って、平均電
力の理論値(VIcosθ)が小さい場合、送電、受電
判別に際し、εの影響が相対的に大きくなるが、この発
明の上記構成によれば、パルス周期検出回路10、11
の働きにより、送電を受電あるいは受電を送電と誤るこ
となく計量できる。
Therefore, the measured average power value is W = V
Icos θ + ε (where V is an input voltage, I is an input current, θ is a phase angle between current and voltage, and ε is an error due to an offset in the circuit). The value of the error component due to the offset or the like is calculated by the pulse cycle detection circuit 10 as ε = reference time T0 and by the pulse cycle detection circuit 11 ε = reference time T0.
By setting the transmission power equivalent to, it is possible to set a non-measurement range in which neither the reception power nor the transmission power is measured within the range of ± ε. Therefore, when the theoretical value (VIcos θ) of the average power is small, the influence of ε becomes relatively large in the determination of power transmission and power reception, but according to the above configuration of the present invention, the pulse cycle detection circuits 10 and 11 are provided.
By this function, it is possible to measure electricity without erroneous power transmission or power reception.

【0022】実施例2.図3及び図4は、この発明の実
施例2を示すブロック回路図及び動作波形図である。図
において、1〜9、14〜17、61〜63は上記実施
例1のものと同様である。上記実施例1では、パルス周
期検出回路10、11はインバータ回路とリトリガー可
能なワンショット回路及びAND回路で構成されていた
が、この実施例2では、パルス周期検出回路70、71
は、書き換え可能なメモリ70a、71aと、カウンタ
70b、71bと、発振器70cで構成されている。パ
ルス周期検出回路70及び71のカウンタ70b及び7
1bには、入力パルスの立ち下がりでメモリ70a、7
1a内に保持されている値がロードされる。一方、カウ
ンタ70b、71bは発振器70cからのクロック信号
により減算を行い、カウンタ70b、71bの値がゼロ
になると「L」を出力する。従って、メモリ70a、7
1a内に保持されている値が、例えば、基準時間T0に
相当するとすれば、基準時間T0に相当する受電電力よ
り小さい電力のときにはAND回路14から出力パルス
は出ず、受電電力量の積算は積算回路16では行われな
い。同様に、パルス周期検出回路71とAND回路15
により、基準時間T1に相当する送電電力より小さい電
力のときにはAND回路15から出力パルスは出ず、送
電電力量の積算は積算回路17では行われない。その様
子を図4の動作波形(イ)〜(チ)で示している。
Example 2. 3 and 4 are a block circuit diagram and an operation waveform diagram showing a second embodiment of the present invention. In the figure, 1 to 9, 14 to 17 and 61 to 63 are the same as those in the first embodiment. In the first embodiment, the pulse cycle detection circuits 10 and 11 are composed of the inverter circuit, the one-shot circuit and the AND circuit which can be re-triggered, but in the second embodiment, the pulse cycle detection circuits 70 and 71.
Is composed of rewritable memories 70a and 71a, counters 70b and 71b, and an oscillator 70c. Counters 70b and 7 of the pulse period detection circuits 70 and 71
1b includes memories 70a, 7 at the falling edge of the input pulse.
The value held in 1a is loaded. On the other hand, the counters 70b and 71b perform subtraction with the clock signal from the oscillator 70c, and output "L" when the values of the counters 70b and 71b become zero. Therefore, the memories 70a, 7
If the value held in 1a corresponds to the reference time T0, for example, when the power is smaller than the received power corresponding to the reference time T0, no output pulse is output from the AND circuit 14 and the received power amount is integrated. The integration circuit 16 does not. Similarly, the pulse period detection circuit 71 and the AND circuit 15
Therefore, when the power is smaller than the transmission power corresponding to the reference time T1, no output pulse is output from the AND circuit 15, and the integration circuit 17 does not integrate the transmission power amount. This is shown by the operation waveforms (a) to (h) in FIG.

【0023】本実施例2では、基準時間が書き換え可能
なメモリ70a、71a内に保持されているため、基準
時間を可変にすることが可能となる。つまり、実施例1
では±εの範囲内が無計量範囲と設定されたが、本実施
例では+ε0(基準時間T0に相当する受電電力)〜−
ε1(基準時間T1に相当する送電電力)の範囲を無計
量範囲とし、+ε0及び−ε1を可変としている。一般
にオフセット等の誤差成分は回路個々により異なるた
め、+ε0及び−ε1を可変とすることにより、より高
精度の無計量範囲が設定でき、送電を受電あるいは受電
を送電と誤ることはなくなる。
In the second embodiment, the reference time is held in the rewritable memories 70a and 71a, so that the reference time can be made variable. That is, Example 1
However, in the range of ± ε, the non-measurement range is set, but in the present embodiment, + ε0 (power received corresponding to the reference time T0) to −.
The range of ε1 (transmitted power corresponding to the reference time T1) is a non-measurement range, and + ε0 and −ε1 are variable. In general, error components such as offsets are different for each circuit. Therefore, by making + ε0 and −ε1 variable, a more accurate non-measurement range can be set, and power transmission will not be mistaken for power reception or power reception will be mistaken for power transmission.

【0024】実施例3.図5はこの発明の実施例3のブ
ロック回路図である。図において、1、2、10、1
1、14〜17は上記実施例1のものと同様である。実
施例3では、実施例1においてパルス幅変調回路3と切
り換えスイッチ4により構成されていた乗算回路5の代
わりに、変圧器1の出力evをディジタルデータに変換
するA/D変換回路20と、変流器2の出力eiをディ
ジタルデータに変換するA/D変換回路21とを乗算す
る乗算器22を用いる。
Example 3. FIG. 5 is a block circuit diagram of the third embodiment of the present invention. In the figure, 1, 2, 10, 1
1, 14 to 17 are the same as those in the first embodiment. In the third embodiment, an A / D conversion circuit 20 that converts the output ev of the transformer 1 into digital data is used instead of the multiplication circuit 5 that includes the pulse width modulation circuit 3 and the changeover switch 4 in the first embodiment. A multiplier 22 for multiplying the output ei of the current transformer 2 by an A / D conversion circuit 21 for converting it into digital data is used.

【0025】また、実施例1では、コンデンサ62と抵
抗61及び演算増幅器64により構成されていた周波数
変換回路6と、基準電圧+VR及び−VRとコンパレー
タ7、8により、受電電力に比例したパルス出力及び送
電電力に比例したパルス出力を得ていたが、本実施例で
は、瞬時電力を示す乗算器22のディジタル出力データ
wを加算回路23により積算し、レジスタ26内の基準
値1と加算回路23の出力値との大小を比較するマグニ
チュードコンパレータ24により、受電電力に比例した
パルスを、また、レジスタ27内の基準値2と加算回路
23の出力値との大小を比較するマグニチュードコンパ
レータ25により、送電電力に比例したパルスを得てい
る。なお、加算回路23はマグニチュードコンパレータ
24あるいはマグニチュードコンパレータ25がパルス
を出力するたび毎にゼロにリセットされる。マグニチュ
ードコンパレータ24及びマグニチュードコンパレータ
25の出力以降の動作は実施例1と同様なので、説明を
省略する。実施例3では、A/D変換回路20、21以
降はディジタル処理であり、電力量計を構成する回路の
LSI化が容易で、電力量計の小形化に有効である。
In the first embodiment, the frequency conversion circuit 6 composed of the capacitor 62, the resistor 61 and the operational amplifier 64, the reference voltages + VR and -VR and the comparators 7 and 8 are used to output a pulse proportional to the received power. Although the pulse output proportional to the transmission power is obtained, in the present embodiment, the digital output data w of the multiplier 22 indicating the instantaneous power is integrated by the addition circuit 23, and the reference value 1 in the register 26 and the addition circuit 23. The magnitude comparator 24, which compares the magnitude with the output value of, the pulse proportional to the received power, and the magnitude comparator 25, which compares the magnitude between the reference value 2 in the register 27 and the output value of the adder circuit 23, transmits the power. You get a pulse proportional to the power. The adder circuit 23 is reset to zero every time the magnitude comparator 24 or the magnitude comparator 25 outputs a pulse. Since the operations after the outputs of the magnitude comparator 24 and the magnitude comparator 25 are the same as those in the first embodiment, the description thereof will be omitted. In the third embodiment, since the A / D conversion circuits 20 and 21 and the subsequent steps are digital processing, the circuit forming the watt hour meter can be easily integrated into an LSI, which is effective for downsizing the watt hour meter.

【0026】実施例4.図6はこの発明の実施例4を示
すブロック回路図で、この実施例では、実施例3のパル
ス周期検出回路10、11を、実施例2に示した書き換
え可能なメモリ70a、71aとカウンタ70b、71
b及び発振器70cからなるパルス周期検出回路70、
71で置き換えたものである。動作については上記で説
明したものと同様なので省略する。
Example 4. 6 is a block circuit diagram showing a fourth embodiment of the present invention. In this embodiment, the pulse period detection circuits 10 and 11 of the third embodiment are the same as the rewritable memories 70a and 71a and the counter 70b shown in the second embodiment. , 71
b and an oscillator 70c, a pulse period detection circuit 70,
It is replaced by 71. The operation is the same as that described above, and will be omitted.

【0027】実施例5.図7はこの発明の実施例5を示
すブロック回路図で、双方向無効電力量計を示してい
る。図において、1〜9、14〜17、61〜63は上
記実施例1のものと同様である。本実施例では、実施例
1の変圧器1とパルス幅変調回路3との間に、電圧の位
相角を90度遅らせる90度移相回路40を挿入したも
ので、その他の構成は実施例1と同じである。従って、
90度移相回路40を挿入することにより、積算回路1
6では遅れ無効電力量を、積算回路17では進み無効電
力量を積算して無効電力の計量が可能となり、実施例1
と同様の動作により、遅れ無効電力を進み無効電力と、
あるいは進み無効電力を遅れ無効電力と誤ることがなく
なる。
Example 5. FIG. 7 is a block circuit diagram showing a fifth embodiment of the present invention, showing a bidirectional reactive energy meter. In the figure, 1 to 9, 14 to 17 and 61 to 63 are the same as those in the first embodiment. In this embodiment, a 90-degree phase shift circuit 40 that delays the phase angle of the voltage by 90 degrees is inserted between the transformer 1 and the pulse width modulation circuit 3 of the first embodiment, and other configurations are the same as those of the first embodiment. Is the same as. Therefore,
By inserting the 90-degree phase shift circuit 40, the integration circuit 1
6, the delayed reactive power amount is integrated, and the integrating circuit 17 integrates the advanced reactive power amount to enable reactive power measurement.
By the same operation as above, the delayed reactive power advances and the reactive power advances,
Alternatively, the advanced reactive power is not mistaken for the delayed reactive power.

【0028】実施例6.図8はこの発明の実施例6を示
すブロック回路図で、双方向無効電力量計を示してい
る。本実施例は、実施例2の変圧器1とパルス幅変調回
路3との間に電圧の位相を90度遅らせる90度移相回
路40を挿入したもので、その他の構成は実施例2と同
じである。本実施例によれば、実施例5と同様、精度の
高い双方向無効電力量計を得ることができる。
Example 6. FIG. 8 is a block circuit diagram showing a sixth embodiment of the present invention and shows a bidirectional reactive energy meter. In the present embodiment, a 90-degree phase shift circuit 40 for delaying the voltage phase by 90 degrees is inserted between the transformer 1 and the pulse width modulation circuit 3 of the second embodiment, and other configurations are the same as those of the second embodiment. Is. According to the present embodiment, as in the fifth embodiment, it is possible to obtain a highly accurate bidirectional reactive energy meter.

【0029】実施例7.図9はこの発明の実施例7を示
すブロック回路図で、双方向無効電力量計を示してい
る。本実施例は、実施例3の変圧器1とA/D変換回路
20との間に電圧の位相を90度遅らせる90度移相回
路40を挿入したもので、その他の構成は実施例3と同
じである。本実施例によれば、実施例5、実施例6と同
様、精度の高い双方向無効電力量計を得ることができ
る。
Example 7. FIG. 9 is a block circuit diagram showing a seventh embodiment of the present invention, showing a bidirectional reactive watt hour meter. In the present embodiment, a 90-degree phase shift circuit 40 for delaying the voltage phase by 90 degrees is inserted between the transformer 1 and the A / D conversion circuit 20 of the third embodiment, and other configurations are the same as those of the third embodiment. Is the same. According to this embodiment, as in the fifth and sixth embodiments, it is possible to obtain a highly accurate bidirectional reactive energy meter.

【0030】実施例8.図10はこの発明の実施例8を
示すブロック回路図で、双方向無効電力量計を示してい
る。本実施例は、実施例4の変圧器1とA/D変換回路
20との間に電圧の位相を90度遅らせる90度移相回
路40を挿入したもので、その他の構成は実施例3と同
じである。本実施例によれば、実施例5、実施例6、実
施例7と同様、精度の高い双方向無効電力量計を得るこ
とができる。
Example 8. Embodiment 8 FIG. 10 is a block circuit diagram showing Embodiment 8 of the invention and shows a bidirectional reactive energy meter. In this embodiment, a 90-degree phase shift circuit 40 for delaying the voltage phase by 90 degrees is inserted between the transformer 1 and the A / D conversion circuit 20 of the fourth embodiment, and other configurations are the same as those of the third embodiment. Is the same. According to the present embodiment, a highly accurate bidirectional reactive energy meter can be obtained as in the fifth, sixth and seventh embodiments.

【0031】[0031]

【発明の効果】以上のように、この発明によれば、双方
向電力量計において、平均電力レベルが小さい場合に
は、受電及び送電ともに無計量とすることにより、回路
内のオフセット等の誤差が受電、送電の判定に影響を及
ぼさないようにすることができる。
As described above, according to the present invention, in the bidirectional watt-hour meter, when the average power level is small, both the power reception and the power transmission are not measured, so that an error such as an offset in the circuit is eliminated. Does not affect the determination of power reception and power transmission.

【0032】また、乗算手段にA/D変換回路を設けた
ものでは、ディジタル回路の占める部分が大きくなり、
LSI化が容易になる。
Further, in the case where the multiplication means is provided with the A / D conversion circuit, the portion occupied by the digital circuit becomes large,
LSI can be easily realized.

【0033】また、パルス周期検出回路を、書き換え可
能なメモリと発振器とカウンタとにより構成することに
より、受電、送電とも無計量にするレベルを簡単に可変
にすることができ、回路内の誤差のばらつきを吸収でき
る。
Further, by configuring the pulse period detection circuit with a rewritable memory, an oscillator and a counter, the level at which no power is received and power is transmitted can be easily varied, and the error in the circuit can be reduced. Can absorb variations.

【0034】さらにまた、乗算手段の線路電圧入力端に
90度移相回路を設けたものでは、無効電力の計量が可
能であるから、回路内のオフセット等の誤差の影響を受
けない双方向の無効電力量計が得られる。
Furthermore, in the case where the 90 ° phase shift circuit is provided at the line voltage input terminal of the multiplying means, the reactive power can be measured, so that the bidirectional operation is not affected by an error such as an offset in the circuit. A reactive energy meter is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1に係る双方向電力量計を
示すブロック回路図である。
FIG. 1 is a block circuit diagram showing a bidirectional energy meter according to a first embodiment of the present invention.

【図2】 実施例1の動作説明用の波形図である。FIG. 2 is a waveform diagram for explaining the operation of the first embodiment.

【図3】 この発明の実施例2に係る双方向電力量計を
示すブロック回路図である。
FIG. 3 is a block circuit diagram showing a bidirectional energy meter according to a second embodiment of the present invention.

【図4】 実施例2の動作説明用の波形図である。FIG. 4 is a waveform diagram for explaining the operation of the second embodiment.

【図5】 この発明の実施例3に係る双方向電力量計を
示すブロック回路図である。
FIG. 5 is a block circuit diagram showing a bidirectional energy meter according to a third embodiment of the present invention.

【図6】 この発明の実施例4に係る双方向電力量計を
示すブロック回路図である。
FIG. 6 is a block circuit diagram showing a bidirectional energy meter according to Embodiment 4 of the present invention.

【図7】 この発明の実施例5に係る双方向電力量計を
示すブロック回路図である。
FIG. 7 is a block circuit diagram showing a bidirectional energy meter according to Embodiment 5 of the present invention.

【図8】 この発明の実施例6に係る双方向電力量計を
示すブロック回路図である。
FIG. 8 is a block circuit diagram showing a bidirectional energy meter according to Embodiment 6 of the present invention.

【図9】 この発明の実施例7に係る双方向電力量計を
示すブロック回路図である。
FIG. 9 is a block circuit diagram showing a bidirectional energy meter according to Embodiment 7 of the present invention.

【図10】 この発明の実施例8に係る双方向電力量計
を示すブロック回路図である。
FIG. 10 is a block circuit diagram showing a bidirectional energy meter according to Embodiment 8 of the present invention.

【図11】 従来の双方向電力量計を示すブロック回路
図である。
FIG. 11 is a block circuit diagram showing a conventional bidirectional energy meter.

【図12】 従来の双方向電力量計の動作説明用の波形
図である。
FIG. 12 is a waveform diagram for explaining the operation of the conventional bidirectional watt-hour meter.

【符号の説明】 1 変圧器、2 変流器、3 パルス幅変調器、4 切
り換えスイッチ、5 乗算回路、6 周波数変換回路、
7、8 コンパレータ、9 OR回路、 10、11
パルス周期検出回路、10a、11a インバータ、1
0b、11b ワンショット回路、14、15 AND
回路、16 受電用積算回路、17 送電用積算回路、
20、21 A/D変換回路、22 乗算器、23 加
算回路、24、25 マグニチュードコンパレータ、2
6、27 レジスタ、40 90度移相回路、41 遅
れ無効電力用積算回路、42 進み無効電力用積算回
路、70、71 パルス周期検出回路、70c 発振
器、70a、71a メモリ、70b、71b カウン
タ。
[Explanation of reference numerals] 1 transformer, 2 current transformer, 3 pulse width modulator, 4 changeover switch, 5 multiplication circuit, 6 frequency conversion circuit,
7, 8 Comparator, 9 OR circuit, 10, 11
Pulse period detection circuit, 10a, 11a inverter, 1
0b, 11b One-shot circuit, 14, 15 AND
Circuit, 16 power receiving integrating circuit, 17 power transmitting integrating circuit,
20, 21 A / D conversion circuit, 22 multiplier, 23 adder circuit, 24, 25 magnitude comparator, 2
6, 27 register, 40 90 degree phase shift circuit, 41 delayed reactive power integration circuit, 42 advanced reactive power integration circuit, 70, 71 pulse cycle detection circuit, 70c oscillator, 70a, 71a memory, 70b, 71b counter.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 線路電圧と線路電流とから線路の瞬時電
力を取り出す乗算手段、この乗算手段の出力の大きさ及
び極性に応じて、大きさに比例したパルスを極性別に出
力する変換手段、この変換手段から出力される上記極性
別のパルスのパルス周期をそれぞれ検出して、所定周期
以下のパルスのみを出力するパルス周期検出手段、及び
このパルス周期検出手段からのパルスを上記極性別にそ
れぞれ積算する2個の積算手段を備えたことを特徴とす
る双方向電力量計。
1. A multiplication means for extracting an instantaneous power of a line from a line voltage and a line current, and a conversion means for outputting a pulse proportional to the magnitude according to the magnitude and polarity of the output of the multiplication means according to the polarity. A pulse cycle detecting means for detecting the pulse cycle of each pulse for each polarity output from the converting means and outputting only a pulse having a predetermined cycle or less, and a pulse from this pulse cycle detecting means is integrated for each polarity. A bidirectional watt-hour meter provided with two integrating means.
【請求項2】 乗算手段は、線路電圧に比例したパルス
幅を得るパルス幅変調回路と、線路電流に比例した電圧
を上記パルス幅変調回路の出力で制御するスイッチとで
構成されていることを特徴とする請求項1記載の双方向
電力量計。
2. The multiplication means comprises a pulse width modulation circuit for obtaining a pulse width proportional to the line voltage and a switch for controlling a voltage proportional to the line current by the output of the pulse width modulation circuit. The bidirectional watt-hour meter according to claim 1, which is characterized in that.
【請求項3】 乗算手段は、線路電圧をディジタルデー
タに変換するA/D変換回路と、線路電流をディジタル
データに変換するA/D変換回路と、上記両A/D変換
回路の出力を乗算する乗算器とで構成されていることを
特徴とする請求項1記載の双方向電力量計。
3. The multiplying means multiplies an A / D conversion circuit for converting a line voltage into digital data, an A / D conversion circuit for converting a line current into digital data, and outputs of both the A / D conversion circuits. 2. The bidirectional watt-hour meter according to claim 1, wherein the bidirectional watt-hour meter is configured by a multiplier that operates.
【請求項4】 変換手段は、乗算手段の出力を計数する
加算回路と、この加算回路の値が正の所定値以上あるい
は負の所定値以下のときパルスを出力し、このパルス出
力で上記加算回路をリセットする正及び負のマグニチュ
ードコンパレータとで構成されていることを特徴とする
請求項5記載の双方向電力量計。
4. The converting means outputs a pulse when the output of the multiplying means is counted, and a pulse is output when the value of the adding circuit is equal to or more than a positive predetermined value or less than a negative predetermined value, and the pulse output outputs the addition. The bidirectional watt-hour meter according to claim 5, wherein the bidirectional watt-hour meter comprises a positive and negative magnitude comparator that resets the circuit.
【請求項5】 パルス周期検出手段は、変換手段の出力
により駆動され、所定時間パルスを持続させるワンショ
ット回路と、このワンショット回路の出力と上記変換手
段の出力との論理積を得るAND回路とからなることを
特徴とする請求項1〜請求項4のいずれか一項記載の双
方向電力量計。
5. The pulse period detecting means is driven by the output of the converting means, and a one-shot circuit for maintaining a pulse for a predetermined time, and an AND circuit for obtaining a logical product of the output of the one-shot circuit and the output of the converting means. The bidirectional watt-hour meter according to any one of claims 1 to 4, characterized in that:
【請求項6】 パルス周期検出手段は、書き換え可能な
メモリと、発振器と、変換手段の出力により上記メモリ
に書き込まれた設定値がロードされ、上記発振器の出力
によりロードされた値をカウントダウンするカウンタ
と、このカウンタの出力と上記変換手段の出力との論理
積を得るAND回路とから構成されていることを特徴と
する請求項1〜請求項4のいずれか一項記載の双方向電
力量計。
6. The pulse period detection means is a counter that counts down the value loaded by the output of the oscillator by loading a rewritable memory, an oscillator, and a set value written in the memory by the output of the conversion means. And an AND circuit that obtains a logical product of the output of this counter and the output of the conversion means, and the bidirectional watt-hour meter according to any one of claims 1 to 4. .
【請求項7】 乗算手段は、その線路電圧入力端に90
度移相回路が設けられ、積算手段により無効電力の計量
が行われるようになされていることを特徴とする請求項
1〜請求項6のいずれか一項記載の双方向電力量計。
7. The multiplying means has a line voltage input terminal at which 90 is provided.
The bidirectional watt-hour meter according to any one of claims 1 to 6, wherein a degree phase shift circuit is provided, and reactive power is measured by integrating means.
JP7037440A 1995-02-24 1995-02-24 Two-way watt-hour meter Pending JPH08233873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7037440A JPH08233873A (en) 1995-02-24 1995-02-24 Two-way watt-hour meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7037440A JPH08233873A (en) 1995-02-24 1995-02-24 Two-way watt-hour meter

Publications (1)

Publication Number Publication Date
JPH08233873A true JPH08233873A (en) 1996-09-13

Family

ID=12497581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7037440A Pending JPH08233873A (en) 1995-02-24 1995-02-24 Two-way watt-hour meter

Country Status (1)

Country Link
JP (1) JPH08233873A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191038A (en) * 2007-02-06 2008-08-21 Mitsubishi Electric Corp Watt hour meter
KR100987667B1 (en) * 2010-07-07 2010-10-13 (주)대우건설 Bidirectional electronic watt meter
KR101323356B1 (en) * 2012-05-04 2013-10-29 한전케이디엔주식회사 Dc digital watt-hour meter and remote meter reading system using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191038A (en) * 2007-02-06 2008-08-21 Mitsubishi Electric Corp Watt hour meter
JP4703582B2 (en) * 2007-02-06 2011-06-15 三菱電機株式会社 Electricity meter
KR100987667B1 (en) * 2010-07-07 2010-10-13 (주)대우건설 Bidirectional electronic watt meter
WO2012005420A1 (en) * 2010-07-07 2012-01-12 옴니시스템 주식회사 Bi-directional digital power meter
KR101323356B1 (en) * 2012-05-04 2013-10-29 한전케이디엔주식회사 Dc digital watt-hour meter and remote meter reading system using the same

Similar Documents

Publication Publication Date Title
RU2324286C1 (en) Device for analog-to-digital conversion of measured voltage
US4058768A (en) Two-way electronic kWh meter
US7609051B2 (en) Energy metering system
EP0240102A2 (en) Power meter having self-test function
JPH0379667B2 (en)
JPH08233873A (en) Two-way watt-hour meter
Kolanko Accurate measurement of power, energy, and true RMS voltage using synchronous counting
US5336991A (en) Apparatus and method for measuring electrical energy and quadergy and for performing line frequency compensation
JP3150914B2 (en) Electronic reactive power measurement device
JPH06207955A (en) Pi/2 phase shift circuit, reactive energy meter and composite meter employing it
JP3271323B2 (en) Time measurement circuit
JP3199100B2 (en) Reactive power meter
US6031369A (en) Electricity meter having circuitry for selecting the conditioning of a power signal according to the polarity of an A.C. mains signal
JPH0472191B2 (en)
JP3104833B2 (en) Composite instrument
JP2005134210A (en) Ac power meter and ac watt-hour meter
RU2103696C1 (en) Method of measurement of quantity of dc electric energy
JP4195520B2 (en) Phase measuring device
JP3044972B2 (en) Flowmeter
JPH0629752Y2 (en) Counting circuit
JPH05273242A (en) Composite meter
JPH05133987A (en) Electric watt-hour meter
JP3068039B2 (en) Synchronization judgment device
RU2091803C1 (en) Electricity meter
SU661378A1 (en) Digital power meter