JPH0645602A - High-withstand voltage semiconductor device and its manufacture - Google Patents

High-withstand voltage semiconductor device and its manufacture

Info

Publication number
JPH0645602A
JPH0645602A JP5121257A JP12125793A JPH0645602A JP H0645602 A JPH0645602 A JP H0645602A JP 5121257 A JP5121257 A JP 5121257A JP 12125793 A JP12125793 A JP 12125793A JP H0645602 A JPH0645602 A JP H0645602A
Authority
JP
Japan
Prior art keywords
diffusion layer
low
concentration
concentration diffusion
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5121257A
Other languages
Japanese (ja)
Other versions
JP3265712B2 (en
Inventor
Masaharu Yamamoto
雅晴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP12125793A priority Critical patent/JP3265712B2/en
Publication of JPH0645602A publication Critical patent/JPH0645602A/en
Application granted granted Critical
Publication of JP3265712B2 publication Critical patent/JP3265712B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To eliminate a drop in the breakdown strength of a high-withstand voltage semiconductor device and to reduce the offset size and the size of the withstand voltage strength semiconductor device as a whole by a method wherein a low-concentration diffused layer is added and the protrusion of the low-concentration diffused layer toward the side of an offset diffused layer is reduced. CONSTITUTION:A high-withstand voltage semiconductor device is constituted of a high- concentration diffused layer 12 as a high-concentration drain diffused layer, of a low- concentration diffused layer 13 whose diffusion depth is deeper than that of it and of a low- concentration diffused layer 14 which is adjacent to the high-concentration diffused layer 12 and which is called an offset diffused layer. Then, the protrusion size to the transverse direction from the high-concentration diffused layer 12 of the low-concentration diffused layer 13 is designated as L1, the protrusion size to the depth direction from the high- concentration diffused layer 12 of the low-concentration diffused layer 13 is designated as L2 and the length between a gate electrode end and a drain in the low-concentration diffused layer 14, a so-called offset size, is designated as L3. A positional relationship to enhance a breakdown strength is set in such a way that the protrusion size L1 in the transverse direction is set to be smaller than the protrusion size L2 in the depth direction and that the offset size L3 is set to be sufficiently longer than the L1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高耐圧MOS型半導体
装置及びその製造方法、特に高耐圧MOS型トランジス
タ装置と高耐圧拡散抵抗装置及びそれらの製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high breakdown voltage MOS type semiconductor device and a method of manufacturing the same, and more particularly to a high breakdown voltage MOS type transistor device, a high breakdown voltage diffusion resistance device and a method of manufacturing them.

【0002】[0002]

【従来の技術】近年、半導体集積回路は微細化が進み、
MOS型トランジスタやメモリー素子だけでなく周辺回
路や入出力回路等の半導体装置の微細化も進められてい
る。
2. Description of the Related Art In recent years, semiconductor integrated circuits have been miniaturized,
Not only MOS type transistors and memory elements but also semiconductor devices such as peripheral circuits and input / output circuits are being miniaturized.

【0003】高耐圧MOS型半導体装置は、ビデオチュ
ーナー、CD、LD、電子レンジなどの家電製品の表示
用装置として使用されている蛍光表示管を駆動するため
のマイクロコントローラとして供されている。通常、蛍
光表示管の駆動には30V程度の電源が必要である。こ
のため半導体装置には高耐圧の入出力回路が必要とな
る。また、表示用装置の大型化に伴い、高耐圧の入出力
回路の端子数は増加し、さらにその駆動電流も大容量化
している。これを満足しようとすると半導体集積回路チ
ップの周辺部を高耐圧の入出力回路が埋め尽くしてしま
う傾向にある。このためチップサイズを縮小化するため
には高耐圧入出力回路を縮小化することが不可欠であ
る。一般に、半導体装置を微細化すると、その耐圧が下
がる。このため、高耐圧の半導体装置には、耐圧をあげ
るために半導体装置の寸法をある程度以上大きくしなけ
ればならない。しかしこれは高耐圧の半導体装置を縮小
化することを困難にしている。
The high-voltage MOS semiconductor device is used as a microcontroller for driving a fluorescent display tube used as a display device for home electric appliances such as video tuners, CDs, LDs, and microwave ovens. Usually, a power supply of about 30 V is required to drive the fluorescent display tube. Therefore, the semiconductor device requires an input / output circuit with high breakdown voltage. Further, as the size of the display device increases, the number of terminals of the high breakdown voltage input / output circuit increases, and the driving current thereof also increases in capacity. If this is to be satisfied, there is a tendency that the peripheral portion of the semiconductor integrated circuit chip is filled with high-voltage input / output circuits. Therefore, in order to reduce the chip size, it is essential to reduce the size of the high voltage input / output circuit. Generally, as a semiconductor device is miniaturized, its breakdown voltage is lowered. Therefore, in a high breakdown voltage semiconductor device, the dimensions of the semiconductor device must be increased to some extent or more in order to increase the breakdown voltage. However, this makes it difficult to reduce the size of the high breakdown voltage semiconductor device.

【0004】従来の高耐圧拡散抵抗装置と高耐圧トラン
ジスタの構造断面図を図7に示す。ここでは、例として
P型の高耐圧半導体装置について説明する。半導体基板
1にはN型のシリコン基板または、P型半導体基板に作
られた拡散深さの深い低濃度のN型ウェル拡散層であ
る。通常、CMOSに必要なP型ウェル、N型ウェルの
拡散は高温の熱処理で行い、拡散深さを3〜5μmとす
る。この工程で得られるP型ウェル拡散層を、高耐圧拡
散抵抗装置の低濃度拡散層3として用いられることがあ
る。しかし、半導体基板1をN型の深いウェルで形成し
た場合には、耐圧を確保するために、その拡散深さを1
0μm以上としなくてはならない。拡散深さを10μm
以上にするためには、高温の熱処理時間を60時間以上
にする必要があり、量産に対して実用的でない。また、
低濃度拡散層3の拡散深さが3〜5μmと深いため、拡
散抵抗装置のサイズを縮小化するのにも不利である。従
って半導体装置の微細化をはかるには、低濃度拡散層3
を形成するのに高温での熱処理時間を1時間程度にし、
その拡散深さを1〜3μm程度と浅くすることが必要で
ある。この場合、低濃度拡散層3はNウェル内に形成す
ることも可能となる。このような高温での熱処理は、最
初のPウェル、Nウェルを形成する拡散工程の後、追加
して行うことになる。さらに、この低濃度拡散層4に隣
接して低濃度拡散層3が周辺部に形成され、その外側の
周辺部にはゲート電極5が形成されている。一方、高耐
圧トランジスタのドレイン部は、高濃度拡散層2の周辺
部に低濃度拡散層3が設けられ、さらにその外側の周辺
部にゲート電極5が形成されている。この高濃度拡散層
2の形成は、通常のCMOSプロセスにおける高濃度の
ソースドレイン拡散層の形成工程で行われる。高耐圧拡
散抵抗装置で用いられる低濃度拡散層4は、高耐圧トラ
ンジスタのドレイン部には、使用されない。
FIG. 7 shows a structural cross-sectional view of a conventional high withstand voltage diffusion resistance device and a high withstand voltage transistor. Here, a P-type high breakdown voltage semiconductor device will be described as an example. The semiconductor substrate 1 is an N-type silicon substrate or a low-concentration N-type well diffusion layer with a deep diffusion depth formed on a P-type semiconductor substrate. Usually, diffusion of the P-type well and N-type well required for CMOS is performed by high temperature heat treatment, and the diffusion depth is set to 3 to 5 μm. The P-type well diffusion layer obtained in this step may be used as the low concentration diffusion layer 3 of the high breakdown voltage diffusion resistance device. However, when the semiconductor substrate 1 is formed by an N-type deep well, its diffusion depth is set to 1 in order to secure the breakdown voltage.
It must be 0 μm or more. Diffusion depth 10 μm
To achieve the above, the heat treatment time at high temperature needs to be 60 hours or longer, which is not practical for mass production. Also,
Since the diffusion depth of the low-concentration diffusion layer 3 is as deep as 3 to 5 μm, it is also disadvantageous in reducing the size of the diffusion resistance device. Therefore, in order to miniaturize the semiconductor device, the low concentration diffusion layer 3
The heat treatment time at high temperature for about 1 hour to form
It is necessary to make the diffusion depth as shallow as 1 to 3 μm. In this case, the low concentration diffusion layer 3 can be formed in the N well. The heat treatment at such a high temperature is additionally performed after the first diffusion step for forming the P well and the N well. Further, a low-concentration diffusion layer 3 is formed in the peripheral portion adjacent to the low-concentration diffusion layer 4, and a gate electrode 5 is formed in the outer peripheral portion. On the other hand, in the drain portion of the high breakdown voltage transistor, the low concentration diffusion layer 3 is provided in the peripheral portion of the high concentration diffusion layer 2, and the gate electrode 5 is further formed in the peripheral portion outside thereof. The high-concentration diffusion layer 2 is formed in the high-concentration source / drain diffusion layer forming step in a normal CMOS process. The low concentration diffusion layer 4 used in the high breakdown voltage diffusion resistance device is not used in the drain portion of the high breakdown voltage transistor.

【0005】[0005]

【発明が解決しようとする課題】上記従来の構成では、
高耐圧トランジスタは、蛍光表示管駆動用の出力電流を
多くとる必要からゲート幅は大きくしなければならな
い。このため、高耐圧拡散抵抗装置のサイズよりも、大
きくなっている。すなわち高耐圧部を縮小させるには、
高耐圧トランジスタを縮小化することが必須である。
SUMMARY OF THE INVENTION In the above conventional configuration,
The high withstand voltage transistor must have a large gate width because it requires a large output current for driving the fluorescent display tube. Therefore, it is larger than the size of the high breakdown voltage diffusion resistance device. That is, in order to reduce the high breakdown voltage part,
It is essential to reduce the size of the high breakdown voltage transistor.

【0006】本発明は上記課題を解決するためであり、
高耐圧の半導体装置の縮小化をするために、耐圧低下を
防ぐ構造及び製造方法を提供することを目的としてい
る。
The present invention is to solve the above problems,
It is an object of the present invention to provide a structure and a manufacturing method for preventing reduction in breakdown voltage in order to reduce the size of a high breakdown voltage semiconductor device.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の高耐圧半導体装置は、第一の導電型の半導
体基板中に形成された第二の導電型の高濃度拡散層と、
前記高濃度拡散層を覆うように形成された第二の導電型
の第一の低濃度拡散層と、前記第一の低濃度拡散層の前
記高濃度拡散層からの横方向のはみ出し寸法を、前記第
一の低濃度拡散層の前記高濃度拡散層からの深さ方向の
はみ出し寸法よりも短くし、前記高濃度拡散層に隣接し
て形成された第二の導電型の第二の低濃度拡散層と、前
記第二の低濃度拡散層が、前記第一の低濃度拡散層の横
方向のはみ出し寸法よりも長く形成されている。
In order to achieve the above object, a high breakdown voltage semiconductor device of the present invention comprises a second conductivity type high concentration diffusion layer formed in a first conductivity type semiconductor substrate. ,
A second conductivity type first low-concentration diffusion layer formed so as to cover the high-concentration diffusion layer, and a lateral protrusion dimension of the first low-concentration diffusion layer from the high-concentration diffusion layer, A second conductivity type second low concentration formed adjacent to the high concentration diffusion layer by making the dimension of the first low concentration diffusion layer protruding from the high concentration diffusion layer in the depth direction shorter than the dimension. The diffusion layer and the second low-concentration diffusion layer are formed longer than the lateral protrusion size of the first low-concentration diffusion layer.

【0008】また、上記目的を達成するために、本発明
の高耐圧半導体装置は、第一の導電型の半導体基板中に
形成された第二の導電型の高濃度拡散層と、前記高濃度
拡散層を覆うように形成された第二の導電型の第一の低
濃度拡散層と、前記第一の低濃度拡散層の前記高濃度拡
散層からの横方向のはみ出し寸法を、前記第一の低濃度
拡散層の前記高濃度拡散層からの深さ方向のはみ出し寸
法よりも短くし、前記高濃度拡散層に隣接して形成され
た第二の導電型の第二の低濃度拡散層と、前記第二の低
濃度拡散層が、前記第一の低濃度拡散層の横方向のはみ
出し寸法よりも長く形成されており、前記半導体基板上
に絶縁膜を介してゲート電極が形成されており、前記ゲ
ート電極が少なくとも前記高濃度拡散層上に形成されて
いる。
In order to achieve the above-mentioned object, a high breakdown voltage semiconductor device of the present invention comprises a second conductivity type high concentration diffusion layer formed in a first conductivity type semiconductor substrate and the high concentration semiconductor layer. A second conductivity type first low-concentration diffusion layer formed so as to cover the diffusion layer, and a lateral protrusion dimension of the first low-concentration diffusion layer from the high-concentration diffusion layer, A second conductivity type second low-concentration diffusion layer formed adjacent to the high-concentration diffusion layer, which is shorter than the protruding dimension of the low-concentration diffusion layer in the depth direction from the high-concentration diffusion layer; The second low-concentration diffusion layer is formed to be longer than the lateral protrusion dimension of the first low-concentration diffusion layer, and a gate electrode is formed on the semiconductor substrate via an insulating film. The gate electrode is formed on at least the high concentration diffusion layer.

【0009】また、上記目的を達成するために、本発明
の高耐圧半導体装置は、ドレイン拡散層をとりまいて低
濃度拡散層が形成されており、前記第一の低濃度拡散層
の周辺にゲート電極がリング状に形成されおり、前記ゲ
ート電極の周囲にソース拡散層が形成され、前記ソース
拡散層の周囲に少なくとも厚い酸化膜が形成されてい
る。
In order to achieve the above object, in the high breakdown voltage semiconductor device of the present invention, a low concentration diffusion layer is formed around the drain diffusion layer, and the low concentration diffusion layer is formed around the first low concentration diffusion layer. The gate electrode is formed in a ring shape, a source diffusion layer is formed around the gate electrode, and at least a thick oxide film is formed around the source diffusion layer.

【0010】上記目的を達成するために、本発明の高耐
圧半導体装置の製造方法は、第一の導電型の半導体基板
中あるいは、第一の導電型の低濃度のウェル拡散層中
に、第二の導電型の低濃度と高濃度との拡散層をもつ高
耐圧トランジスタを形成する工程と、第二の導電型の拡
散層からなる高耐圧抵抗装置を形成する工程で、前記高
濃度の拡散層よりも拡散深さの深い第一の低濃度拡散層
を前記トランジスタと抵抗装置との両方に同時に、同一
工程で形成するとともに、オフセット拡散層となる第二
の導電型の第二の低濃度拡散層も前記トランジスタと抵
抗装置との両方に同時に、同一工程で形成する。
In order to achieve the above object, a method of manufacturing a high breakdown voltage semiconductor device according to the present invention is characterized in that a first conductivity type semiconductor substrate or a first conductivity type low concentration well diffusion layer In the step of forming a high breakdown voltage transistor having a second conductivity type low concentration and high concentration diffusion layers, and in the step of forming a high breakdown voltage resistance device including a second conductivity type diffusion layer, the high concentration diffusion is performed. A first low-concentration diffusion layer having a diffusion depth larger than that of the layer is simultaneously formed in both the transistor and the resistance device in the same step, and a second low-concentration type of second conductivity type serving as an offset diffusion layer is formed. A diffusion layer is also formed in both the transistor and the resistance device at the same time in the same process.

【0011】上記目的を達成するために、本発明の高耐
圧半導体装置の製造方法は、第一の導電型の半導体基板
中にP型のウェル拡散層及びN型のウェル拡散層を形成
し、その後CMOS用のウェル拡散層を形成し、前記半
導体基板中に前記半導体基板と反対導電型の低濃度ウェ
ル拡散層を形成する工程と、前記低濃度ウェル拡散層中
に、前記半導体基板と反対導電型の第一の低濃度拡散層
を形成し、次いでオフセット拡散層となる前記半導体基
板と反対導電型の第二の低濃度拡散層を、ゲート電極の
サイドウォール膜形成前に形成した後、ゲート電極のサ
イドウォール膜を形成し、その後ソース・ドレインとな
る高濃度拡散層を形成する。
In order to achieve the above object, a method of manufacturing a high breakdown voltage semiconductor device of the present invention comprises forming a P type well diffusion layer and an N type well diffusion layer in a first conductivity type semiconductor substrate, After that, a step of forming a well diffusion layer for CMOS and forming a low concentration well diffusion layer of a conductivity type opposite to that of the semiconductor substrate in the semiconductor substrate, and a conductivity type opposite to the semiconductor substrate in the low concentration well diffusion layer. Type first low-concentration diffusion layer is formed, and then a second low-concentration diffusion layer having a conductivity type opposite to that of the semiconductor substrate to be an offset diffusion layer is formed before forming the sidewall film of the gate electrode. A sidewall film of the electrode is formed, and then a high-concentration diffusion layer to be the source / drain is formed.

【0012】[0012]

【作用】本発明は、上記した構成及び製造方法をとるこ
とにより、ドレインエッヂ部における電界強度を低濃度
拡散層を追加することによって、緩和される。また高耐
圧トランジスタの耐圧特性をより向上させ、しかもオフ
セット拡散層側への低濃度拡散層のはみ出しをより小さ
くしている。このため、製造工程におけるマスクずれ
や、拡散深さのばらつきによる耐圧低下がなく、オフセ
ット寸法、ひいては高耐圧半導体装置全体の寸法をより
縮小化させることができるものである。
According to the present invention, the electric field strength in the drain edge portion can be alleviated by adding the low-concentration diffusion layer by adopting the above-described structure and manufacturing method. Further, the breakdown voltage characteristics of the high breakdown voltage transistor are further improved, and the protrusion of the low concentration diffusion layer toward the offset diffusion layer side is further reduced. For this reason, there is no decrease in withstand voltage due to mask misalignment in the manufacturing process or variations in diffusion depth, and the offset dimension, and thus the overall withstand voltage semiconductor device dimension, can be further reduced.

【0013】[0013]

【実施例】以下、本発明についての実施例についての説
明を図面を用いて行う。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1では、主にドレインに付加する低濃度
拡散層の位置関係を説明する半導体装置の断面図を示
す。この高耐圧半導体装置は半導体基板11または低濃
度の拡散深さの深いウェル拡散層に高濃度ドレイン拡散
層である高濃度拡散層12、及びそれよりも拡散深さの
深い低濃度拡散層13、高濃度拡散層12に隣接するオ
フセット拡散層と呼ばれる低濃度拡散層14で構成され
ている。ここで半導体基板11には低濃度の拡散深さの
深いウェル拡散層を用いてもよい。本実施例では半導体
基板11にN型の導電型であるシリコン基板を用いる。
半導体基板11の不純物濃度は1015〜1016/cm3
である。不純物濃度が1015/cm3より薄いとチャン
ネル間での耐圧が低くなって耐圧不良を生じる。また1
16/cm3以上であると基板との耐圧不良が生じる。
高濃度拡散層12はドレイン拡散層の一部として機能
し、その導電型はP型で、その深さは0.3〜0.6μm
程度である。不純物濃度は1019〜1020/cm3であ
る。さらに、その幅は4〜5μm以上に設定されてい
る。高濃度拡散層12の幅をこの値より小さくすると、
エッヂ部分での耐圧が低下し、耐圧不良が発生する。ま
た、低濃度拡散層13もまたドレイン拡散層の一部とし
て機能する。特に高濃度拡散層12によるドレイン拡散
層の不純物濃度の勾配を緩和するために設けられてい
る。導電型はP型であり、深さは1〜3μm程度であ
る。不純物濃度の約1016/cm3である。不純物濃度
が薄すぎると抵抗が高くなり、十分な電流が得られなく
なる。
FIG. 1 is a sectional view of a semiconductor device for explaining the positional relationship of a low concentration diffusion layer mainly added to a drain. In this high breakdown voltage semiconductor device, a semiconductor substrate 11 or a well diffusion layer having a low concentration diffusion depth, a high concentration diffusion layer 12 which is a high concentration drain diffusion layer, and a low concentration diffusion layer 13 having a diffusion depth deeper than that, It is composed of a low concentration diffusion layer 14 called an offset diffusion layer adjacent to the high concentration diffusion layer 12. Here, a deep well diffusion layer having a low concentration diffusion depth may be used for the semiconductor substrate 11. In this embodiment, an N-type conductivity type silicon substrate is used as the semiconductor substrate 11.
The impurity concentration of the semiconductor substrate 11 is 10 15 to 10 16 / cm 3.
Is. If the impurity concentration is lower than 10 15 / cm 3 , the breakdown voltage between the channels becomes low, resulting in poor breakdown voltage. Again 1
If it is 0 16 / cm 3 or more, a withstand voltage defect with the substrate occurs.
The high-concentration diffusion layer 12 functions as a part of the drain diffusion layer, its conductivity type is P-type, and its depth is 0.3 to 0.6 μm.
It is a degree. The impurity concentration is 10 19 to 10 20 / cm 3 . Furthermore, the width is set to 4 to 5 μm or more. If the width of the high concentration diffusion layer 12 is made smaller than this value,
The breakdown voltage at the edge portion is lowered, and a breakdown voltage defect occurs. The low concentration diffusion layer 13 also functions as a part of the drain diffusion layer. In particular, it is provided in order to reduce the gradient of the impurity concentration of the drain diffusion layer due to the high concentration diffusion layer 12. The conductivity type is P type, and the depth is about 1 to 3 μm. The impurity concentration is about 10 16 / cm 3 . If the impurity concentration is too low, the resistance becomes high and a sufficient current cannot be obtained.

【0015】L1は低濃度拡散層13の高濃度拡散層1
2からの横方向へのはみ出し寸法である。L2は低濃度
拡散層13の高濃度拡散層12からの深さ方向へのはみ
出し寸法である。L3はオフセット拡散層である低濃度
拡散層14のゲート電極端とドレインとの間の長さ、い
わゆるオフセット寸法である。
L1 is the high concentration diffusion layer 1 of the low concentration diffusion layer 13.
It is the lateral protrusion dimension from 2. L2 is a dimension of the low concentration diffusion layer 13 protruding from the high concentration diffusion layer 12 in the depth direction. L3 is the length between the gate electrode end and the drain of the low-concentration diffusion layer 14, which is the offset diffusion layer, which is a so-called offset dimension.

【0016】高耐圧トランジスタでは、低濃度拡散層1
4の端の上部にゲート電極15が形成される。低濃度拡
散層14の端部はゲート電極15の端部と一致するか、
あるいはゲート電極15側に入り込むことが必要であ
る。もしゲート電極15との間にスペースがあると、電
流が流れ難くなり出力電流の特性に不良が生じる。この
ためゲート電極15の側面にあるサイドウォール膜24
を形成する前に、低濃度拡散層14を形成しておくこと
が必要である。
In the high breakdown voltage transistor, the low concentration diffusion layer 1
The gate electrode 15 is formed on the upper part of the edge of 4. Does the end of the low concentration diffusion layer 14 coincide with the end of the gate electrode 15?
Alternatively, it is necessary to enter the gate electrode 15 side. If there is a space between the gate electrode 15 and the gate electrode 15, it becomes difficult for the current to flow, and the output current characteristic becomes defective. Therefore, the sidewall film 24 on the side surface of the gate electrode 15 is formed.
It is necessary to form the low-concentration diffusion layer 14 before forming.

【0017】このデバイスの耐圧特性は、主として、高
濃度拡散層12のエッヂ部における電界集中と、低濃度
拡散層14の濃度、低濃度拡散層14とゲート電極のエ
ッヂ部に生じる電界集中、さらにはゲート電極15直下
に生じるチャンネル部でのパンチスルー耐圧などによっ
て決定される。特に、支配的なパラメータはオフセット
拡散層の寸法L3とその不純物濃度である。ここで高濃
度拡散層12のエッヂ部とは、基板表面の端部及び基板
内部の端部の両方を指す。また電界集中は高濃度拡散層
12に電圧を印加したときに発生する。特に電圧勾配が
急峻な所にあっては拡散層の角の部分で発生する。ま
た、低濃度拡散層14側の電位がゲート電極15の電位
より高い場合、電位勾配は低濃度拡散層14とゲート電
極15との間の距離が最も短い部分で急峻となり、電界
集中が生じる。チャンネル部でのパンチスルーはゲート
電極15間の距離が短いか、基板濃度が薄いと生じ易
い。ドレイン拡散層の空乏層が横に伸びソース拡散層に
接触してパンチスルーが生じる。オフセット構造を持つ
高耐圧半導体装置の耐圧は主にL3の長さと不純物濃度
で決定される。オフセット抵抗またはピンチ抵抗と呼ば
れる低濃度拡散層14の抵抗が、ドレイン拡散層に印加
された電圧を降下させている。抵抗の値は拡散層の両端
間の長さと抵抗率で決まる。このため寸法L3が長い程
抵抗の値は大きくなり、また不純物濃度が高い程抵抗の
値は小さくなり、電圧降下が小さくなる。
The breakdown voltage characteristics of this device are mainly the electric field concentration in the edge portion of the high concentration diffusion layer 12, the concentration of the low concentration diffusion layer 14, the electric field concentration generated in the edge portion of the low concentration diffusion layer 14 and the gate electrode, and Is determined by the punch-through breakdown voltage or the like in the channel portion generated just below the gate electrode 15. Particularly, the dominant parameters are the dimension L3 of the offset diffusion layer and its impurity concentration. Here, the edge portion of the high-concentration diffusion layer 12 refers to both the end portion of the substrate surface and the end portion inside the substrate. The electric field concentration occurs when a voltage is applied to the high concentration diffusion layer 12. In particular, when the voltage gradient is steep, it occurs at the corner of the diffusion layer. When the potential on the low-concentration diffusion layer 14 side is higher than the potential on the gate electrode 15, the potential gradient becomes steep at the shortest distance between the low-concentration diffusion layer 14 and the gate electrode 15, and electric field concentration occurs. Punch through in the channel portion is likely to occur when the distance between the gate electrodes 15 is short or the substrate concentration is low. The depletion layer of the drain diffusion layer extends laterally and contacts the source diffusion layer to cause punch through. The breakdown voltage of a high breakdown voltage semiconductor device having an offset structure is mainly determined by the length of L3 and the impurity concentration. The resistance of the low concentration diffusion layer 14, which is called an offset resistance or a pinch resistance, causes the voltage applied to the drain diffusion layer to drop. The resistance value is determined by the length between both ends of the diffusion layer and the resistivity. Therefore, the longer the dimension L3, the larger the resistance value, and the higher the impurity concentration, the smaller the resistance value and the smaller the voltage drop.

【0018】低濃度拡散層14の不純物濃度は、イオン
注入量によってコントロールされる。イオン注入量を多
くすると、オフセット拡散層の抵抗が減少し、オフセッ
ト部での電圧降下が減り、ゲート電極15のエッヂ部に
かかる電圧は高くなる。ゲート電極15の耐圧は酸化膜
21を介して半導体基板11とゲート電極15との間の
耐圧である。この耐圧は酸化膜21の膜質と膜厚によっ
て決まる。耐圧が低いと酸化膜は破壊され、信頼性不良
が生じる。このためゲート電極15に印加された電圧が
半導体基板11中に抜けリーク電流が発生する。このよ
うにゲート電極15のエッヂ部の耐圧によってトランジ
スタの耐圧が決定される。このためイオン注入量を多く
するとトランジスタの耐圧は減少してしまう。また、イ
オン注入量を下げると、低濃度拡散層14の抵抗は大き
くなりオフセット部での電圧降下が大になる。このため
ゲート電極のエッヂ部に印加される電圧はゲート電極1
5のエッヂ部の耐圧より低くなる。このためトランジス
タの耐圧は向上する。しかし、イオン注入量をさらに下
げると、この耐圧は低下し始める。これは高濃度拡散層
12のドレインエッヂ部12aでの低濃度拡散層14の
濃度が薄くなりすぎ、ドレインエッヂ部12aでの電界
集中が大きくなるためである。これによってドレインエ
ッヂ部12aでの電界緩和が十分でなくなってしまう。
The impurity concentration of the low concentration diffusion layer 14 is controlled by the ion implantation amount. When the ion implantation amount is increased, the resistance of the offset diffusion layer decreases, the voltage drop in the offset portion decreases, and the voltage applied to the edge portion of the gate electrode 15 increases. The breakdown voltage of the gate electrode 15 is the breakdown voltage between the semiconductor substrate 11 and the gate electrode 15 via the oxide film 21. This breakdown voltage is determined by the film quality and film thickness of the oxide film 21. If the withstand voltage is low, the oxide film is destroyed, resulting in poor reliability. Therefore, the voltage applied to the gate electrode 15 escapes into the semiconductor substrate 11 to generate a leak current. Thus, the breakdown voltage of the transistor is determined by the breakdown voltage of the edge portion of the gate electrode 15. Therefore, if the amount of ion implantation is increased, the breakdown voltage of the transistor will decrease. Further, when the ion implantation amount is reduced, the resistance of the low concentration diffusion layer 14 increases and the voltage drop in the offset portion increases. Therefore, the voltage applied to the edge portion of the gate electrode is
It becomes lower than the withstand voltage of the edge part of No. 5. Therefore, the breakdown voltage of the transistor is improved. However, when the ion implantation amount is further reduced, this breakdown voltage starts to decrease. This is because the concentration of the low concentration diffusion layer 14 in the drain edge portion 12a of the high concentration diffusion layer 12 becomes too thin, and the electric field concentration in the drain edge portion 12a becomes large. As a result, the electric field relaxation in the drain edge portion 12a becomes insufficient.

【0019】これを防ぐには、低濃度拡散層13をドレ
インエッヂ部12aの近傍のみに形成することが必要で
ある。低濃度拡散層13によって、電界強度は緩和され
る。すなわちオフセット拡散層である低濃度拡散層14
全体の不純物濃度が上がらないように、すなわち局所的
にドレイン拡散層のエッヂ部のみの不純物濃度を上げる
ために低濃度拡散層13が形成されている。このとき、
低濃度拡散層13の横方向へのはみ出し寸法L1が長く
なりすぎると、低濃度拡散層13と低濃度拡散層14と
の重なり部分が大きくなる。その部分では不純物濃度が
より高くなり、オフセット拡散層全体の抵抗が減少して
しまう。このためその耐圧は減少する。
In order to prevent this, it is necessary to form the low concentration diffusion layer 13 only in the vicinity of the drain edge portion 12a. The low-concentration diffusion layer 13 relaxes the electric field strength. That is, the low concentration diffusion layer 14 which is an offset diffusion layer
The low-concentration diffusion layer 13 is formed so that the overall impurity concentration does not rise, that is, the impurity concentration of only the edge portion of the drain diffusion layer is locally increased. At this time,
If the lateral protrusion dimension L1 of the low-concentration diffusion layer 13 is too long, the overlapping portion between the low-concentration diffusion layer 13 and the low-concentration diffusion layer 14 becomes large. At that portion, the impurity concentration becomes higher and the resistance of the entire offset diffusion layer decreases. Therefore, the breakdown voltage is reduced.

【0020】図2は、本発明における第2の実施例であ
る高耐圧拡散抵抗装置と高耐圧トランジスタの断面図を
示したものである。
FIG. 2 is a sectional view of a high breakdown voltage diffusion resistance device and a high breakdown voltage transistor according to a second embodiment of the present invention.

【0021】ドレインの高濃度拡散層12の拡散深さよ
りも深い拡散深さをもつ低濃度拡散層13を高耐圧抵抗
装置に設けている。また高耐圧トランジスタの高濃度拡
散層12を含むまたは、覆うように設置されている。半
導体基板11はN型のシリコン基板または低濃度の拡散
深さの深いN型ウェル拡散層である。半導体基板11の
高耐圧トランジスタを形成する領域の所定領域に、高濃
度ドレイン拡散層となる高濃度拡散層12が形成されて
いる。高濃度拡散層12よりも深い拡散深さをもつ低濃
度拡散層13が形成されている。低濃度拡散層13は半
導体基板11の他の高耐圧拡散抵抗装置が形成される領
域に形成されている。またそれらの高濃度不純物層12
に隣接して、その左右にオフセット拡散層である低濃度
拡散層14が形成されている。
A low-concentration diffusion layer 13 having a diffusion depth deeper than the diffusion depth of the high-concentration diffusion layer 12 of the drain is provided in the high breakdown voltage resistance device. Further, it is installed so as to include or cover the high concentration diffusion layer 12 of the high breakdown voltage transistor. The semiconductor substrate 11 is an N-type silicon substrate or an N-type well diffusion layer having a low concentration and a deep diffusion depth. A high-concentration diffusion layer 12 serving as a high-concentration drain diffusion layer is formed in a predetermined region of the semiconductor substrate 11 where a high-voltage transistor is formed. A low-concentration diffusion layer 13 having a diffusion depth deeper than that of the high-concentration diffusion layer 12 is formed. The low-concentration diffusion layer 13 is formed in a region of the semiconductor substrate 11 where another high breakdown voltage diffusion resistance device is formed. Further, those high-concentration impurity layers 12
The low-concentration diffusion layer 14, which is an offset diffusion layer, is formed adjacent to and on the left and right.

【0022】ここで、高耐圧拡散抵抗装置では、基板表
面に低濃度拡散層14が形成されており、その中に低濃
度拡散層14より深さの深い低濃度拡散層13が形成さ
れている。一方、高耐圧トランジスタでは、高濃度拡散
層12が低濃度拡散層14内に形成されている。さらに
高濃度拡散層12の周囲を囲むようにして、かつ低濃度
拡散層14の一部を含んで低濃度拡散層13が形成され
ている。高濃度拡散層12の一方の側壁から低濃度拡散
層13の同側の側壁までの距離を横方向のはみ出し寸法
L1で示す。また高濃度拡散層12の底面から低濃度拡
散層13の底面までの深さ方向の距離をはみ出し寸法L
2で示す。また高濃度拡散層12の一方の側面に隣接し
た低濃度拡散層14の横方向の距離をオフセット寸法L
3で示す。
Here, in the high breakdown voltage diffusion resistance device, the low concentration diffusion layer 14 is formed on the substrate surface, and the low concentration diffusion layer 13 having a depth deeper than the low concentration diffusion layer 14 is formed therein. . On the other hand, in the high breakdown voltage transistor, the high concentration diffusion layer 12 is formed in the low concentration diffusion layer 14. Further, the low-concentration diffusion layer 13 is formed so as to surround the high-concentration diffusion layer 12 and include a part of the low-concentration diffusion layer 14. The distance from one side wall of the high concentration diffusion layer 12 to the same side wall of the low concentration diffusion layer 13 is indicated by a lateral protrusion size L1. The distance L in the depth direction from the bottom surface of the high concentration diffusion layer 12 to the bottom surface of the low concentration diffusion layer 13 is projected.
2 shows. Further, the lateral distance of the low-concentration diffusion layer 14 adjacent to one side surface of the high-concentration diffusion layer 12 is set to the offset dimension L.
3 shows.

【0023】高耐圧拡散抵抗装置における、低濃度拡散
層13の役割は、主に抵抗値を設定するのに用いられ
る。低濃度拡散層13の拡散深さは、1〜3μmであ
る。深くしすぎると高耐圧装置をウェル内に形成しよう
とする場合に、ウェルの拡散深さを十分に深くしておか
なくてはならず高温での熱処理時間を60時間以上にし
ないと耐圧が十分に得られない。また、浅くしすぎる
と、曲率半径が小さくなり低濃度拡散層13自身の耐圧
が出なくなる。このようなことから、低濃度拡散層13
の拡散深さを1〜3μmとしている。ここで本実施例で
は低濃度拡散層13の抵抗値は約100kΩとなる。
The role of the low concentration diffusion layer 13 in the high breakdown voltage diffusion resistance device is mainly used for setting the resistance value. The diffusion depth of the low concentration diffusion layer 13 is 1 to 3 μm. If the depth is too deep, when the high breakdown voltage device is to be formed in the well, the diffusion depth of the well must be sufficiently deep, and the breakdown voltage is sufficient unless the heat treatment time at high temperature is set to 60 hours or more. Can't get to. If the depth is too shallow, the radius of curvature becomes small and the breakdown voltage of the low concentration diffusion layer 13 itself cannot be obtained. From this, the low-concentration diffusion layer 13
The diffusion depth of is 1 to 3 μm. Here, in this embodiment, the resistance value of the low concentration diffusion layer 13 is about 100 kΩ.

【0024】高耐圧拡散抵抗装置において、P型の低濃
度拡散層14を深さ0.2〜1μm、不純物濃度約10
16/cm3で形成している。低濃度拡散層14は抵抗装
置の制御用の拡散抵抗として用いる。また、P型の低濃
度拡散層13は、深さ1〜3μm、不純物濃度約1016
/cm3で形成されている。主たる機能は抵抗装置の拡
散抵抗として用いる。
In the high withstand voltage diffusion resistance device, the P type low concentration diffusion layer 14 has a depth of 0.2 to 1 μm and an impurity concentration of about 10 μm.
It is formed with 16 / cm 3 . The low concentration diffusion layer 14 is used as a diffusion resistance for controlling the resistance device. The P type low concentration diffusion layer 13 has a depth of 1 to 3 μm and an impurity concentration of about 10 16.
It is formed in / cm 3. Its main function is to use it as a diffusion resistance of the resistance device.

【0025】高耐圧抵抗装置の抵抗値は主として低濃度
拡散層13で決定される。エッヂ部における耐圧を向上
させるために、半導体基板11表面の浅い領域に低濃度
拡散層14が補助的に追加され、抵抗値をも下げるよう
にコントロールされている。特に低濃度拡散層14が表
面に形成されることで、表面側での不純物濃度が、低濃
度拡散層13側では高くなり、印加する電圧を上げたと
きの基板バイアス効果による抵抗上昇を抑える働きをす
る。なぜなら抵抗が高すぎると、高電圧が印加されたと
き、空乏層の幅が大きくなり抵抗値が上昇するためであ
る。
The resistance value of the high breakdown voltage resistance device is mainly determined by the low concentration diffusion layer 13. In order to improve the breakdown voltage in the edge portion, a low-concentration diffusion layer 14 is supplementarily added to the shallow region on the surface of the semiconductor substrate 11 and controlled so that the resistance value is also lowered. In particular, since the low-concentration diffusion layer 14 is formed on the surface, the impurity concentration on the front surface side becomes high on the low-concentration diffusion layer 13 side, and works to suppress the resistance increase due to the substrate bias effect when the applied voltage is increased. do. This is because if the resistance is too high, the width of the depletion layer increases and the resistance value increases when a high voltage is applied.

【0026】半導体基板11の高耐圧トランジスタには
低濃度拡散層14から離間した位置に高濃度ソース拡散
層16が形成されている。低濃度拡散層14は高濃度拡
散層12の両側に設けられているので、高濃度ソース拡
散層16もそれぞれの低濃度拡散層14に対して形成さ
れている。ここで電極として作用するP型の高濃度ソー
ス拡散層16は、深さ0.3〜0.6μm、不純物濃度1
19〜1020/cm3で形成される。
In the high breakdown voltage transistor of the semiconductor substrate 11, a high concentration source diffusion layer 16 is formed at a position separated from the low concentration diffusion layer 14. Since the low-concentration diffusion layers 14 are provided on both sides of the high-concentration diffusion layers 12, the high-concentration source diffusion layers 16 are also formed for the respective low-concentration diffusion layers 14. Here, the P-type high-concentration source diffusion layer 16 acting as an electrode has a depth of 0.3 to 0.6 μm and an impurity concentration of 1
It is formed at 0 19 to 10 20 / cm 3 .

【0027】次に、高耐圧トランジスタと高耐圧拡散抵
抗装置とを電気的に分離するためにそれらの間に厚い酸
化膜17が形成されている。
Next, a thick oxide film 17 is formed between the high breakdown voltage transistor and the high breakdown voltage diffusion resistance device in order to electrically isolate them.

【0028】半導体基板11上には絶縁膜を介してゲー
ト電極15が形成されている。高耐圧拡散抵抗装置では
低濃度拡散層14の側端より厚い酸化膜17にかけての
領域にゲート電極15が形成されている。高耐圧拡散抵
抗装置では低濃度拡散層14は低濃度拡散層13の両側
に形成されているので、ゲート電極15もまたそれぞれ
の低濃度拡散層14の端部から形成されている。高耐圧
トランジスタでは、高濃度拡散層12をドレインとし、
高濃度ソース拡散層16をソースとするトランジスタが
形成されている。これらのソースとドレインとの間の基
板上に絶縁膜を介してゲート電極15が形成されてい
る。ゲート電極15の側壁にはサイドウォール膜18が
形成されている。
A gate electrode 15 is formed on the semiconductor substrate 11 via an insulating film. In the high breakdown voltage diffusion resistance device, the gate electrode 15 is formed in a region extending to the oxide film 17 thicker than the side end of the low concentration diffusion layer 14. Since the low concentration diffusion layers 14 are formed on both sides of the low concentration diffusion layer 13 in the high breakdown voltage diffusion resistance device, the gate electrodes 15 are also formed from the end portions of the respective low concentration diffusion layers 14. In the high breakdown voltage transistor, the high concentration diffusion layer 12 is used as the drain,
A transistor having the high-concentration source diffusion layer 16 as a source is formed. A gate electrode 15 is formed on the substrate between these source and drain via an insulating film. A sidewall film 18 is formed on the sidewall of the gate electrode 15.

【0029】ここで低濃度拡散層13,14を作る位置
によって、低濃度拡散層13からゲート電極15までの
距離が短くなると、耐圧の低下が生じるが、4μm以上
離れておれば問題はない。
Here, if the distance from the low concentration diffusion layer 13 to the gate electrode 15 is shortened depending on the position where the low concentration diffusion layers 13 and 14 are formed, the breakdown voltage is lowered, but there is no problem if the distance is 4 μm or more.

【0030】図3は図2の上面図である。図2は図3の
一点鎖線A−Bの部分の断面図を示してある。図3は、
高耐圧トランジスタと高耐圧拡散抵抗装置とを同時に搭
載した高耐圧半導体装置の平面図を示す。
FIG. 3 is a top view of FIG. FIG. 2 shows a cross-sectional view of a portion taken along alternate long and short dash line AB in FIG. Figure 3
A plan view of a high breakdown voltage semiconductor device in which a high breakdown voltage transistor and a high breakdown voltage diffusion resistance device are simultaneously mounted is shown.

【0031】高耐圧半導体装置は長方形のドレイン拡散
層をとりまいて低濃度拡散層14が形成されている。そ
の周辺にゲート電極15がリング状に形成されている。
さらにその外周にソース拡散層16が形成されている。
ゲート電極15はソース拡散層16とドレイン拡散層と
の間を流れる電流を制御している。一方、高耐圧抵抗装
置は低濃度拡散層13を取り巻いて低濃度拡散層14が
形成されている。この周囲にゲート電極15が形成され
ている。低濃度拡散層13には2つの電極である高濃度
拡散層18,19があり、この両者の電極間で拡散抵抗
としている。高濃度拡散層18,19は、金属電極とコ
ンタクトをとっている。ゲート電極15が低濃度拡散層
13,14の外周に形成されているのは、高耐圧部であ
る低濃度拡散層13,14での耐圧の低下を防止するた
めに設けられている。すなわち低濃度拡散層14が厚い
酸化膜17と接しないようにするために、多結晶シリコ
ンのゲート電極15を形成している。低濃度拡散層14
を形成する際、ゲート電極15をマスクとしてセルフア
ライメントでイオン注入を行う。
In the high breakdown voltage semiconductor device, a low concentration diffusion layer 14 is formed by surrounding a rectangular drain diffusion layer. The gate electrode 15 is formed in a ring shape on the periphery thereof.
Further, the source diffusion layer 16 is formed on the outer periphery thereof.
The gate electrode 15 controls the current flowing between the source diffusion layer 16 and the drain diffusion layer. On the other hand, in the high breakdown voltage resistance device, the low concentration diffusion layer 13 is surrounded and the low concentration diffusion layer 14 is formed. A gate electrode 15 is formed around this. The low-concentration diffusion layer 13 has two electrodes, high-concentration diffusion layers 18 and 19, and a diffusion resistance is provided between these two electrodes. The high-concentration diffusion layers 18 and 19 are in contact with the metal electrodes. The gate electrode 15 is formed on the outer periphery of the low-concentration diffusion layers 13 and 14 in order to prevent the breakdown voltage from being lowered in the low-concentration diffusion layers 13 and 14 which are high breakdown voltage portions. That is, in order to prevent the low-concentration diffusion layer 14 from coming into contact with the thick oxide film 17, the gate electrode 15 of polycrystalline silicon is formed. Low concentration diffusion layer 14
At the time of forming, the ions are implanted by self-alignment using the gate electrode 15 as a mask.

【0032】また、ゲート電極15が厚い酸化膜17の
一部を覆っているが、この重なりは1μm以上であり、
このゲート電極15が厚い酸化膜17と連続した絶縁膜
上に2μm以上あれば耐圧が低下するのを防ぐことがで
きる。また、ゲート電極15をリング状にしているの
は、電流を多く取るためである。また、高耐圧部のドレ
イン拡散層を中心とし周りにソース拡散層16を配置す
ることで耐圧の低下を防ぐことができる。なぜなら高耐
圧部であるドレイン拡散層と厚い酸化膜17とが接する
と、厚い酸化膜17の下に形成されたチャンネルストッ
パとなる拡散層での耐圧の低下が生じるためである。
Further, the gate electrode 15 covers a part of the thick oxide film 17, but the overlap is 1 μm or more,
If the gate electrode 15 is 2 μm or more on the insulating film continuous with the thick oxide film 17, the breakdown voltage can be prevented from lowering. The reason why the gate electrode 15 is formed in a ring shape is to take a large amount of current. Further, by disposing the source diffusion layer 16 around the drain diffusion layer of the high breakdown voltage portion, it is possible to prevent the breakdown voltage from lowering. This is because when the drain diffusion layer, which is a high breakdown voltage portion, and the thick oxide film 17 are in contact with each other, the breakdown voltage of the diffusion layer formed under the thick oxide film 17 and serving as a channel stopper is reduced.

【0033】高耐圧トランジスタのゲート電極15の両
端にサイドウォール膜18を形成しているのは、素子の
微細化によってパンチスルー耐圧が低下するため、それ
を防止するために設けている。すなわちサイドウォール
膜18を形成することによって、ソース拡散層とドレイ
ン拡散層の横方向への広がりを抑えている。高耐圧拡散
抵抗装置では、このサイドウォール膜18の有無はその
性能に影響せず、サイドウォール膜18の形成工程にお
いて同時に作られてしまう。高耐圧トランジスタではサ
イドウォール膜18があると、十分な電流が得られなく
なる。このためサイドウォール膜18を形成する前に低
濃度拡散層14を形成しておく。
The sidewall film 18 is formed on both ends of the gate electrode 15 of the high breakdown voltage transistor in order to prevent the punch-through breakdown voltage from being lowered due to the miniaturization of the element. That is, by forming the sidewall film 18, the lateral diffusion of the source diffusion layer and the drain diffusion layer is suppressed. In the high withstand voltage diffusion resistance device, the presence or absence of the sidewall film 18 does not affect its performance, and the sidewall film 18 is simultaneously formed in the process of forming the sidewall film 18. In the high breakdown voltage transistor, if the sidewall film 18 is provided, a sufficient current cannot be obtained. Therefore, the low-concentration diffusion layer 14 is formed before forming the sidewall film 18.

【0034】さらに、高耐圧トランジスタにおける低濃
度拡散層14のオフセット寸法L3、高濃度拡散層12
に対する、低濃度拡散層13の横方向へのはみ出し寸法
L1、深さ方向へのはみ出し寸法L2は、第1の実施例
で説明した構造と同じ位置関係をもっている。
Further, the offset dimension L3 of the low concentration diffusion layer 14 and the high concentration diffusion layer 12 in the high breakdown voltage transistor
In contrast, the lateral protrusion dimension L1 and the depth protrusion dimension L2 of the low-concentration diffusion layer 13 have the same positional relationship as the structure described in the first embodiment.

【0035】本実施例においては図3の高耐圧トランラ
ジスタは、並列に複数個並べて出力電流をとっているの
に対して、高耐圧拡散抵抗装置は1つだけあればよい。
In the present embodiment, the high breakdown voltage transistor of FIG. 3 is arranged in parallel to take the output current, whereas only one high breakdown voltage diffusion resistance device is required.

【0036】以上のように、オフセツト拡散層となる低
濃度拡散層14は、高耐圧トランジスタだけでなく、高
耐圧拡散抵抗装置にも形成され、高耐圧拡散抵抗装置の
抵抗及び電圧依存性をコントロールしている。オフセッ
ト拡散層となる低濃度拡散層14を低濃度拡散層13の
上に形成することで、表面の抵抗を下げることができ
る。このことから拡散抵抗装置の電極に高電圧が印加さ
れたとき、拡散層内の空乏層の広がり方は、表面側で少
なくなり、電圧による抵抗依存性がより小さくなる。こ
のため、高電圧を印加したときでも、その抵抗が極端に
高くなることはない。低濃度拡散層14は、既に述べた
ように高耐圧トランジスタの耐圧をも制御している。イ
オン注入量を減らし低濃度拡散層14の抵抗を上げてい
くと耐圧は、上がる傾向にあるが、その出力電流は減
る。
As described above, the low concentration diffusion layer 14 serving as the offset diffusion layer is formed not only in the high breakdown voltage transistor but also in the high breakdown voltage diffusion resistance device, and controls the resistance and voltage dependence of the high breakdown voltage diffusion resistance device. is doing. By forming the low-concentration diffusion layer 14 serving as the offset diffusion layer on the low-concentration diffusion layer 13, the surface resistance can be reduced. From this, when a high voltage is applied to the electrodes of the diffusion resistance device, the depletion layer in the diffusion layer spreads less on the surface side, and the resistance dependence due to the voltage becomes smaller. Therefore, the resistance does not become extremely high even when a high voltage is applied. The low-concentration diffusion layer 14 also controls the breakdown voltage of the high breakdown voltage transistor as described above. As the ion implantation amount is reduced and the resistance of the low-concentration diffusion layer 14 is increased, the breakdown voltage tends to increase, but the output current thereof decreases.

【0037】このように、本発明においては、低濃度拡
散層13とオフセット拡散層となる低濃度拡散層14
を、それぞれの工程において同時に高耐圧拡散抵抗装置
及び高耐圧トランジスタの両方に形成し、耐圧特性と出
力電流特性とを同時に制御している。
As described above, in the present invention, the low-concentration diffusion layer 13 and the low-concentration diffusion layer 14 serving as the offset diffusion layer are formed.
Are simultaneously formed in both the high withstand voltage diffusion resistance device and the high withstand voltage transistor in each process, and the withstand voltage characteristic and the output current characteristic are simultaneously controlled.

【0038】ここで拡散抵抗装置の寸法L3は、高耐圧
トランジスタの寸法L3(=3μm)よりも大きめ(4
μm以上)にとって余裕を持たせてもよい。
Here, the dimension L3 of the diffusion resistance device is larger than the dimension L3 (= 3 μm) of the high breakdown voltage transistor (4).
(μm or more) may have a margin.

【0039】図4は、横方向へのはみ出し寸法L1と高
耐圧トランジスタの耐圧の関係を示したものである。図
には従来の構造の半導体装置での特性も同時に示した。
FIG. 4 shows the relationship between the lateral protrusion dimension L1 and the breakdown voltage of the high breakdown voltage transistor. The figure also shows the characteristics of the conventional semiconductor device.

【0040】はみ出し寸法L1が1μm以下では、従来
構造に比べて耐圧の向上がみられる。はみ出し寸法L1
が1μm以上はみ出すと、耐圧は低下してしまうことが
分かる。
When the protrusion dimension L1 is 1 μm or less, the breakdown voltage is improved as compared with the conventional structure. Overhang dimension L1
It can be seen that the withstand voltage decreases if the value exceeds 1 μm.

【0041】これより耐圧が向上するための位置関係
は、L2>L1、L3>L1>0であればよい。すなわ
ち、横方向のはみ出し寸法L1は深さ方向のはみ出し寸
法L2よりも小さく、かつオフセット寸法L3はL1よ
りも十分に長くしておく。
The positional relationship for improving the breakdown voltage may be L2> L1 and L3>L1> 0. That is, the lateral protrusion size L1 is smaller than the depth direction protrusion size L2, and the offset size L3 is sufficiently longer than L1.

【0042】高耐圧トランジスタ耐圧とオフセット寸法
L3との関係について、図5に示す。
The relationship between the high breakdown voltage transistor breakdown voltage and the offset dimension L3 is shown in FIG.

【0043】高耐圧トランジスタのサイズを決めている
のは、主にゲート長とこのオフセット寸法L3である。
図には従来の構造の半導体装置での特性も同時に示し
た。
The size of the high breakdown voltage transistor is mainly determined by the gate length and the offset dimension L3.
The figure also shows the characteristics of the conventional semiconductor device.

【0044】図5からオフセット寸法L3が4μmのと
き、従来構造の高耐圧トランジスタの耐圧は65V程度
であるが、低濃度拡散層3を形成すると、その耐圧は1
0V程度向上することを示している。
From FIG. 5, when the offset dimension L3 is 4 μm, the breakdown voltage of the high breakdown voltage transistor having the conventional structure is about 65 V. However, when the low concentration diffusion layer 3 is formed, the breakdown voltage is 1.
It shows that it is improved by about 0V.

【0045】オフセット寸法L3が4μmで従来構造で
の耐圧は−65V程度である。蛍光表示管を駆動する外
部からの電源電圧は、−30V程度であるが、浮遊容量
による、パルス・ノイズの発生を考慮すると、信頼性上
必要となる耐圧は−60V程度と考えられる。このこと
からオフセット寸法L3を3μm以下にすると信頼性上
の保証が困難になってくる。製造上のばらつきを考慮す
ると、オフセット寸法L3は4μm程度必要となり、そ
れ以下の縮小化は困難となっていた。
When the offset dimension L3 is 4 μm, the breakdown voltage in the conventional structure is about −65V. The power supply voltage from the outside for driving the fluorescent display tube is about -30V, but considering the occurrence of pulse noise due to the stray capacitance, the breakdown voltage required for reliability is considered to be about -60V. Therefore, if the offset dimension L3 is 3 μm or less, it becomes difficult to guarantee reliability. Considering manufacturing variations, the offset dimension L3 needs to be about 4 μm, and it has been difficult to reduce the offset dimension L3 or less.

【0046】本発明を用いればオフセット寸法L3を4
μmから3μmまで縮小することができる。そのときの
耐圧は65V以上となりパルスノイズに対する信頼性上
の特性も保証される。すなわち高耐圧の半導体装置の寸
法をより縮小できる。
According to the present invention, the offset dimension L3 is set to 4
It can be reduced from μm to 3 μm. At that time, the withstand voltage becomes 65 V or higher, and the reliability characteristic against pulse noise is also guaranteed. That is, the size of the high breakdown voltage semiconductor device can be further reduced.

【0047】図6は、本発明における第3の実施例であ
る高耐圧半導体装置の製造方法を説明する拡散工程フロ
ーを示す。
FIG. 6 shows a diffusion process flow for explaining a method of manufacturing a high breakdown voltage semiconductor device according to the third embodiment of the present invention.

【0048】本実施例において、半導体基板21にはP
型半導体を使用し比抵抗は、10から15Ωcmを用い
た。しかし、N型半導体基板を用いても構わない。P型
半導体基板21を使用する場合は、深いNウェルを形成
してそのなかに、P型の高耐圧半導体装置を形成するこ
とになる。N型半導体基板を使用する場合には、深いN
ウェルはいらない。
In this embodiment, the semiconductor substrate 21 has P
Type semiconductor was used, and the specific resistance was 10 to 15 Ωcm. However, an N-type semiconductor substrate may be used. When the P type semiconductor substrate 21 is used, a deep N well is formed and a P type high breakdown voltage semiconductor device is formed therein. When using an N-type semiconductor substrate, a deep N
I don't need a well.

【0049】図6(a)では、まず半導体基板21表面
に、厚い酸化膜22を形成する。この後深いN型ウェル
23を形成する領域をエッチングし酸化膜22を除去す
る。次に薄い酸化膜24を形成し、厚い酸化膜22をマ
スクとして、リンイオンをイオン注入する。レジストを
除去してから温度1200℃で50数時間の拡散処理を
する。
In FIG. 6A, first, a thick oxide film 22 is formed on the surface of the semiconductor substrate 21. After that, the region where the deep N-type well 23 is formed is etched to remove the oxide film 22. Next, a thin oxide film 24 is formed, and phosphorus ions are ion-implanted using the thick oxide film 22 as a mask. After removing the resist, diffusion treatment is performed at a temperature of 1200 ° C. for 50 hours or more.

【0050】次に図6(b)では、表面の酸化膜22,
24を除去してから薄い酸化膜とSiN膜を形成し、P
型ウェル領域25となる領域のSiN膜を除去する。こ
の後、ボロンイオンをイオン注入し、酸化性の雰囲気で
拡散する。次にSiN膜を除去し、N型ウェル領域26
が開くようにレジストマスクで覆い、リンイオン注入を
行った後、温度1200℃で、3から5時間程度の拡散
を行う。
Next, in FIG. 6B, the oxide film 22 on the surface,
After removing 24, a thin oxide film and a SiN film are formed.
The SiN film in the region that will become the mold well region 25 is removed. After that, boron ions are ion-implanted and diffused in an oxidizing atmosphere. Next, the SiN film is removed, and the N-type well region 26
Are covered with a resist mask so as to open, and phosphorus ions are implanted, and then diffusion is performed at a temperature of 1200 ° C. for about 3 to 5 hours.

【0051】図6(c)では、高耐圧部のP型の低濃度
拡散層27を形成するために、高耐圧拡散抵抗装置と高
耐圧トランジスタとの領域にレジストマスクを用いて、
ボロンイオンをイオン注入する。その後温度1200℃
で、1時間程度の熱処理をする。この時点で深いN型ウ
ェル23の拡散深さは10μm程度であり、CMOS用
のウェル拡散層の拡散深さは3〜5μm、高耐圧部のP
型の低濃度拡散層27の拡散深さは1〜3μmとなるよ
うにする。
In FIG. 6C, a resist mask is used in the region of the high breakdown voltage diffusion resistance device and the high breakdown voltage transistor in order to form the P type low concentration diffusion layer 27 of the high breakdown voltage portion.
Boron ions are implanted. After that temperature 1200 ℃
Then, heat treatment is performed for about 1 hour. At this time, the diffusion depth of the deep N-type well 23 is about 10 μm, the diffusion depth of the CMOS well diffusion layer is 3 to 5 μm, and the P of the high breakdown voltage portion is P.
The low-concentration diffusion layer 27 of the mold has a diffusion depth of 1 to 3 μm.

【0052】図6(d)では、分離領域用の厚い酸化膜
28を形成した後、ゲート酸化膜29を形成する。高耐
圧部のゲート酸化膜30は、通常のトランジスタ部の膜
厚よりも厚くしておく。次に、ゲート電極となるポリシ
リコン膜31を形成する。レジストをマスクとしてゲー
ト電極パターンを、エッチングで形成する。
In FIG. 6D, the gate oxide film 29 is formed after forming the thick oxide film 28 for the isolation region. The gate oxide film 30 of the high breakdown voltage portion is made thicker than the film thickness of a normal transistor portion. Next, a polysilicon film 31 to be a gate electrode is formed. A gate electrode pattern is formed by etching using the resist as a mask.

【0053】図6(e)では高耐圧部のオフセット拡散
層となるP型の低濃度拡散層32を形成する。このた
め、ボロンイオン注入をレジストマスクなしで、全面に
行う。
In FIG. 6E, a P-type low-concentration diffusion layer 32 to be the offset diffusion layer of the high breakdown voltage portion is formed. Therefore, boron ion implantation is performed on the entire surface without using a resist mask.

【0054】ここでオフセット拡散層である低濃度拡散
層32の形成を、ゲート側壁のサイドウォール膜33を
形成する前に行うのは、拡散深さをより伸ばし耐圧を向
上させると共に、高耐圧トランジスタの出力電流を多く
とるためである。
The low-concentration diffusion layer 32, which is an offset diffusion layer, is formed before forming the sidewall film 33 on the side wall of the gate, so that the diffusion depth can be further extended to improve the breakdown voltage and the high breakdown voltage transistor can be formed. This is because the output current of is large.

【0055】図6(f)では、N型トランジスタの領域
にレジストの窓を開け、LDD(Lightly Doped Drai
n)形成用のリンイオン注入を行う。その後、軽い熱処
理を行う。次に、ゲート電極の側壁にサイドウォール膜
33を形成する。その後P型の高濃度ドレイン層34を
形成するために、レジストをマスクとして砒素イオン注
入を行う。この後レジストを除去し、再度レジストをマ
スクとしてBF2イオン注入を行う。このようにしてP
型の高濃度ドレイン層34が形成される。
In FIG. 6F, a resist window is opened in the region of the N-type transistor and LDD (Lightly Doped Drai) is set.
n) Perform phosphorus ion implantation for formation. After that, a light heat treatment is performed. Next, the sidewall film 33 is formed on the sidewall of the gate electrode. Thereafter, in order to form the P-type high-concentration drain layer 34, arsenic ion implantation is performed using the resist as a mask. After that, the resist is removed, and BF 2 ion implantation is performed again using the resist as a mask. In this way P
A high-concentration drain layer 34 of the mold is formed.

【0056】つぎにレジストを除去して薄い酸化膜を形
成する。さらに薄いSiN膜を形成して、BPSG膜な
どの層間絶縁膜を形成する。この後、温度900℃程度
の熱処理を行う。この層間絶縁膜にコンタクト窓を形成
し、金属配線層を形成する。その上にパッシベーション
膜を形成する。
Next, the resist is removed to form a thin oxide film. Further, a thin SiN film is formed to form an interlayer insulating film such as a BPSG film. After that, heat treatment at a temperature of about 900 ° C. is performed. A contact window is formed in this interlayer insulating film, and a metal wiring layer is formed. A passivation film is formed on it.

【0057】[0057]

【発明の効果】以上述べてきたように、本発明における
高耐圧半導体装置及びその製造方法を実施することによ
り、高耐圧半導体装置の高耐圧入出力回路の半導体装置
の寸法、特に高耐圧トランジスタの縮小化に効果があ
り、横方向へのはみ出し寸法を抑えた低濃度拡散層をド
レイン部にも形成することで、半導体装置の寸法の縮小
化が図れる。しかも耐圧特性も劣化させない高耐圧半導
体装置を提供できる。
As described above, by carrying out the high withstand voltage semiconductor device and the manufacturing method thereof according to the present invention, the dimensions of the semiconductor device of the high withstand voltage input / output circuit of the high withstand voltage semiconductor device, particularly, the high withstand voltage transistor The size of the semiconductor device can be reduced by forming a low-concentration diffusion layer that is effective in reducing the size and has a lateral protrusion size suppressed also in the drain portion. Moreover, it is possible to provide a high breakdown voltage semiconductor device that does not deteriorate the breakdown voltage characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による高耐圧半導体装置の実施例の拡散
構造を示す断面図
FIG. 1 is a cross-sectional view showing a diffusion structure of an embodiment of a high breakdown voltage semiconductor device according to the present invention.

【図2】本発明の高耐圧拡散抵抗装置と高耐圧トランジ
スタの断面図
FIG. 2 is a cross-sectional view of a high breakdown voltage diffusion resistance device and a high breakdown voltage transistor of the present invention.

【図3】本発明の高耐圧拡散抵抗装置と高耐圧トランジ
スタの上面図
FIG. 3 is a top view of a high breakdown voltage diffusion resistance device and a high breakdown voltage transistor of the present invention.

【図4】高耐圧トランジスタの耐圧と横方向へのはみ出
し寸法との関係を示す図
FIG. 4 is a diagram showing a relationship between a breakdown voltage of a high breakdown voltage transistor and a lateral protrusion dimension.

【図5】高耐圧トランジスタの耐圧とオフセット寸法と
の関係を示す図
FIG. 5 is a diagram showing a relationship between a breakdown voltage of a high breakdown voltage transistor and an offset dimension.

【図6】本発明の実施例における製造方法の拡散工程順
断面図
FIG. 6 is a sectional view showing the order of diffusion steps in the manufacturing method according to the embodiment of the present invention.

【図7】従来の高耐圧半導体装置の拡散構造を示す断面
FIG. 7 is a sectional view showing a diffusion structure of a conventional high breakdown voltage semiconductor device.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 高濃度拡散層 12a ドレインエッヂ部 13,14 低濃度拡散層 11 semiconductor substrate 12 high-concentration diffusion layer 12a drain edge part 13, 14 low-concentration diffusion layer

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】第一の導電型の半導体基板中に形成された
第二の導電型の高濃度拡散層と、前記高濃度拡散層を覆
うように形成された第二の導電型の第一の低濃度拡散層
と、前記第一の低濃度拡散層の前記高濃度拡散層からの
横方向のはみ出し寸法を、前記第一の低濃度拡散層の前
記高濃度拡散層からの深さ方向のはみ出し寸法よりも短
くし、前記高濃度拡散層に隣接して形成された第二の導
電型の第二の低濃度拡散層と、前記第二の低濃度拡散層
が、前記第一の低濃度拡散層の横方向のはみ出し寸法よ
りも長く形成されていることを特徴とする高耐圧半導体
装置。
1. A high-concentration diffusion layer of a second conductivity type formed in a semiconductor substrate of a first conductivity type, and a first conductivity-type first layer formed so as to cover the high-concentration diffusion layer. The low-concentration diffusion layer and the lateral protrusion size of the first low-concentration diffusion layer from the high-concentration diffusion layer, in the depth direction of the first low-concentration diffusion layer from the high-concentration diffusion layer. The second conductive type second low-concentration diffusion layer formed adjacent to the high-concentration diffusion layer and having a length smaller than the protruding dimension, and the second low-concentration diffusion layer are the first low-concentration layers. A high breakdown voltage semiconductor device, characterized in that the diffusion layer is formed to be longer than the lateral protruding dimension.
【請求項2】前記高濃度拡散層はドレイン拡散層の一部
であり、その深さは0.3〜0.6μmであることを特徴
とする請求項1記載の高耐圧半導体装置。
2. The high breakdown voltage semiconductor device according to claim 1, wherein the high-concentration diffusion layer is a part of the drain diffusion layer and has a depth of 0.3 to 0.6 μm.
【請求項3】前記高濃度拡散層の不純物濃度が1019
1020/cm3であることを特徴とする請求項1記載の
高耐圧半導体装置。
Wherein the impurity concentration of the high concentration diffusion layer is 10 19 to
The high breakdown voltage semiconductor device according to claim 1, wherein the high withstand voltage semiconductor device is 10 20 / cm 3 .
【請求項4】前記高濃度拡散層のドレイン拡散層の一部
となる部分の幅が4μm以上であることを特徴とする請
求項2記載の高耐圧半導体装置。
4. The high breakdown voltage semiconductor device according to claim 2, wherein a width of a portion of the high concentration diffusion layer, which is a part of the drain diffusion layer, is 4 μm or more.
【請求項5】前記第二の低濃度拡散層の深さが0.2〜
1μmであることを特徴とする請求項1記載の高耐圧半
導体装置。
5. The depth of the second low concentration diffusion layer is 0.2 to 0.2.
The high breakdown voltage semiconductor device according to claim 1, wherein the high breakdown voltage semiconductor device has a thickness of 1 μm.
【請求項6】前記第二の低濃度拡散層の不純物濃度が1
16/cm3であることを特徴とする請求項5記載の高
耐圧半導体装置。
6. The impurity concentration of the second low concentration diffusion layer is 1
6. The high breakdown voltage semiconductor device according to claim 5, wherein the high withstand voltage semiconductor device is 0 16 / cm 3 .
【請求項7】第一の導電型の半導体基板中に形成された
第二の導電型の高濃度拡散層と、前記高濃度拡散層を覆
うように形成された第二の導電型の第一の低濃度拡散層
と、前記第一の低濃度拡散層の前記高濃度拡散層からの
横方向のはみ出し寸法を、前記第一の低濃度拡散層の前
記高濃度拡散層からの深さ方向のはみ出し寸法よりも短
くし、前記高濃度拡散層に隣接して形成された第二の導
電型の第二の低濃度拡散層と、前記第二の低濃度拡散層
が、前記第一の低濃度拡散層の横方向のはみ出し寸法よ
りも長く形成されており、前記半導体基板上に絶縁膜を
介してゲート電極が形成されており、前記ゲート電極が
少なくとも前記高濃度拡散層上に形成されていることを
特徴とする高耐圧半導体装置。
7. A high-concentration diffusion layer of a second conductivity type formed in a semiconductor substrate of a first conductivity type, and a first conductivity-type first layer formed so as to cover the high-concentration diffusion layer. The low-concentration diffusion layer and the lateral protrusion size of the first low-concentration diffusion layer from the high-concentration diffusion layer, in the depth direction of the first low-concentration diffusion layer from the high-concentration diffusion layer. The second conductive type second low-concentration diffusion layer formed adjacent to the high-concentration diffusion layer and having a length smaller than the protruding dimension, and the second low-concentration diffusion layer are the first low-concentration layers. The diffusion layer is formed to be longer than the lateral protrusion size, a gate electrode is formed on the semiconductor substrate via an insulating film, and the gate electrode is formed at least on the high-concentration diffusion layer. A high breakdown voltage semiconductor device characterized by the above.
【請求項8】前記第二の低濃度拡散層の一端部の位置が
前記ゲート電極の一端部と一致するか、あるいは前記ゲ
ート電極下に入り込んでいることを特徴とする請求項7
記載の高耐圧半導体装置。
8. The position of one end of the second low-concentration diffusion layer coincides with one end of the gate electrode or is located under the gate electrode.
The high breakdown voltage semiconductor device described.
【請求項9】前記第一の低濃度拡散層の端部の位置と前
記ゲート電極の端部の位置との距離が少なくとも4μm
以上離れていることを特徴とする請求項7記載の高耐圧
半導体装置。
9. The distance between the position of the end of the first low concentration diffusion layer and the position of the end of the gate electrode is at least 4 μm.
The high breakdown voltage semiconductor device according to claim 7, wherein the high breakdown voltage semiconductor devices are separated by at least the above distance.
【請求項10】ドレイン拡散層をとりまいて低濃度拡散
層が形成されており、前記第一の低濃度拡散層の周辺に
ゲート電極がリング状に形成されており、前記ゲート電
極の周囲にソース拡散層が形成され、前記ソース拡散層
の周囲に少なくとも厚い酸化膜が形成されていることを
特徴とする高耐圧半導体装置。
10. A low-concentration diffusion layer is formed around the drain diffusion layer, a gate electrode is formed in a ring shape around the first low-concentration diffusion layer, and the gate electrode is formed around the gate electrode. A high breakdown voltage semiconductor device, wherein a source diffusion layer is formed, and at least a thick oxide film is formed around the source diffusion layer.
【請求項11】第一の導電型の半導体基板中あるいは、
第一の導電型の低濃度のウェル拡散層中に、第二の導電
型の低濃度と高濃度との拡散層をもつ高耐圧トランジス
タを形成する工程と、第二の導電型の拡散層からなる高
耐圧抵抗装置を形成する工程で、前記高濃度の拡散層よ
りも拡散深さの深い第一の低濃度拡散層を前記トランジ
スタと抵抗装置との両方に同時に、同一工程で形成する
とともに、オフセット拡散層となる第二の導電型の第二
の低濃度拡散層も前記トランジスタと抵抗装置との両方
に同時に、同一工程で形成することを特徴とする高耐圧
半導体装置の製造方法。
11. A semiconductor substrate of the first conductivity type or
A step of forming a high breakdown voltage transistor having a second conductive type low concentration and a high concentration diffusion layer in a first conductive type low concentration well diffusion layer; In the step of forming the high breakdown voltage resistance device, the first low-concentration diffusion layer having a diffusion depth deeper than the high-concentration diffusion layer is simultaneously formed in both the transistor and the resistance device in the same step, A method of manufacturing a high breakdown voltage semiconductor device, wherein a second low-concentration diffusion layer of a second conductivity type, which serves as an offset diffusion layer, is simultaneously formed in both the transistor and the resistance device in the same step.
【請求項12】第一の導電型の半導体基板中にP型のウ
ェル拡散層及びN型のウェル拡散層を形成し、その後C
MOS用のウェル拡散層を形成し、前記半導体基板中に
前記半導体基板と反対導電型の低濃度ウェル拡散層を形
成する工程と、前記低濃度ウェル拡散層中に、前記半導
体基板と反対導電型の第一の低濃度拡散層を形成し、次
いでオフセット拡散層となる前記半導体基板と反対導電
型の第二の低濃度拡散層を、ゲート電極のサイドウォー
ル膜形成前に形成した後、ゲート電極のサイドウォール
膜を形成し、その後ソース・ドレインとなる高濃度拡散
層を形成をすることを特徴とする高耐圧半導体装置の製
造方法。
12. A P-type well diffusion layer and an N-type well diffusion layer are formed in a first conductivity type semiconductor substrate, and then C
Forming a well diffusion layer for MOS and forming a low-concentration well diffusion layer of a conductivity type opposite to that of the semiconductor substrate in the semiconductor substrate; and a conductivity type of the opposite conductivity type to the semiconductor substrate in the low concentration well diffusion layer. A first low concentration diffusion layer is formed, and then a second low concentration diffusion layer having a conductivity type opposite to that of the semiconductor substrate to be an offset diffusion layer is formed before forming the sidewall film of the gate electrode. Forming a sidewall film, and then forming a high-concentration diffusion layer to serve as a source / drain.
JP12125793A 1992-05-25 1993-05-24 High breakdown voltage semiconductor device and method of manufacturing the same Expired - Fee Related JP3265712B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12125793A JP3265712B2 (en) 1992-05-25 1993-05-24 High breakdown voltage semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-132186 1992-05-25
JP13218692 1992-05-25
JP12125793A JP3265712B2 (en) 1992-05-25 1993-05-24 High breakdown voltage semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0645602A true JPH0645602A (en) 1994-02-18
JP3265712B2 JP3265712B2 (en) 2002-03-18

Family

ID=26458677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12125793A Expired - Fee Related JP3265712B2 (en) 1992-05-25 1993-05-24 High breakdown voltage semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3265712B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794880B1 (en) * 2002-04-25 2008-01-14 산켄덴키 가부시키가이샤 Semiconductor element and manufacturing method thereof
US7345348B2 (en) 2004-11-30 2008-03-18 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
CN100379950C (en) * 2003-09-03 2008-04-09 本田技研工业株式会社 Air valve device for multi-cylinder engine
JP2010278436A (en) * 2009-05-29 2010-12-09 Power Integrations Inc Power integrated circuit device
US9983239B2 (en) 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices
US10819102B2 (en) 2016-08-08 2020-10-27 Power Integrations, Inc. Electronic circuit for fast temperature sensing of a power switching device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794880B1 (en) * 2002-04-25 2008-01-14 산켄덴키 가부시키가이샤 Semiconductor element and manufacturing method thereof
CN100379950C (en) * 2003-09-03 2008-04-09 本田技研工业株式会社 Air valve device for multi-cylinder engine
US7345348B2 (en) 2004-11-30 2008-03-18 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US7495297B2 (en) 2004-11-30 2009-02-24 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2010278436A (en) * 2009-05-29 2010-12-09 Power Integrations Inc Power integrated circuit device
US9263564B2 (en) 2009-05-29 2016-02-16 Power Integrations, Inc. Power integrated circuit with incorporated sense FET
US9983239B2 (en) 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices
US10819102B2 (en) 2016-08-08 2020-10-27 Power Integrations, Inc. Electronic circuit for fast temperature sensing of a power switching device

Also Published As

Publication number Publication date
JP3265712B2 (en) 2002-03-18

Similar Documents

Publication Publication Date Title
KR100361602B1 (en) Semiconductor device and method of manufacturing the same
JP4616856B2 (en) Semiconductor device and manufacturing method of semiconductor device
US5061649A (en) Field effect transistor with lightly doped drain structure and method for manufacturing the same
JPH11121739A (en) Semiconductor device and manufacture thereof
JP2003174166A (en) Semiconductor device and its manufacturing method
KR100253075B1 (en) A high withstand voltage semiconductor device and fabricating method of that
US20070120182A1 (en) Transistor having recess gate structure and method for fabricating the same
US5952700A (en) MOSFET device with unsymmetrical LDD region
JP5164333B2 (en) Semiconductor device
KR0150992B1 (en) High voltage mos transistor
KR0159141B1 (en) Semiconductor device having a plurality of impurity layers and manufacturing method thereof
US5512769A (en) High breakdown voltage semiconductor device and method of fabricating the same
JP3265712B2 (en) High breakdown voltage semiconductor device and method of manufacturing the same
US7161210B2 (en) Semiconductor device with source and drain regions
JP2006253334A (en) Semiconductor device and its fabrication process
JPH11163321A (en) Semiconductor device and manufacture thereof
JP3502509B2 (en) Integrated circuit having CMOS structure and method of manufacturing the same
KR100954422B1 (en) Structure of high voltage transistor with shallow trench isolation layer
JPH09181197A (en) Cmos analog semiconductor device and its manufacture
KR100538100B1 (en) method of forming high voltage transistor
KR100899533B1 (en) method for manufacturing high voltage device and the same
KR100448090B1 (en) Method for fabricating high-performance semiconductor device by reducing junction capacitance
JPH06104429A (en) Mos transistor
JPH06204472A (en) Manufacture of trench-type source/ drain mosfet
KR0157910B1 (en) Method of forming mosfet having ldd structure

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees