JPH064089A - 音声合成装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】マイクロコンピュータおよび音声合成機能とを
近接して集約したことによりチップ寸法が小さい、従っ
て低価格であることである。さらに、音声合成装置はマ
イクロコンピュータと密に結合されていることによっ
て、柔軟性を増している。 【構成】音声回路１０はマイクロコンピュータ１２およ
び音声合成器機能１４を有する。該機器は、１４ビット
データバスおよび算術論理演算ユニットを共有する。励
起信号はＲＯＭ２０の中に、超過サンプリングデータと
ともに格納されている；必要であれば、複数個の励起信
号をＲＯＭ２０の中に格納できる。これとは別に、励起
信号をＲＯＭ２０に格納しないで、ソフトウェア的に発
生させることも出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般式には集積回路に係
わり、更に詳細には音声合成装置に関する。

【０００２】

【従来の技術】音声合成は広い応用分野で使用されてお
りそれらは、おもちゃ、電話機返答装置、運行支援機、
パーソナルコンピュータ、機械制御、警報装置、身体障
害者用器具、学習支援装置、および計算機支援建築等を
含む。人間の声を再生するために線形予測符号化（ＬＰ
Ｃ）が、しばしば使用されている。

【０００３】ＬＰＣを理解するためには、声道がどの様
に動作するかを理解することが重要である。音声は声道
内部での三つの要素、肺からの空気、空気の流れを音に
変換する制限物、および適当に共鳴させる場所にある口
腔の相互作用の結果である。肺からの空気は胸および横
隔膜の筋肉が収縮されたときに声道を通って排出され
る。圧力は音量調節として使用され、圧力が高ければ高
いほどより大きな音声となる。

【０００４】空気が声道を通って流れる際に、もしも制
限物がなければごく僅かの音しか発生しない。声帯は制
限物のうちのひとつである。声帯は声道を横切って絞る
ことができ、空気の流れを止められる。声帯の内側で上
昇した圧力はこれを開こうとする。これが繰り返し発生
し、一連のパルスを生成する。声帯の緊張を変化させて
パルスの周波数を変えることができる。多くの言語音、
例えば「Ａ」の様な音は、この種類の制限物から発生さ
れ、「有声」音と呼ばれる。

【０００５】口腔内部の異なる種類の制限物は「白色」
雑音と呼ばれる。しーっという音の原因となる。「Ｓ」
音はよい例である。白色雑音は下と口の何処かが接近し
ている場合や、唇がすぼめられている場合に発生する。
この制限物は高速な流れを生じ、白色雑音を発生させる
乱流の原因となり、これは「無声」音と呼ばれる。

【０００６】声帯からのパルスおよび乱流からの雑音
は、かなり広帯域で平坦なスペクトル特性を有する。言
葉を代えれば、これらは雑音であって音声では無い。口
腔の形状は雑音を識別可能な音声に変換する。舌、唇お
よび顎の位置は声道の共鳴を変化させ、制限された空気
流が発生する元の雑音を認識可能な音に変える。

【０００７】ＬＰＣモデルは、先に述べた声道の各々の
要素に類似した要素を組み込んでいる。しかしながらＬ
ＰＣモデルは、かなり数学指向であって音声合成に必要
な全ての機能を、広い範囲の応用分野で使用できる様な
低価格で、単一の合成回路上に組み込むことは不可能で
あった。

【０００８】従って工業分野に於て、高品質の音声を低
価格で発生できる音声合成回路に対する必要性が高まっ
てきている。

【０００９】

【発明の要約】本発明によれば、従来技術による音声合
成装置が有していた不具合を基本的に取り除いたり未然
に防止する、音声合成回路が提供されている。

【００１０】音声回路は、音声合成機能を実行するため
の回路、マイクロコンピュータ機能実行回路、および前
記音声合成およびマイクロコンピュータ機能との間に演
算論理単位を配置するための回路とで構成されている。

【００１１】本発明の技術的長所は、マイクロコンピュ
ータおよび音声合成機能とを近接して集約したことによ
りチップ寸法が小さいこと、従って低価格であることで
ある。さらに、合成装置はマイクロコンピュータと密に
結合されていることによって、柔軟性が増している。

【００１２】

【実施例】本発明および長所をさらに完全に理解するた
めに、添付図を参照して以下の記述を行う。

【００１３】本発明の出願された実施例は図面の図１か
ら図７を参照することによって、最も良く理解される、
種々の図面に於て対応する同一部品等には同一番号が付
されている。

【００１４】図１は本発明による音声回路１０の、出願
された実施例の機能ブロック図を示す。音声回路１０は
マイクロコンピュータ回路１２および音声合成回路１４
を有する。マイクロコンピュータ回路１２は二つのポー
ト（ポートＡおよびポートＢ）に結合された入出力回路
１６、マイクロプロセッサ１８およびＲＯＭ２０とで構
成されている。音声合成回路１４は二つの出力ポート
（ＤＡ１およびＤＡ２）に結合されたアナログ出力を有
する。ＡＬＵ２４、ＲＡＭ２６およびタイミング回路２
８（発振器３０を含む）はマイクロコンピュータ回路１
２と音声合成回路１４とで共有されている。出願された
実施例に於て、音声回路１０はＬＰＣ音声合成アルゴリ
ズムを１２極格子フィルタ（以降ＬＰＣ−１２音声合成
アルゴリズムと言う）と四点ＦＩＲフィルタとを使用し
て実行する。内部マイクロプロセッサは音声データを内
部ＲＯＭ２０（または入出力ポートのひとつに接続され
た外部ＲＯＭ）から取ってきて、音声データを複合しそ
して複合されたデータを合成器に送る。マイクロプロセ
ッサはまた、収集された音声データ間の内挿補正（平滑
化）を行う。合成器の出力はトランジスタまたは集積増
幅器を駆動するために使用できる。音声回路１０内部の
汎用マイクロプロセッサ１８はまた、種々の論理、演算
および制御機能が可能であって、合成作業以外にも同様
に使用出来る。

【００１５】図２は音声合成器１４で実行されるＬＰＣ
モデルを図式的に示している。励起機能発生器には符号
化された音の高低情報３２および白色雑音３４が入力さ
れる。次に波形にはエネルギー係数が掛け算されるが、
これは肺からの圧力に対応する。最後に信号機ディジタ
ルフィルタ３６を通されるがこれは口腔の形状をモデル
化している。フィルタ出力はブロック３８の中でディジ
タルからアナログに変換される。

【００１６】図３はひとつの励起信号を示す。励起パル
ス４０は、音の高低に対応する時間幅で分離されてい
る。各々の励起パルスはディジタル式にサンプル点４２
で表現されており、その各々は図３では" Ｘ”と示され
ている。出願された実施例に於て、十個のサンプル点が
励起パルス４０に与えられている。しかしながら音声の
質を強化するために、より詳細な音程分解能の為の超過
サンプリングが具備されている。出願された実施例では
十六倍までの超過サンプリングが用意されている；すな
わち超過サンプリング点４４が隣接するサンプル４２の
間に具備されている。従って十六倍超過サンプリングの
際には１６０のデータワードがひとつの励起パルスとし
て記憶されなければならない。

【００１７】励起パルスの形状は、適用分野に依存す
る。複数の励起パルス形状を有している方が好ましい場
合もあるであろう。出願の実施例では１６０のデータ点
が記憶されているので、それぞれ八倍超過サンプリング
である二つの励起パルス、４倍超過サンプリリングであ
る四つの励起パルス、二倍超過サンプリリングである八
つの励起パルス、または超過サンプリング無しの十六個
の励起パルスを記憶することが可能である。

【００１８】図４はタイミング図であって、マイクロプ
ロセッサと音声合成機能との間の周期分配を示してい
る。ＬＰＣがオンの時には（すなわち音声合成器が音声
データを処理している最中）マイクロプロセッサ１２お
よび音声合成回路１４は命令サイクルを交互に行う。各
々の命令サイクルは、予め定められた数の状態で構成さ
れている、出願された実施例では各々の命令サイクルは
八つの状態で構成される。この結果単一バスおよび単一
ＡＬＵをマイクロコンピュータ１２と音声合成回路１４
とで共有することができる。

【００１９】図４に於て、クロックが高の時は音声合成
回路１４が動作中でマイクロコンピュータは休止状態で
ある。同様にＯｐが高の時はマイクロコンピュータ１２
が動作中で、音声合成器は休止中である。ＬＰＣがオン
の時はＯｆとＯｐとは交互に実行される。しかしながら
ＬＰＣがオフの時はＯｆは低状態に留まる一方Ｏｐは高
状態を持続するので、マイクロコンピュータ１２は通常
の二倍で動作できる。

【００２０】音声合成中、マイクロコンピュータ１２と
音声合成器１４はそれぞれサンプル点４２の間で３０の
命令サイクルを有している。しかしながらサンプル点間
の時間周期の間でサンプルデータは内部ＲＯＭ２０から
アクセスされなければならない。音声合成器１４用のサ
イクル数を減少させる事なくサンプルデータを取り出す
ために、二サイクル（二バイト値）がサイクル引き抜き
回路を用いてマイクロコンピュータ側から引き抜かれて
いる。

【００２１】音声回路のコストを下げるために、ピンの
本数は機能を犠牲にする事なく可能な限り減らされてい
る。図５は音声回路１０用のピン配列を示す。ピン機能
を表１．に示す。

【表１】 表１ ピン機能記述 ピン 記述 名称 番号 ──────────────────────────────────── DA1 11 Ｄ／Ａ変換出力。三つのマスクオプション指定可能。 INIT 6 初期化入力。ＩＮＩＴが低になるとクロックが停止しＴＳＰ５ ０Ｃ１０／１１は停電力モードに入り、プログラム計数器はゼ ロにセットされ、ＲＡＭの内容は保持される。プロセッサをリ セットするには１μ秒のＩＮＩＴパルスで十分である。 OSC1 7 クロック入力。ＯＳＣ１およびＯＳＣ２間の水晶またはセラミ ック製共鳴器、またはＯＳＣ１への入力。１０ＫＨｚサンプリ ング用には９．６ＭＨｚ，８ＫＨｚサンプリング用には７．６ ８ＭＨｚである。 OSC2 8 クロック戻り。 PA0- 1-4 ８ビット双方向Ｉ／Ｏポート。 PA7 13-16 PB0-1 9-10 ２ビット双方向Ｉ／Ｏポート。 Ｖ_DD 12 ５−Ｖ供給電源。 Ｖ_SS 5 接地ピン。

【００２２】図６は音声回路１０の一般アーキテクチャ
を示す。単一１４ビットデータバス４８は、種々の回路
間での通信を提供している。整数フラグレジスタ５０は
データバス４８と整数フラグ’レジスタ５２との間に双
方向接続されている。ＡＬＵ５４はバス４８との間で双
方向接続されており、さらに整数フラグレジスタ５０か
らのデータを入力できる。ＡＬＵはまた状態フラグレジ
スタ５６とも双方向接続されており、この状態フラグレ
ジスタ５６は、状態フラグ’レジスタ５８と双方向接続
されている。ＡおよびＢレジスタ６０および６２は、そ
れぞれデータバス４８とＡ’およびＢ’レジスタ６４お
よび６６とに双方向接続されている。タイマ６８はデー
タバス４８に双方向接続されている。プリスケール、モ
ード、およびバッファ７０、７２および７４はデータバ
ス４８からのデータを受信するように動作可能である。
並列／直列変換器７６はＡレジスタとＡ’レジスタ６４
との間のバスに接続されている。乱数発生器７８はデー
タバス４８にデータを出力するように動作する。Ｘレジ
スタ８０はデータバス４８とＸ’レジスタ８２とに双方
向接続されている。全体として参照番号８４で示されて
いるＲＡＭは、１６×１２ビットＲＡＭ領域８６、１１
２×８ビットＲＡＭ領域８８、ポートＡに対する４×８
ビットＩ／Ｏ領域メモリマップ９０およびポートＢに対
する４×８ビットＩ／Ｏ領域メモリマップ９２とで構成
されている。プログラム計数器９４はデータバス４８と
双方向接続されていて、ＲＯＭ９６に対してアドレスを
出力する。プログラム計数器９４は更にスタックレジス
タ９８と双方向接続されている。音声アドレスレジスタ
１００もまた、ＲＯＭ９６に対してアドレスを出力する
ように動作する。ＲＯＭ９６はデータをデータバス４８
に出力するように動作する。

【００２３】ピッチ計数器１０２はピッチレジスタ１０
４からデータを入力し、アドレスをＲＯＭ９６に出力す
る。ピッチレジスタ１０４はデータをデータバス４８か
ら受信する。ディジタル／アナログ変換器１０６および
励起レジスタ１０８もデータをバス４８から受信する。
合成器スタック１１０はデータバス４８に双方向接続さ
れている。

【００２４】ＲＯＭ９６は応用例に応じて、プログラム
命令および音声データ用に使用できる。ＲＯＭ９６内の
ある特定の場所は、表２に記述されているように、特定
の目的のために予約されている。この仕様の中で全ての
アドレスは１６進表記であり、そうでない場合は明記さ
れている。それ以外の全ての数字は１０進表記であっ
て、それ以外の場合は明記されている。

【表２】 表２ 予約済みＲＯＭロケーション アドレス 機能 0000 ＩＮＩＴ立ち上がり検出後、励起開始ロケーション。 0010-001F 割り込み開始ロケーション。

【００２５】ＲＯＭは下記の四つの方法でアクセスされ
る： （１）プログラム計数器９４が、ＲＯＭ９６からのプロ
セッサ命令のアドレス指定するために使用される。 （２）ＧＥＴ命令はＲＯＭ９６からの１から８ビットを
Ａレジスタに転送するために使用できる。ＧＥＴ計数器
はＬＵＡＰＳ命令で初期化される。ＳＡＲ（音声アドレ
スレジスタ）１００は使用されるＲＯＭロケーションを
指定する。 （３）ＬＵＡＡ命令は一バイトをＲＯＭ９６からＡレジ
スタ６０に転送するために使用できる。ＬＵＡＡが実行
されたときのＡレジスタ６０内の値は、使用されるＲＯ
Ｍアドレスを示している。 （４）ＬＵＡＢ命令は一バイトをＲＯＭからＢレジスタ
６２に転送するために使用できる。ＬＵＡＢが実行され
たときのＡレジスタ６０内の値は、使用されるＲＯＭア
ドレスを示している。 プログラム計数器９４は、次に実行される命令を指して
いる。命令が実行された後は、プログラム計数器９４は
通常次の命令を指すようにひとつ進められる。

【００２６】以下の命令は、プログラム計数器を変更す
る：ＢＲ（分岐）、ＳＢＲ（短分岐）、ＣＡＬＬ（サブ
ルーチン呼び出し）、ＲＥＴＮ（サブルーチンからの復
帰）、およびＲＥＴＩ（割り込みからの復帰）である。

【００２７】プログラム計数器スタック９８は三つのレ
ベルを有する。サブルーチンが呼ばれるかまたは割り込
みが発生すると、プログラム計数器９４の内容はスタッ
クに押し上げられる。ＲＥＴＮ（サブルーチンからの復
帰）、またはＲＥＴＩ（割り込みからの復帰）が実行さ
れると、スタックロケーションの内容はプログラム計数
器９４に戻される。

【００２８】図７に於て、ＲＡＭ８４は１２８のロケー
ションを有する。最初の１６個のＲＡＭロケーションは
合成器で使用され、１２ビット長である。残りの１１２
ロケーションは８ビット長である。音声合成が行われな
いときは、全てのＲＡＭ８４はアルゴリズムデータ記憶
用に使用される。Ｉ／Ｏポートはまたは８０から８８の
ＲＡＭアドレス空間に写像される。

【００２９】図６に於てＡＬＵ５４はマイクロプロセッ
サおよび合成器の為の演算および論理機能を実行する。
出願された実施例に於て、ＡＬＵ５４は１４ビット長で
あり、音声合成が必要とする分解能を提供する。８ビッ
トデータがＡＬＵに転送されたときには、これらは右詰
めで揃えられる。上位６ビットへの入力は零（整数モー
ド）または８ビットデータのＭＳＢに等しく（拡張符号
モード）、ＥＸＴＳＧおよびＩＮＴＧＲ命令を使用して
選択された演算モードに依存する。全てのビット比較動
作は下位８ビットに対して実施される。ＡＬＵは８×１
４ビット掛け算を単一命令で１４ビット出力で実行でき
る。

【００３０】Ａレジスタ６０（またアキュムレータとも
呼ばれる）は基本的には１４ビットレジスタであって、
演算および論理動作として使用される。その内容は、Ｒ
ＯＭ、ＲＡＭおよびその他のほとんどのレジスタ間で転
送できる。内容は、レベル−１割り込みの間は特定レジ
スタ（Ａ’レジスタ６４）に待避され、ＲＥＴＩ命令で
復帰される。

【００３１】Ｘレジスタ８０は８ビットレジスタであっ
て、ＲＡＭインデックスレジスタとして使用される。直
接アドレス指定命令ＴＡＭＤおよびＴＭＡＤを除く、全
てのＲＡＭアクセス命令はＸレジスタ８０を使用して特
定ＲＡＭロケーションを指定している。Ｘレジスタ８０
はまた、汎用計数器としても使用できる。Ｘレジスタ８
０の内容はレベル１割り込みの間Ｘ’レジスタ８２に保
存される。

【００３２】１４ビットＢレジスタ６２は一時記憶とし
て使用される。ＲＡＭアドレスを保存しておくことは、
これをＸＢＸ命令を用いてＸレジスタ８０と交換できる
ので有用である。Ｂレジスタ６２はＡレジスタ６０と加
算、減算および置換する事が出来るので、演算時のデー
タ記憶として有用である。Ｂレジスタ６２の内容はレベ
ル１割り込み中に保存される。

【００３３】状態フラグ５６は種々の命令によって、そ
の命令の結果に応じてセットされたり消去されたりす
る。ＢＲ，ＳＢＲ，およびＣＡＬＬ命令は条件付きであ
って、状態フラグがセットされているときのみプログラ
ム計数器を変更する。

【００３４】８ビットタイマ６８は割り込みを発生させ
事象を計数するために用いられる。これはタイマプリス
ケールレジスタ７０が１６進数の００からＦＦに達する
毎に一度減数する。これはＴＡＴＭ命令を用いてロード
でき、ＴＴＭＡ命令で調べることが出来る。これが１６
進数の００からＦＦに減数すると、レベル２の割り込み
要求が発生される。もしも割り込みが可能であってしか
も、既に割り込みが実行中でない場合は即座に割り込み
が発生する；もしもそうでない場合は、割り込み要求は
割り込みが可能となるまで保留される。タイマは再ロー
ドされようがされまいが計数を継続する。

【００３５】８ビットタイマプリスケールレジスタ７０
は、プロセッサクロックとタイマレジスタ６８との間の
プログラム可能分割器である。これが１６進数の００か
らＦＦに減数した時にはタイマレジスタ６８もまた減数
される。次にタイマプリスケールレジスタ７０は、プリ
セットラッチ内の値を再ロードされ計数を再び開始す
る。タイマプリスケールレジスタクロックは内部クロッ
クから供給される。内部クロックはチップのクロック周
波数の１／１６である。ＴＡＰＳＣ命令はプリセットラ
ッチをロードする。

【００３６】１２ビットピッチレジスタ１０４およびピ
ッチ計数器１０２は合成器の一部ではあるが、これらは
多くの意味でマイクロプロセッサに影響を与えている。
ピッチ計数器１０４は周期インパルス（励起機能）のタ
イミングを制御するが、これは声帯をシミュレートして
いる。ピッチ周期計数器は各々のフレーム中での全ての
音声パラメータの内挿を制御するためにも使用される。
このピッチ同期内挿法は、内挿する事によって音声のエ
ネルギーが最も低い部分に必然的に発生する雑音を最少
とし、音声基本周波数の倍音とする。

【００３７】ピッチレジスタ１０４はＬＰＣ音声が合成
されるときに使用される。以下の記述はＬＰＣモード状
態が実現されているものと仮定している。ピッチレジス
タはＴＡＳＹＮ命令でロードされる。音声が開始すると
ピッチ計数器はリセットされる。ピッチ計数器１０２は
各々の音声サンプル毎に３２づつ減数される、音声サン
プルは８ＫＨｚまたは１０ＫＨｚの割合で発生する。ピ
ッチ計数器１０２の減数が零を通過した時にピッチレジ
スタがこれに加算される。ピッチ計数器１０２が１６進
数で２００となったときまたは、ピッチレジスタが加算
された結果が１６進数で２００以下であったときには、
レベル１の割り込みが発生する。この割り込みは内挿に
も使用できる。励起機能はピッチ計数器が１６進数の１
４０とゼロの間にある時に停止される。ＴＡＳＹＮ命令
を使用してデータがＡレジスタ６０からピッチレジスタ
に転送されるときには、Ａレジスタ６０のＬＳＢおよび
ＭＢＳはゼロでなければならない。

【００３８】音声アドレスレジスタ（ＳＡＲ）１００は
１４ビットレジスタであって、内部ＲＯＭ９０内のデー
タを指定するために使用される。ＬＵＡＰＳ命令はＡレ
ジスタ６０の値を音声アドレスレジスタ１００に転送
し、並列／直列レジスタ７６にＳＡＲ１００によって指
定された内部ＲＯＭの値をロードする。次にＧＥＴ命令
は一度に一から八ビットを、並列／直列レジスタ７６か
ら取り出しアキュムレータ（Ａレジスタ６０）に送るた
めに使用される。並列／直列レジスタ７６が空になると
いつでも、ＳＡＲ１００で指定された内部ＲＯＭの値で
ロードされ、ＳＡＲ１００は更新される。

【００３９】８ビット並列／直列レジスタ７６は一義的
には非パック音声データに対して使用される。これは音
声アドレスレジスタ１００が指定する内部ＲＯＭ９８、
Ｘレジスタ８０が指定する内部ＲＡＭ８４、または外部
音声ＲＯＭ内のＳＡＲ１００が指定する外部音声ＲＯＭ
（例えばテキサスインスツルメントのＴＳＰ６０Ｃ１
８）からデータの８ビットをロードできる。ＬＵＡＰＳ
命令は並列／直列レジスタを初期化しそのビット計数器
をゼロとするために使用される。次にＧＥＴ命令が使用
されて、一から八ビットを並列／直列レジスタ７６から
Ａレジスタ６０に転送する。並列／直列レジスタ７６が
空になると、これは自動的に再ロードされる。しかしな
がらＧＥＴがＲＡＭからのときは、Ｘレジスタ８０は自
動的には更新されない。モードレジスタ７２内のＥＸＴ
ＲＯＭおよびＲＡＭＲＯＭビットは、並列／直列レジス
タ７６に対する信号源を制御する。

【００４０】双方向線８ビットポートＡおよび２ビット
ポートＢは、外部装置とのインタフェースとして利用で
きる。各々のビットはそれぞれのデータ管理レジスタの
制御の元、入力または出力として個別にプログラム可能
である。さらに各々の出力ビットは、プッシュプルまた
はオープンドレイン（プルアップ無し）の二つの出力モ
ードの内のひとつに対してプルアップ可能レジスタを使
用して個別にプログラムを組むことも可能である。各々
の入力ビットは同一レジスタによって抵抗式プルアップ
または高インピーダンスとしてプログラムする事も可能
である。二つのＩ／Ｏポートの各々に関連する四つのレ
ジスタ９０および９２は、メモリ写像されている。ポー
トＢの２ビットだけがチップ外部で仕様可能であり、そ
のレジスタの上位６ビットは不定である。任意のＩ／Ｏ
ポートレジスタからＡレジスタ６０への転送の際には、
Ａレジスタ６０の上位６ビット（ビット１３−９）は不
定のまま残されている。Ｉ／Ｏレジスタの詳細を表３お
よび表４に示す。

【表３】 表３ Ｉ／Ｏレジスタ ロケーション レジスタ 型式 ポート Ａポート ──────────────────────────────────── Ｂ データ入力レジスタ (DIR) 読み取り専用 ８０ ８４ プルアップ可能レジスタ (PER) 読み取り／書き込み ８１ ８５ データ指定レジスタ (DDR) 読み取り／書き込み ８２ ８６ データ出力レジスタ (DOR) 読み取り／書き込み ８３ ８７

【表４】 表４ Ｉ／Ｏレジスタ ピン機能 要求ピン機能 DOR DDR PER ピン状態 ──────────────────────────────────── 入力、高インピーダンス Ｘ ０ ０ 高インピーダンス 入力、内部プルアップ Ｘ ０ １ 受動プルアップ 出力、能動プルアップ ０ １ ０ ０ 出力、能動プルアップ １ １ ０ １ 出力、オープンドレイン ０ １ １ ０ 出力、オープンドレイン １ １ １ 高インピーダンス ＤＤＲ、ＰＥＲ、およびＤＯＲレジスタの読み取りは、
これらに最後に書き込まれた値を示す。ＤＩＲの読み取
りは常にＩ／Ｏピンの実際値を示し、これはＤＤＲが出
力用に設定されている場合も変わらない。この結果、入
力および出力間のポート切り替えを行う事なく双方向デ
ータフローが可能である。高電流が流れる状態を避ける
ために、データレジスタに" １”を書き込む時のみオー
プンドレインであるピンに対して作用するように考慮さ
れている。

【００４１】高インピーダンスＩ／Ｏピンを接続しない
状態で放置しておくと、プロセッサが動作モードのとき
に電力消費を増加させる原因となる。電力消費はＶ_DDと
Ｖ_SSとの間であって入力を通る電流増加は伴わない。こ
れは素子の機能に問題は与えない。この部分が待機モー
ドにいるときは、接続されていない高インピーダンスピ
ンは電力消費にも素子の機能にもなんの影響も与えな
い。

【００４２】Ｉ／Ｏはまた従属モードとも成り得て、音
声回路をホストマイクロプロセッサの周辺機器として使
用可能とする。ポートＡは８ビットデータバスに接続可
能で、Ｒ／Ｗ（ポートＢ１）およびチップ可能化（ポー
トＢ２）指令で制御される。読み込み（Ｒ／Ｗが高、チ
ップ可能化が低）指令はポートＡ出力がラッチしている
値をポートＡに出力する。書き込み（Ｒ／Ｗが低、チッ
プ可能化が低）指令はデータバス上の値をラッチし、ポ
ートＡ入力ラッチに取り込む。さらにＡ出力ラッチの７
ビット目がクリアされる。この結果Ａ７を書き込みハン
ドシェイク線として使用することが可能となる。このモ
ードでデータバス上で使用される全ての線路は、入力と
して形成されていなければならない。

【００４３】外部ＲＯＭモードでは音声回路を例えば、
テキサス州ダラスのテキサスインスツルメント社製のＴ
ＳＰ６０Ｃ１８の様な外部音声ＲＯＭと、容易にインタ
フェースを組むことが出来る。ポートＢ０は外部ＲＯＭ
のチップ可能化ストローブ出力として使用され、ポート
Ａ７はクロックとして使用される。ポートＡ０からＡ３
はアドレスおよびデータ転送用に使用され、もうひとつ
の別のビットが外部ＲＯＭの読み取り／書き込み制御と
して使用されなければならない。

【００４４】もしもＰＣＭおよびＬＰＣモードレジスタ
ビットが両方ともクリアされている場合は、Ｂ１の高か
ら低への状態遷移が１の割り込みを発生させる。これは
外部事象での割り込みを発生させるために使用できる。

【００４５】モードレジスタ７２（表５参照）は８ビッ
トの書き込み専用レジスタであって、これは音声回路の
動作モードを制御する。ＩＮＩＴピンが低状態となる
と、全てのモードレジスタがクリアされる。モードレジ
スタ７２はサブルーチン呼び出しや割り込み時には保存
されない。

【００４６】合成音声発生の仕事はプログラム可能マイ
クロプロセッサと専用音声合成器との間で分担されてい
る。ＬＰＣおよびＰＣＭモードレジスタで設定される四
つの音声合成器モードを以下の段落で説明する。

【表５】

【表６】

【００４７】合成モード０（ＯＦＦ）に於て、ＰＣＭお
よびＬＰＣビットがともにクリアされている場合は、合
成器は動作不能である。全ての命令サイクルはマイクロ
プロセッサに委ねられる。ＴＡＳＹＮ命令はＡレジスタ
６０をピッチレジスタ１０４に転送し、ＬＰＣ合成器が
始動する前にピッチレジスタ１０４へのロードが容易と
なるようにしている。このモードに於て、レベル１割り
込みはピンＢ１が高状態から低状態へ遷移する事によっ
てトリガがかけられる。

【００４８】合成モード１（ＬＰＣ）は、通常音声モー
ドである。ＴＡＳＹＮ命令はピッチレジスタ１０４をロ
ードし、ピッチレジスタ１０４が１６進数で２００以下
になるとレベル１割り込みのトリガがかけられる。命令
サイクルの内の５３％が合成器で使用される。

【００４９】マイクロプロセッサは音声合成を、パラメ
ータを取り出しかつ解読し、最新の間隔（フレーム速
度）を設定し、そしてフレーム間のパラメータを内挿す
る事によって実行する。音声合成器は１２極ディジタル
式格子フィルタ、ピッチ制御または白色雑音励起発生
器、２極ディジタル式低域フィルタ、およびディジタル
／アナログ変換器として動作する。音声パラメータ入力
はマイクロプロセッサＲＡＭ内の専用空間から入力さ
れ、音声サンプルは８ＫＨｚまたは１０ＫＨｚで生成さ
れる。マイクロプロセッサと音声合成器間の通信は、マ
イクロプロセッサＲＡＭ内の共有メモリ空間を介して行
われる。

【００５０】合成器モード２（ＰＣＭ）は音調および音
楽発生または非常に高いビット速度の音声に対して使用
される。マイクロプロセッサは全ての命令サイクルを使
用し、ＴＡＳＹＮ命令はＡレジスタ６０を直接Ｄ／Ａレ
ジスタ１０６に転送する。レベル１割り込みは音声サン
プル速度の二倍（１６ＫＨｚまたは２０ＫＨｚ）で発生
し、フィルタをかけられていないＤ／Ａ出力にアクセス
する。

【００５１】合成器モード３（ＰＣＭおよびＬＰＣ）で
は、ＰＣＭおよびＬＰＣビットがともにセットされてい
て、ＬＰＣ合成器は正常に動作しておりその励起機能は
ソフトウェアで提供されている。レベル１割り込みは音
声サンプル速度で発生し、ＴＡＳＹＮ命令はＡレジスタ
６０を合成器の励起機能入力１０８に転送する。このモ
ードはＲＥＬＰＳ（剰余符号化線形予測合成）および同
様の技術と共に使用するために用意されている。

【００５２】マイクロプロセッサは音声合成を、パラメ
ータを取り出しかつ解読し、最新の間隔（フレーム速
度）を設定し、そしてフレーム間のパラメータを内挿す
る事によって実行する。音声合成器は１２極ディジタル
式格子フィルタ、ピッチ制御または白色雑音励起発生
器、２極ディジタル式低域フィルタ、およびディジタル
／アナログ変換器として動作する。音声パラメータ入力
はマイクロプロセッサＲＡＭ内の専用空間から入力さ
れ、音声サンプルは８ＫＨｚまたは１０ＫＨｚで生成さ
れる。マイクロプロセッサと音声合成器間の通信は、マ
イクロプロセッサＲＡＭ内の共有メモリ空間を介して行
われる。

【００５３】合成器はＲＡＭ内部のロケーション０１か
ら０Ｆを使用する。合成が実行される際には合成器用の
パラメータはこれらのＲＡＭロケーションから直接やっ
て来る。表６にそのアドレスを示す。

【表７】 表６ 音声生成時のＲＡＭマップ アドレス 解説 ０１ 合成では使用せず ０１ エネルギー ０２ Ｋ１２（ＬＰＣ−１２ 値） ０３ Ｋ１１ ０４ Ｋ１０ ０５ Ｋ９ ０６ Ｋ８ ０７ Ｋ７ ０８ Ｋ６ ０９ Ｋ５ ０Ａ Ｋ４ ０Ｂ Ｋ３ ０Ｃ Ｋ２ ０Ｄ Ｋ１ ０Ｅ Ｃ１（低域フィルタ） ０Ｆ Ｃ２

【００５４】フレーム長はプリスケールレジスタ７０に
入力される値で制御される。典型的な合成および内挿ル
ーチンでは、各フレーム毎にタイマを２５６カウントす
べて減数させるので、プリスケール値はこれらの条件で
適切なフレーム間隔を与えるように選択されなければな
らない。

【００５５】音声回路１０は合成器出力に接続された内
部ディジタル／アナログ変換器（ＤＡＣ）を有する。Ｄ
ＡＣは三つのパルス幅変調形式で利用できる。ＤＡＣは
音声サンプル速度の二倍で動作し、ＰＣＭを除く全ての
モードでディジタル式低域フィルタがかけられる。合成
器がオフ（モード０）の時、ＤＡＣはオフ状態となる。
この状態は二ピンおよび両頭一ピンモードにおけるゼロ
と同じであるが、単ピン単頭モードではＤＡＣは負の最
大値となる。この事実は音声開始時のクリックを避ける
ために考慮されなければならない。

【００５６】音声回路１０は二つの割り込み、割り込み
１と割り込み２とを使用する。両方ともモードレジスタ
内のビットで可能化および不能化される。割り込み１は
合成割り込みで、高い優先順位を有し多くのハードウェ
アの支援を得ている。割り込み１が発生すると、プログ
ラム計数器９４はプログラム計数器スタック９８上に配
置され、状態フラグ５６、計数モードフラグ５０、Ａレ
ジスタ６０、Ｂレジスタ６２およびＸレジスタ８０はす
べて専用記憶レジスタにセーブされる。モードレジスタ
７２はセーブされず、割り込み中にリストアされる。次
にプログラム計数器９４に割り込み開始ロケーションが
ロードされ、割り込みルーチンの実行が開始される。割
り込みルーチンが復帰すると、これら全てのレジスタは
リストアされ、プログラム計数器もスタックから復帰さ
れる。

【００５７】割り込み１は二つのモードレジスタビット
ＰＣＭおよびＬＰＣの状態に依存する、四つの条件で発
生される。これらの条件、および各々の場合の割り込み
ルーチン開始アドレスを表７に示す。

【表８】 表７ 割り込み１ ベクタ アドレス PCM LPC 割り込みトリガ ──────────────────────────────────── >0018 0 １ ピッチ計数器が１６進数で２００以下。 >001A 0 0 ピンＢ１が高から低に遷移。 >001C 1 1 １０ＫＨｚクロック。 >001E 1 0 ２０ＫＨｚクロック。

【００５８】割り込み２の優先度は低く、割り込み１に
対して割り込みをかけることは出来ない。これは割り込
み１によって割り込まれることは出来る。レベル２の割
り込み中セーブされるのは、プログラム計数器９４、状
態ビット５６および整数ビット５０のみである。Ａレジ
スタ６０、Ｘレジスタ８０およびＢレジスタ６２は、こ
れらが割り込みおよび割り込みをかけられたルーチンで
使用される場合は、プログラム側でセーブされなければ
ならない。モードレジスタ７２はセーブされない。割り
込み２は常に計数が終了したタイマ、１６進数で０から
ＦＦとなるタイマ、でかけられるがその開始アドレスは
二つのモードレジスタビットの状態に依存している。

【表９】 表８ 割り込み２ ベクタ アドレス PCM LPC 割り込みトリガ ──────────────────────────────────── >0010 0 1 全てのレベル２割り込みはタイマの計時終了 >0012 0 0 で引き起こされる。 >0014 1 1 >0016 1 0

【００５９】割り込み１および割り込み２用の割り込み
条件は「割り込みペンディング」ラッチをセットする。
もしも割り込みが可能（そして割り込み２の場合は、割
り込み１ペンディング条件が発生していない）の場合
は、割り込みは直ちに実行される。しかしながら、割り
込みが可能で無い場合は割り込みペンディングラッチ
は、それぞれの割り込みがモードレジスタ７２で可能化
されると直ちに割り込みを発生される。

【００６０】割り込みは二バイト命令の真ん中、分岐ま
たはサブルーチン呼び出しの途中、またはサブルーチン
や割り込み復帰（ＲＥＴＮまたはＲＥＴＩ）の間は起き
ない。単一命令ソフトウェアループ（ＢＲＡＮＣＨ，Ｃ
ＡＬＬまたはＳＢＲ命令自体）は、割り込みは決して発
生しないので避けなければならない。ＢＲＡＮＣＨやＣ
ＡＬＬの実行が連続すると、分岐命令（またはサブルー
チン呼び出し命令）のつながりが最終的に終了する時点
で命令の実行が終わるまで割り込みは遅れる。

【００６１】連続する分岐（または呼び出し）が避けら
れたとしても、主レベルに於ける最悪の割り込み遅延は
四つの命令サイクルにある。最悪の遅延は割り込みが分
岐の第一実行サイクル中に発生し、分岐先アドレスの第
一番目の命令が二倍サイクル命令の時である。

【００６２】割り込みが発生したときには、実行は割り
込みアドレスで始まる。状態ビットの状態は割り込み発
生時点で知られているので、ＢＲまたはＣＡＬＬ命令は
第一番目の命令として使用されるべきではない。二つの
ＳＢＲは使用してもよい、なぜならそれらのひとつは常
に実行されるか、または状態ビットをセットする別の命
令を使用しそれに続いてＳＢＲを実行することも可能な
ためである。

【００６３】モードレジスタはセーブされず、割り込み
中にリストアされる。割り込み中にモードレジスタにな
される全ての変化は復帰後も実際上は残っていて、これ
は割り込みの可能化および不能化をも含み残っている。

【００６４】出願された実施例には、６１の異なる音声
回路命令が存在する（表９および表１０）。それらのほ
とんどは単一命令サイクルの実行を要求するが、二つを
必要とするものもある。各々の命令は１６クロック周期
必要とする；従ってクロック速度が９．６ＭＨｚの場
合、一秒当り６００，０００命令の翻訳を行う。ＬＰＣ
合成が可能化されている際、全ての命令サイクルは合成
演算の為に実行され、２サイクル（各々の３０命令サイ
クルフレームの内）が励起機能比較検索の為に使用され
る。このためプログラム用の命令サイクルは一秒当り２
８０，０００サイクルに低下する。

【表１０】

【表１１】表９の続き

【表１２】表９の続き

【表１３】表１０

【００６５】出願された実施例に於て、単一のＡＬＵが
合成およびマイクロプロセッサ機能として使用されてい
る。ＬＰＣだけに使用されている音声回路の素子は非常
に限られている。従って合成専用のチップ領域の割合は
比較的小さい。この結果前チップ領域、従って音声回路
の価格を従来に比べて下げることが出来る。

【００６６】さらにマイクロプロセッサ機能および合成
器機能を集約することにより、システム全体の価格を下
げることが可能となる。音声回路のＡＬＵはＬＰＵをサ
ポートするために高速でなければならない。この能力は
またマイクロプロセッサでも利用可能であって、音楽や
音に関する多くの波形を生成することが出来るのでＬＰ
Ｃ音声指向モデルが生成出来る以上の効果が期待でき
る。

【００６７】合成器はまた、マイクロプロセッサと密接
に結合されることにより、柔軟性を得ている。標準ＬＰ
Ｃ励起機能以外に、ソフトウェアで計算された励起機能
を設計し提供することも可能となる。従って、ＣＥＬＰ
（コード化され励起された線形予測符号化）およびその
他のＬＰＣに対する強化で、より高速のビット速度を要
求するものも組み込むことが出来、より高い品質を得ら
れる。さらに、ＬＰＣを符号化する際に非常な柔軟性が
実現できて、個別の応用分野が要求する、品質およびデ
ータ速度に詳細に適合できる。

【００６８】提案された命令セットを以下に記述する。
提出されたソースコード命令形式は： ［＜ラベル＞］＾＜演算コード＞ ニューモニック＞＾［＜被演算子＞］＾・・・［＜コメ
ント＞］ フィールドは：６文字任意ラベルフィールド、６文字演
算コードフィールド、演算コードに依存した被演算子フ
ィールド、そして任意コメントフィールドである。各々
のフィールドはひとつまたは複数のタブ（＾）またはス
ペースで分離されている。

【００６９】ＡＢＡＡＣ（ＢをＡに加算）は、Ｂレジス
タ６２の内容をＡレジスタ６０の内容に加算し、その結
果をＡレジスタ６０に格納する。ＡＢＡＡＣ命令の構文
は：構文：［＜ラベル＞］＾ＡＢＡＡＣ＾［＜コメント
＞］である。ＡＬＵの８番ビットの中にキャリアが存在
すると、状態フラグは " 1" である；そうでなければ”
０”である。加算は数学的モード（ＥＸＴＳＧまたはＩ
ＮＴＧＲ）に関係なく、Ｂレジスタ６２とＡレジスタ６
０の全ての１４ビットの符号無し加算として実行され
る。

【００７０】ＡＣＡＡＣ（定数をＡレジスタに加算）
は、被演算子が特定する１２ビット定数を、Ａレジスタ
６０の内容に加算しその結果をＡレジスタ６０に格納す
る。ＡＣＡＡＣ命令の構文は：構文：［＜ラベル＞］＾
ＡＣＡＡＣ＾＜定数１２＞＾・・・［＜コメント＞］で
ある。ＡＬＵの８番ビットの中にキャリアが存在する
と、状態フラグは " 1 "である；そうでなければ " 0 "
である。加算の結果は数学的モードに依存する。かりに
プロセッサが整数モード（ＩＮＴＧＲ）とすると、加算
は１２ビットの符号無し数と１４ビットの符号無し数と
の加算となる。プロセサが拡張符号モード（ＥＸＴＳ
Ｇ）の場合は、１２ビット定数は加算の前に１４ビット
の２の補数に対して符号拡張される。この命令はテーブ
ル指標がＡレジスタ６０の中に置かれている場合に有用
である。テーブルの基本アドレスをこの命令を用いて指
標に加算し、必要なテーブル内容をフェッチすることに
より比較検索が実施される。

【００７１】ＡＧＥＣ（Ａレジスタが定数に等しいか大
きい）はＡレジスタ６０の内容の下位８ビットと、被演
算子で特定する定数の下位８ビットとを比較する。Ａレ
ジスタ６０の下位８ビットの内容が定数より大きい場合
は状態フラグ５６をセットする。構文は：構文：［＜ラ
ベル＞］＾ＡＧＥＣ＾＜ＣＯＮＳＴ８＞＾・・・［＜コ
メント＞］。Ａレジスタ６０の下位８ビットが８ビット
定数より大きいか等しいときには、状態フラグは " 1 "
に等しい；そうでない場合は " 0 "。比較は常に符号を
考慮しない形で実施される、すなわちＦＦはＦＥより大
きい。Ａレジスタ６０の下位８ビットのみが８ビット定
数値と比較される。Ａレジスタ６０の上位６ビットは考
慮されない、従って結果は数学的モード（ＥＸＴＳＧま
たはＩＮＴＧＲ）には関係しない。

【００７２】ＡＭＡＡＣ（記憶装置内容をＡレジスタに
加算）は、Ｘレジスタで指定されるＲＡＭアドレスの内
容を、Ａレジスタに加算しその結果をＡレジスタに格納
する。構文は：構文：［＜ラベル＞］＾ＡＭＡＡＣ＾・
・・［＜コメント＞］である。状態フラグ：ＡＬＵの８
ビット目に桁上がりがある場合は１；それ以外は０。使
用される記憶領域の最重要ビットがセットされたとき
は、加算結果は数学的モード（ＥＸＴＳＧまたはＩＮＴ
ＧＲ）に依存する。８ビット目に桁上がりがある場合は
常に状態フラグをセットする。この命令はふたつの値の
合計を求めたいときに使用される。

【００７３】ＡＮＤＣＭ（記憶装置の内容と定数との論
理積）は、Ｘレジスタ８０が指定する記憶装置アドレス
の内容と８ビット定数とのビット毎のＡＮＤを実行し、
その結果を、Ｘレジスタ８０が指定する記憶装置アドレ
ス位置に格納する。構文：［＜ラベル＞］＾ＡＮＤＣＭ
＾＜ＣＯＮＳＴ８＞＾・・・［＜コメント＞］。状態フ
ラグは常に " 1 "にセットされる。演算はＲＡＭ位置の
下位８ビットの数学的モード（ＥＸＴＳＧまたはＩＮＴ
ＧＲ）とは無関係に実行される；それ以外のビットは影
響されない。この命令は、ＲＡＭ内の一つまたは複数の
ビットをゼロとしたいときに使用される。

【００７４】ＡＮＥＣ（Ａが定数に等しくない）は、Ａ
レジスタ６０の下位８ビットを被演算子が指定する定数
と比較し、Ａレジスタの下位８ビットが８ビット被演算
子と等しくないときに、状態フラグ５６をセットする。
構文：［＜ラベル＞］＾ＡＮＥＣ＾＜ＣＯＮＳＴ８＞＾
・・・［＜コメント＞］。状態フラグはＡレジスタの下
位８ビットが８ビット被演算子に等しくない場合は１；
これらが等しい場合は０である。Ａレジスタ６０の下位
８ビットのみが８ビット定数値と比較される。この命令
は数学的モード（ＥＸＴＳＧまたはＩＮＴＧＲ）とは無
関係である。

【００７５】ＡＸＣＡ（Ａかける定数）は、Ａレジスタ
６０の内容と被演算子とをかけ算し、結果（７ビット右
シフト）をＡレジスタ６０に残す。構文：［＜ラベル
＞］＾ＡＸＣＡ＾＜ＣＯＮＳＴ８＞＾・・・［＜コメン
ト＞］。状態フラグ：常に１。演算はＡレジスタの全１
４ビットの２の補数および８ビット定数の数学的モード
（ＥＸＳＴＧまたはＩＮＴＧＲ）には関係なく実施され
る。結果は７ビット右シフトされたものとなるので、２
１ビット中の上位１４ビットが次の演算で利用可能であ
る。

【００７６】ＡＸＭＡ（Ａかける記憶装置内容）は、Ａ
レジスタ６０の内容とＸレジスタ８０でアドレス指定さ
れる記憶装置のロケーションの定数の下位８ビットとを
かけ算し、結果（７ビット右シフト）をＡレジスタ６０
に残す。構文：［＜ラベル＞］＾ＡＸＭＡ＾・・・［＜
コメント＞］。状態フラグ：常に１。演算はＡレジスタ
の全１４ビットの２の補数および、記憶装置から読み込
まれた８ビット定数の数学的モード（ＥＸＴＳＧまたは
ＩＮＴＧＲ）には関係なく実施される。結果は７ビット
右シフトされたものとなるので、２１ビット中の上位１
４ビットが次の演算で利用可能である。

【００７７】ＡＸＴＭ（Ａかけるタイマ）は、Ａレジス
タ６０の内容とタイマレジスタ６８とをかけ算し、結果
（７ビット右シフト）をＡレジスタ６０に残す。構文：
［＜ラベル＞］＾ＡＸＴＭ＾・・・［＜コメント＞］。
状態フラグ：常に１。演算はＡレジスタの全１４ビット
の２の補数および、タイマレジスタ６８の８ビット値の
数学的モード（ＥＸＴＳＧ／ＩＮＴＧＲ）には関係なく
実施される。結果は７ビット右シフトされたものとなる
ので、２１ビット中の上位１４ビットが次の演算で利用
可能である。

【００７８】ＢＲ（分岐）は、プログラム計数器に、１
がセットされた被演算子で指定されたアドレスをロード
し、このアドレスから処理を実行する。状態フラグが０
にセットされると、ＢＲ命令に続く命令を実行する。構
文：［＜ラベル＞］＾ＢＲ＾＜ＡＤＤＲ１３＞＾・・・
［＜コメント＞］。状態ビット：常に１。分岐命令は条
件つき命令である。分岐命令が、状態フラグを常に高と
設定する命令に引き続いて使用される時は、分岐はあた
かも無条件分岐の様に見える。状態フラグに影響を与え
る命令の後ろで無条件分岐を実行する際は、分岐命令を
繰り返す。

【００７９】ＢＲＡ（常にＡレジスタ内のアドレスに分
岐）は、プログラム計数器に、Ａレジスタ内に含まれる
１４ビットアドレスをロードし、このアドレスから処理
を実行する。構文：［＜ラベル＞］＾ＢＲＡ＾・・・
［＜コメント＞］。状態ビット：常に１。この命令はサ
ブルーチンアドレスがテーブルに置かれている場合に有
用である。テーブルの基本アドレスを指標に加算し、テ
ーブル内に格納されているアドレスをＡレジスタに取り
込む事が出来る。この分岐命令は無条件命令である。分
岐命令は状態レジスタの値の如何に係わらず常に実行さ
れる。拡張符号モードはこの命令の動作には影響を与え
ないが、これはその他の多くの命令動作に影響を与え、
Ａレジスタに値を転送する為に使用されるほとんどの命
令は影響される。注意が必要なのは、ＢＲＡ命令の後で
続いて使用されるＡレジスタへの値転送を行う際に、符
号拡張子が無効となる点である、これはその値が転送中
に変更され予期せぬ結果が得られる可能性があるためで
ある。

【００８０】ＣＡＬＬ（サブルーチン呼び出し）もしも
状態フラグが１であれば、プログラム計数器の値をスタ
ックに押しだし、プログラム計数器には被演算子で特定
されるアドレスがロードされる。実行はそのアドレスか
ら開始される。状態フラグが０の場合は、ＣＡＬＬ命令
に続く命令が実行される。構文：［＜ラベル＞］＾ＣＡ
ＬＬ＾＜ＡＤＤＲ１２＞＾・・・［＜コメント＞］。状
態フラグ：常に１。プログラム計数器スタック９４は、
三レベルの深さまでアドレスを格納できる。アドレスは
ＣＡＬＬ命令が発生するか、ハードウェア割り込みが実
行されるといつでもスタック９４上に押し上げられる。
アドレスがスタックに三レベル以上押し上げられると、
スタックに押し上げられた最後の三つのアドレスが残
り、それ依然のアドレスは失われる。ＣＡＬＬ命令は条
件付き命令である。ＣＡＬＬが状態フラグを常に高とし
て残す命令に続いて使用されるときには、これはあたか
も無条件命令の様に見なせる。ＣＡＬＬアドレスは１２
ビットなので、サブルーチンはＲＯＭの４Ｋバイト未満
の場所に置かれていなければいけない。ＢＲ命令は１３
ビットのアドレスを有していたので、ＲＯＭの８Ｋバイ
ト未満の場所へ分岐可能である。従って、サブルーチン
は下位４Ｋバイトの部分にエントリー点を持ち、そこか
ら高位４Ｋ部分に直接分岐するようにすれば、ＲＯＭの
次の４Ｋ部分に配置することもできる。

【００８１】ＣＬＡ（Ａレジスタ消去）は、Ａレジスタ
の内容を０にセットする。構文：［＜ラベル＞］＾ＣＬ
Ａ＾・・・［＜コメント＞］。状態フラグ：常に１。

【００８２】ＣＬＢ（Ｂレジスタ消去）は、Ｂレジスタ
の内容を０にセットする。構文：［＜ラベル＞］＾ＣＬ
Ｂ＾・・・［＜コメント＞］。状態フラグ：常に１。こ
の命令はＢレジスタを初期化するために用いられる。

【００８３】ＣＬＸ（Ｘレジスタ消去）は、Ｘレジスタ
の内容を０にセットする。構文：［＜ラベル＞］＾ＣＬ
Ｘ＾・・・［＜コメント＞］。状態フラグ：常に１。こ
の命令はＸレジスタを初期化するために用いられる。

【００８４】ＤＥＣＭＮ（記憶装置内容減数）Ｘレジス
タで指定される８ビットＲＡＭロケーションの内容を減
数する。８ビット全てが零の時は、これらは１にセット
され状態フラグもセットされる。そうでない場合は、こ
れらは単に減数されるだけで状態フラグはクリアされ
る。ＤＥＣＭＮ命令は＃ＯＦＦをＲＡＭの値に加算して
いるので、この命令が１２ビットＲＡＭに対して使用さ
れると、下位８ビットが減数され上位４ビットは下位８
ビットから桁上がりがあれば必ず更新される。構文：
［＜ラベル＞］＾ＤＥＣＭＮ＾・・・［＜コメント
＞］。状態フラグ：下位８ビットがすべてゼロからすべ
て１に変化したときに１；それ以外の場合０。

【００８５】ＤＥＣＸＭ（Ｘレジスタ減数）Ｘレジスタ
８０の内容を減数する。Ｘレジスタ８０の内容が００の
時は、ＦＦにセットされ状態フラグも１にセットされ
る。そうでない場合は、Ｘレジスタ８０は減数され、状
態フラグはクリアされる。構文：［＜ラベル＞］＾ＤＥ
ＣＸＮ＾・・・［＜コメント＞］。状態フラグ：Ｘレジ
スタが００からＦＦに変化したときに１；それ以外の場
合０。

【００８６】ＥＸＴＳＧ（拡張符号モード）は音声回路
を拡張符号モードに変更する。長さが１４ビット以下の
全てのデータは、ＡおよびＢレジスタに加算されたり、
引算されたりまたは転送される際に符号拡張される。構
文：［＜ラベル＞］＾ＥＸＴＳＧ＾・・・［＜コメント
＞］。状態フラグ：常に１。符号拡張とは、データの最
上位ビットがデータの１３番目のビットから最上位ビッ
トまで複写されることを意味している。例えば、１２ビ
ットＲＡＭロケーションではその最上位ビットは１１で
ある。拡張符号モードでは、データがＲＡＭロケーショ
ンからＡレジスタ６０に転送される際に、１１番目のビ
ットが１２および１３番目のビットに複写される。この
モードは８ビットより大きな値に対して、符号付き数値
演算が施されなければならないときに有益である。

【００８７】ＧＥＴ（ＲＯＭ／ＲＡＭ１からのデータ取
り込み）は、内部ＲＯＭ、外部ＲＯＭ（ＴＳＰ６０Ｃ１
８）、または内部ＲＡＭからデータの１から８ビットを
並列／直列変換レジスタ経由でＡレジスタに転送する。
構文：［＜ラベル＞］＾ＧＥＴ＾＜Ｎ＞＾・・・［＜コ
メント＞］。データのＮビットが並列／直列変換レジス
タの最下位ビットから、Ａレジスタの最下位ビットにシ
フトされる。これはＡレジスタ内でのビット順序を、並
列／直列変換レジスタ内の順序と反転させる。並列／直
列変換レジスタ内のビットより多くのビットが必要な場
合は、ＲＯＭまたはＲＡＭから追加バイトが取り込まれ
る。状態フラグ：並列／直列変換レジスタバッファが空
で次のＧＥＴ命令をロードする必要がある場合は１；そ
うでない場合は０である。データは並列／直列変換レジ
スタの最下位ビットからＡレジスタの最下位ビットにシ
フトして移されるので、その結果Ａレジスタに転送され
るデータのいずれの単一バイトもＲＯＭに格納されてい
る順番からビット反転される。並列／直列変換レジスタ
内ですぐに利用できるものより多くのビットが必要な場
合は、次のデータバイトが並列／直列変換レジスタにロ
ードされ、残りのビットがＧＥＴ命令を満足するように
レジスタに転送される。並列／直列変換レジスタがＲＯ
Ｍから再ロードされると、ＧＥＴ命令に対するアドレス
ポインタであるＳＡＲが、必要に応じて自動更新され
る。並列／直列変換レジスタがＲＡＭから再ロードされ
る時は、Ｘレジスタがアドレスポインタであって、これ
は自動更新されない。ＧＥＴ命令の使用に先立って、Ｇ
ＥＴ計数器、並列／直列変換レジスタ、およびモードレ
ジスタが初期化されなければならない。初期化はＴＡＭ
ＯＤＥ命令およびＬＵＡＰＳ命令をこの順序で使用して
実施される。ＲＡＭからＧＥＴ命令を使用する場合は、
ＬＵＡＰＳ命令の後で実際のＧＥＴを実行する前に、ダ
ミーＧＥＴ ８命令が実行されなければならない。ＧＥ
Ｔ命令で取り込まれるデータ源は、外部ＲＯＭまたは内
部ＲＡＭいずれにあってもかまわない。ＴＡＭＯＤＥ命
令は、データ源を制御するために使用される。外部ＲＯ
Ｍからのデータを取り込むために使用される際には、Ｇ
ＥＴ命令は同時にはデータの４ビット以上を取り込むこ
とは出来ない。

【００８８】ＩＡＣ（Ａレジスタ更新）は、Ａレジスタ
の内容を１だけ更新する。構文：［＜ラベル＞］＾ＩＡ
Ｃ＾・・・［＜コメント＞］。状態フラグ：Ａレジスタ
の下位８ビットがＦＦから００に変化した時に１；それ
以外は０。この命令はＡレジスタの全１４ビットを更新
するが、下位８ビットのみが状態フラグ判定に使用され
る。

【００８９】ＩＢＣ（Ｂレジスタ更新）は、Ｂレジスタ
の内容を１だけ更新する。構文：［＜ラベル＞］＾ＩＢ
Ｃ＾・・・［＜コメント＞］。状態フラグ：Ｂレジスタ
の下位８ビットがＦＦから００に変化した時に１；それ
以外は０。この命令はＢレジスタの全１４ビットを更新
するが、下位８ビットのみが状態フラグ判定に使用され
る。

【００９０】ＩＮＣＭＣ（記憶装置更新）は、Ｘレジス
タで指定されたＲＡＭロケーションの内容を更新する。
下位８ビットがすべて１の場合は、これらは全てゼロに
クリアされて状態フラグが１にセットされる。構文：
［＜ラベル＞］＾ＩＮＣＭＣ＾・・・［＜コメント
＞］。状態フラグ：記憶装置の下位８ビットが＃ＦＦか
ら００に変化した時に１；それ以外は０。

【００９１】ＩＮＴＧＲ（整数モード）は、音声回路を
整数モードに変更する。構文：［＜ラベル＞］＾ＩＮＴ
ＧＲ＾・・・［＜コメント＞］。ＡＬＵ５４の上位ビッ
トがゼロで満たされ、後演算に備える。後演算でのデー
タ転送および数学演算は符号拡張されていない。状態フ
ラグ：常に１。この命令はＡまたはＢレジスタに転送、
加算、減算されるＲＡＭ、ポート、Ｘレジスタ、または
タイマからの全てのデータに影響する。これは正の数、
または８ビットまたはそれ以下の数に対してのみ使用さ
れる。

【００９２】ＩＸＣ（Ｘレジスタ更新）は、Ｘレジスタ
８０の内容を１だけ更新する。構文：［＜ラベル＞］＾
ＩＸＣ＾・・・［＜コメント＞］。状態フラグ：Ｘレジ
スタ８０の内容が＃ＦＦから００に変化した時に１；そ
れ以外は０。状態フラグはＩＸＣ命令が実行される直前
に、Ｘレジスタ８０の内容が＃ＦＦの場合のみセットさ
れる。この場合状態フラグ５６がセットされてＸレジス
タの値は０となる。

【００９３】ＬＵＡＡ（Ａレジスタ比較検索）はＡレジ
スタ６０の内容をＡレジスタ６０でアドレス指定したＲ
ＯＭの内容と置き換える。拡張符号モードでは、取り込
まれた値は、１４ビットまで符号拡張される。構文：
［＜ラベル＞］＾ＬＵＡＡ＾・・・［＜コメント＞］。
状態フラグ：常に１。拡張符号モード時（ＥＸＴＳＧ）
は、Ａレジスタにロードされる値は符号拡張されてい
る。これは二つの領域に問題を生じ得る：目的アドレス
をＡレジスタにロードする際、もしも７ビット目が高で
あるとアドレスが変更されてしまい、ＬＵＡＡ命令で不
正なデータがロードされてしまう；また取り込まれたデ
ータが符号拡張されている。これらの問題は、Ａレジス
タにロードする前に、プロセッサを整数モードとしてお
けば回避できる。

【００９４】ＳＴＯＦＦ（プロセッサをオフモードに設
定）は、プロセッサを低電力モードとする。クロックは
停止され、Ｉ／Ｏポートは高インピーダンス状態とされ
る。構文：［＜ラベル＞］＾ＳＴＯＦＦ＾・・・［＜コ
メント＞］。プロセッサを再起動するためには、ＩＮＩ
Ｔピンに信号の立ち上がり入力が必要である。レジスタ
の値は保持されないが、ＲＡＭの値は保持される。

【００９５】ＳＭＡＡＮ（Ａレジスタから記憶装置の内
容を減算）は、Ｘレジスタ８０でアドレス指定されたＲ
ＡＭの内容を、Ａレジスタ６０の内容から減算し、その
結果をＡレジスタ６０に格納する。Ａレジスタ６０の下
位８ビットの初期値がＲＡＭの下位８ビットの値より小
さい場合、状態ビットは１にセットされる；それ以外の
場合は状態ビットは０にクリアされる。プロセッサが拡
張符号モードにいる場合は、記憶装置に格納されている
値は、減算に先だって１４ビット値に符号拡張される。
構文：［＜ラベル＞］＾ＳＭＡＡＮ＾・・・［＜コメン
ト＞］。使用されている記憶装置の最上位ビットがセッ
トされているときは、減算結果は数学的モード（ＥＸＴ
ＳＧまたはＩＮＴＧＲ）に依存する。８ビット目から桁
降ろしが生じる場合は全ての場合、状態フラグがセット
される。この命令は二つの値の差が必要なときに使用さ
れる。これはＸレジスタで指し示された記憶装置の内容
をＡレジスタから減算する。

【００９６】ＴＡＢ（ＡレジスタをＢレジスタに転送）
は、Ａレジスタ６０の内容をＢレジスタ６２に複写す
る。構文：［＜ラベル＞］＾ＴＡＢ＾・・・［＜コメン
ト＞］。状態フラグ：常に１。

【００９７】ＴＡＭ（Ａレジスタを記憶装置に転送）
は、Ａレジスタ６０の内容をＸレジスタ８０でアドレス
指定された記憶装置のロケーションに複写する。記憶装
置ロケーションはＡレジスタ６０の内容を完全に保持す
るには小さすぎるので、最上位ビットは転送中に失われ
る。構文：［＜ラベル＞］＾ＴＡＭ＾・・・［＜コメン
ト＞］。状態フラグ：常に１。

【００９８】ＴＡＭＤ（Ａレジスタを記憶装置に直接転
送）は、Ａレジスタ６０の内容を被演算子でアドレス指
定された記憶装置のロケーションに複写する。記憶装置
ロケーションはＡレジスタ６０の内容を完全に保持する
には小さすぎるので、最上位ビットは転送中に失われ
る。構文：［＜ラベル＞］＾ＴＡＭＤ＾＜ＣＯＮＳＴ８
＞＾・・・［＜コメント＞］。状態フラグ：常に１。

【００９９】ＴＡＭＩＸ（Ａレジスタを記憶装置に転送
しＸレジスタを更新する）は、Ａレジスタ６０の内容を
Ｘレジスタ８０でアドレス指定された記憶装置のロケー
ションに複写し、Ｘレジスタ８０を更新する。記憶装置
ロケーションはＡレジスタ６０の内容を完全に保持する
には小さすぎるので、最上位ビットは転送中に失われ
る。構文：［＜ラベル＞］＾ＴＡＭＩＸ＾・・・［＜コ
メント＞］。状態フラグ：常に１。

【０１００】ＴＡＭＯＤＥ（Ａレジスタをモードレジス
タに転送）は、Ａレジスタ６０の下位８ビットをモード
レジスタ７２に複写する。構文：［＜ラベル＞］＾ＴＡ
ＭＯＤＥ＾・・・［＜コメント＞］。状態フラグ：常に
１。

【０１０１】ＴＡＰＳＣ（Ａレジスタをプリスケールレ
ジスタに転送）は、Ａレジスタ６０の下位８ビットをプ
リスケールレジスタに複写する。構文：［＜ラベル＞］
＾ＴＡＰＳＣ＾・・・［＜コメント＞］。状態フラグ：
常に１。プリスケールレジスタ７０はタイマクロック
を、この命令でセットされた値プラス１で分周する。プ
リスケール回路の出力はタイマレジスタ用のクロックと
して使用される。

【０１０２】ＴＡＳＹＮ（Ａレジスタを合成器レジスタ
に転送）は、Ａレジスタ６０の１４ビットを音声プロセ
ッサレジスタに複写する。特定されるレジスタおよび結
果として生じる制御機能は動作モードに依存する：ＬＰ
Ｃ（１２ビット、音調値をロードする。Ａの最上位ビッ
トおよび最下位ビットはゼロにセットされなければなら
ない。）、ＰＣＭ／ＬＰＣ（１４ビットＬＰＣ励起値を
ロードする。）、そしてＰＣＭ（１２ビットＤ／Ａレジ
スタをロードする。）もしもこれらのいずれもが不活性
状態の時は、値は音調レジスタへ入る。構文：［＜ラベ
ル＞］＾ＴＡＳＹＮ＾・・・［＜コメント＞］。状態フ
ラグ：常に１。ＴＡＳＹＮはＡレジスタの内容の１４ビ
ットをＭＯＤＥレジスタの内容に応じて、下記の行き先
に複写する。

【表１４】

【０１０３】ＴＡＴＭ（Ａレジスタをタイマレジスタに
転送）はＡレジスタの下位８ビットをタイマレジスタに
複写する。構文：［＜ラベル＞］＾ＴＡＴＭ＾・・・
［＜コメント＞］。状態フラグ：常に１。

【０１０４】ＴＡＸ（ＡレジスタをＸレジスタに転送）
は、Ａレジスタ６０の下位８ビツトをＸレジスタ８０に
複写する。構文：［＜ラベル＞］＾ＴＡＸ＾・・・［＜
コメント＞］。状態フラグ：常に１。

【０１０５】ＴＢＭ（Ｂレジスタを記憶装置に転送）
は、Ｂレジスタ６２の内容をＸレジスタ８０でアドレス
指定された記憶装置のロケーションに複写する。記憶装
置ロケーションはＢレジスタ６２の内容を完全に保持す
るには小さすぎるので、最上位ビットは転送中に失われ
る。構文：［＜ラベル＞］＾ＴＢＭ＾・・・［＜コメン
ト＞］。状態フラグ：常に１。

【０１０６】ＴＣＡ（定数をＡレジスタに転送）は、被
演算子で指定された８ビット定数をＡレジスタ６０に複
写する。拡張符号モード時は、８ビット値はＡレジスタ
６０内の１４ビット２の補数に符号拡張されている。構
文：［＜ラベル＞］＾ＴＣＡ＾＜ＣＯＮＳＴ８＞・・・
［＜コメント＞］。状態フラグ：常に１。

【０１０７】ＴＣＸ（定数をＸレジスタに転送）は、被
演算子で指定された８ビット定数をＸレジスタ８０に複
写する。構文：［＜ラベル＞］＾ＴＣＸ＾＜ＣＯＮＳＴ
８＞・・・［＜コメント＞］。状態フラグ：常に１。

【０１０８】ＴＭＡ（記憶装置の内容をＡレジスタに転
送）は、Ｘレジスタ８０でアドレス指定された記憶装置
の内容をＡレジスタ６０に複写する。拡張符号モード時
は、ＲＡＭから取り込まれた値はＡレジスタ６０内の１
４ビット２の補数に符号拡張されている。構文：［＜ラ
ベル＞］＾ＴＭＡ＾＜ＣＯＮＳＴ８＞・・・［＜コメン
ト＞］。状態フラグ：常に１。

【０１０９】ＴＭＡＤ（記憶装置の内容をＡレジスタに
直接転送）は、被演算子でアドレス指定された記憶装置
の内容をＡレジスタ６０に複写する。拡張符号モード時
は、ＲＡＭから取り込まれた値はＡレジスタ６０内の１
４ビット２の補数に符号拡張されている。構文：［＜ラ
ベル＞］＾ＴＭＡＤ＾＜ＣＯＮＳＴ８＞＾・・・［＜コ
メント＞］。状態フラグ：常に１。

【０１１０】ＴＭＡＩＸ（記憶装置の内容をＡレジスタ
に転送しＸレジスタを更新する）は、Ｘレジスタ８０で
アドレス指定された記憶装置の内容をＡレジスタ６０に
複写し、Ｘレジスタ８０を更新する。プロセッサが拡張
符号モード時は、ＲＡＭから取り込まれた値はＡレジス
タ６０内の１４ビット２の補数に符号拡張されている。
構文：［＜ラベル＞］＾ＴＭＡＩＸ＾＜ＣＯＮＳＴ８＞
＾・・・［＜コメント＞］。状態フラグ：常に１。

【０１１１】ＴＭＸＤ（記憶装置の内容を直接Ｘレジス
タに転送）は、被演算子でアドレス指定された記憶装置
の下位８ビットをＸレジスタ８０に複写する。構文：
［＜ラベル＞］＾ＴＭＸＤ＾＜ＣＯＮＳＴ８＞＾・・・
［＜コメント＞］。状態フラグ：常に１。

【０１１２】ＴＲＮＤＡ（乱数をＡレジスタに転送）
は、８ビット乱数をＡレジスタ６０に複写する。拡張符
号モードは、この命令の動作には影響しない。値は符号
拡張されない。構文：［＜ラベル＞］＾ＴＲＮＤＡ＾・
・・［＜コメント＞］。状態フラグ：常に１。

【０１１３】ＴＳＴＣＡ（定数とＡレジスタとをテスト
する）は、被演算子で指定された定数と、Ａレジスタ６
０の内容とを比較する。被演算子中のいずれかのビット
が高で、対応するＡレジスタが低の時は、状態フラグ５
６はゼロにクリアされる。それ以外の場合は、状態フラ
グは１にセットされる。構文：［＜ラベル＞］＾ＴＳＴ
ＣＡ＾＜ＣＯＮＳＴ８＞＾・・・［＜コメント＞］。こ
の命令はＡレジスタ６０に格納されている値と、８ビッ
ト定数の値との論理積を取り、その結果が８ビット定数
に等しくない場合に状態フラグ５６をセットする。Ａレ
ジスタ内の値は変化しない。

【０１１４】ＴＳＴＣＭ（定数と記憶装置内容とをテス
トする）は、被演算子で指定された定数と、Ｘレジスタ
８０でアドレス指定された記憶装置ロケーションの内容
とを比較する。被演算子中のいずれかのビットが高で、
対応する記憶装置の内容が低の時は、状態フラグ５６は
ゼロにクリアされる。それ以外の場合は、状態フラグは
１にセットされる。構文：［＜ラベル＞］＾ＴＳＴＣＭ
＾＜ＣＯＮＳＴ８＞＾・・・［＜コメント＞］。この命
令はＸレジスタで指定されたＲＡＭロケーションに格納
されている値と、８ビット定数の値との論理積を取る。
記憶装置内の値は影響されない。

【０１１５】ＴＴＭＡ（タイマレジスタをＡレジスタに
転送）は、タイマレジスタ６８の内容をＡレジスタ６０
に複写する。拡張符号モード時は、タイマレジスタから
取り込まれた値はＡレジスタ６０内の１４ビット２の補
数に符号拡張されている。構文：［＜ラベル＞］＾ＴＴ
ＭＡ＾＜ＣＯＮＳＴ８＞＾・・・［＜コメント＞］。状
態フラグ：常に１。

【０１１６】ＴＸＡ（ＸレジスタをＡレジスタに転送）
は、Ｘレジスタ８０の内容をＡレジスタ６０に複写す
る。拡張符号モード時は、Ｘレジスタから取り込まれた
値はＡレジスタ６０内の１４ビット２の補数に符号拡張
されている。構文：［＜ラベル＞］＾ＴＸＡ＾＜ＣＯＮ
ＳＴ８＞＾・・・［＜コメント＞］。状態フラグ：常に
１。

【０１１７】ＸＢＡ（Ｂレジスタの内容をＡレジスタと
交換する）は、Ｂレジスタ６２の内容をＡレジスタ６０
と交換する。構文：［＜ラベル＞］＾ＸＢＡ＾・・・
［＜コメント＞］。状態フラグ：常に１。

【０１１８】ＸＢＸ（Ｂレジスタの内容をＸレジスタと
交換する）は、Ｂレジスタ６２の内容をＸレジスタ６０
と交換する。Ｂレジスタ６２の上位６ビットはＸレジス
タへの移動の際に省略される。拡張符号モード時は、Ｘ
レジスタ８０から取り込まれた値はＢレジスタ６２内の
１４ビット２の補数に符号拡張されている。構文：［＜
ラベル＞］＾ＸＢＸ＾・・・［＜コメント＞］。状態フ
ラグ：常に１。

【０１１９】ＸＧＥＣ（Ｘレジスタが定数より大きいか
等しい）は、Ｘレジスタ８０の内容と、被演算子で指定
された定数とを比較し、Ｘレジスタ８０の内容が被演算
子の値より大きいか等しいときに状態フラグをセットす
る。構文：［＜ラベル＞］＾ＸＧＥＣ＾＜ＣＯＮＳＴ８
＞＾・・・［＜コメント＞］。状態フラグ：Ｘレジスタ
の内容が被演算子より大きいか等しいとき１；そうでな
い場合０。

【０１２０】ＬＵＡＢ（Ｂレジスタ比較検索）はＢレジ
スタ６２の内容をＡレジスタ６０でアドレス指定したＲ
ＯＭの内容と置き換える。拡張符号モードでは、取り込
まれた値は、１４ビットまで符号拡張される。構文：
［＜ラベル＞］＾ＬＵＡＢ＾・・・［＜コメント＞］。
状態フラグ：常に１。拡張符号モード時（ＥＸＴＳＧ）
はＢレジスタ６２またはＡレジスタ６０にロードされる
値は符号拡張されている。これは二つの領域に問題を生
じ得る：目的アドレスをＡレジスタ６０にロードする
際、もしも７ビット目が高であるとアドレスが変更され
てしまい、ＬＵＡＢ命令で不正なデータがロードされて
しまう；またＢレジスタ６２に取り込まれたデータが符
号拡張されている。これらの問題は、Ａレジスタにロー
ドする前に、プロセッサを整数モードとしておけば回避
できる。

【０１２１】ＬＵＡＰＳ（Ａレジスタ間接比較検索）は
Ａレジスタ６０の内容を音声アドレスレジスタ（ＳＡ
Ｒ）１００に転送し、その結果のアドレスを音声データ
語の検索用に使用する。データ語は並列／直列変換バッ
ファに置かれ、ＳＡＲ１００は更新される。構文：［＜
ラベル＞］＾ＬＵＡＰＳ＾・・・［＜コメント＞］。状
態フラグ：常に１。この命令はＧＥＴ命令の実行に先立
って、並列／直列変換レジスタを初期化するために使用
される。これはデータが外部ＲＯＭまたは内部ＲＡＭの
いずれから来る場合でも使用されるべきである。これら
の場合ＳＡＲ１００を初期化する必要はないが、並列／
直列変換レジスタ７６のビット計数器は初期化の必要が
ある。

【０１２２】ＯＲＣＭ（定数と記憶装置内容との論理
和）は、Ｘレジスタで指定されるＲＡＭの定数と８ビッ
ト被演算子との論理和をとり、結果をＲＡＭに格納す
る。構文：［＜ラベル＞］＾ＯＲＣＭ＾＜ＣＯＮＳＴ８
＞＾・・・［＜コメント＞］。状態フラグ：常に１。こ
の命令はＲＡＭ内の個別ビットを１にセットするために
使用できる。

【０１２３】ＲＥＴＩ（割り込みからの復帰）は、Ａレ
ジスタ６０、Ｂレジスタ６２、状態フラグ５６およびＸ
レジスタ８０の旧内容を割り込み格納ロケーションから
呼び戻し、スタック９８の最上位の値をプログラム計数
器９４に押しだし、割り込みがレベル１の場合は、プロ
グラム計数器９４内の新しいアドレスから実行処理を復
帰する。割り込みがレベル２割り込みの場合は、状態フ
ラグ５６、整数モードビット５０およびプログラム計数
器９４のみが呼び返される。もしもＲＥＴＩ命令が、複
数の可能化されている割り込みの中でしかも第一番目に
発生した割り込みで無いものに対して実行されると、ス
タック制御は混乱するであろう。モードレジスタ７２は
セーブされず、割り込み中にリストアされる。割り込み
中にモードレジスタに対して行われた如何なる変更も、
ＲＥＴＩ後に残っていて影響を与える。構文：［＜ラベ
ル＞］＾ＲＥＴ＾・・・［＜コメント＞］。状態フラ
グ：割り込み以前の値がリストアされる。ＲＥＴＮ（サ
ブルーチンからの復帰）は、スタックの最上位置の値を
押しだし、新しいアドレスから処理を再会する。構文：
［＜ラベル＞］＾ＲＥＴＮ＾・・・［＜コメント＞］。
状態フラグ：常に１。

【０１２４】ＳＡＬＡ（Ａレジスタを左シフト）は、Ａ
レジスタ６０を最上位ビット方向に１ビットシフトし、
最下位ビットに０を代入する。構文：［＜ラベル＞］＾
ＳＡＬＡ＾・・・［＜コメント＞］。状態フラグ：Ａの
７ビット目が実行前に１の時は１；もしもＡの７ビット
目が実行前に０の場合は０。Ａレジスタの１３番目のビ
ットの外にシフトされたビットは失われる。結果は数学
的モード（ＥＸＴＳＧまたはＩＮＴＧＲ）には依存しな
い。

【０１２５】ＳＡＬＡ４（Ａレジスタを４ビット左シフ
ト）は、Ａレジスタ６０を最上位ビット方向に４ビット
シフトし、下位側４ビットに０を代入する。構文：［＜
ラベル＞］＾ＳＡＬＡ４＾・・・［＜コメント＞］。状
態フラグ：常に１。Ａレジスタの１０から１３番目のビ
ットは失われる。結果は数学的モード（ＥＸＴＳＧまた
はＩＮＴＧＲ）には依存しない。

【０１２６】ＳＡＲＡ（Ａレジスタを１ビット右シフ
ト）は、Ａレジスタ６０を最下位ビット方向に１ビット
シフトし、最上位ビットに元の値を代入する。構文：
［＜ラベル＞］＾ＳＡＲＡ＾・・・［＜コメント＞］。
状態フラグ：常に１。Ａレジスタの０番目のビットの外
にシフトされたビットは失われる。結果は数学的モード
（ＥＸＴＳＧまたはＩＮＴＧＲ）には依存しない。

【０１２７】ＳＢＡＡＮ（ＡレジスタからＢレジスタを
減算）は、Ｂレジスタ６２の内容を、レジスタ６０の内
容から減算し、その結果をＡレジスタ６０に格納する。
減算がＡレジスタ６０の８ビット目からの桁借り操作を
必要とする場合は、状態フラグは１にセットされる；そ
れ以外の場合は状態フラグは０にクリアされる。構文：
［＜ラベル＞］＾ＳＢＡＡＮ＾・・・［＜コメント
＞］。加算は数学的モード（ＥＸＴＳＧまたはＩＮＴＧ
Ｒ）に依存せずに、Ｂレジスタの全１４ビットのＡレジ
スタからの２つの補数加算として実行される。

【０１２８】ＳＢＲ（短分岐）は、プログラム計数器の
下位７ビットを状態フラグが１にセットされた時に指定
される値で置き換え、処理をそのアドレスから継続す
る。それ以外の場合は、ＳＢＲ命令の次の命令が実行さ
れる。構文：［＜ラベル＞］＾ＳＢＲ＾＜ＡＤＤＲ７＞
・・・［＜コメント＞］。状態フラグ：常に１。短分岐
命令は条件付き命令である。常に状態フラグを高にセッ
トする命令に続いて短分岐命令が用いられると、短分岐
は無条件命令とみなすことができる。命令が取り込まれ
た時点で、プログラム計数器９４は更新される。命令が
実行されたときの、プログラム計数器の値が８０とする
と、被演算子が１のＳＢＲをアドレス７Ｆに配置する
と、結果は８１への分岐となる。ＸＸ７ＦまたはＸＸＦ
ＦでＳＢＲが実行されると、状態はクリアされ（分岐は
起きない）それぞれ、ＸＸ８０またはＸＸ００に行く。

【０１２９】本発明を詳細に説明したが、種々の変更、
置き換えおよび修正を、添付の特許請求の範囲で定義さ
れた本発明の精神および範囲から逸脱する事なく実現で
きることは理解されよう。以上の説明に関して更に以下
の項を開示する。

【０１３０】（１） 音声回路であって：音声合成機能
を実行する回路；マイクロコンピュータ機能を実行する
回路；および前記音声合成およびマイクロコンピュータ
機能の間に、単一の算術論理ユニットを配置するための
回路とで構成された、前記音声回路。

【０１３１】（２） 第１項記載の音声回路に於て、さ
らに前記音声合成回路と前記マイクロコンピュータ回路
との間に接続された単一データバスを有することを特徴
とする、前記音声回路。

【０１３２】（３） 第１項記載の音声回路に於て、前
記配置するための回路が命令サイクルを前記音声合成回
路と前記マイクロコンピュータ回路との間で交互に実行
させるための回路を有することを特徴とする、前記音声
回路。

【０１３３】（４） 第３項記載の音声回路に於て、前
記交互に実行させるための回路がさらに、前記音声回路
が音声発生中のみ命令サイクルを前記音声合成回路と前
記マイクロコンピュータ回路との間で交互に実行させ、
前記音声回路から音声が発生されていないときには前記
マイクロコンピュータ回路に対して全命令サイクルを割
り当てるための回路を有することを特徴とする、前記音
声回路。

【０１３４】（５） 第３項記載の音声回路に於て、前
記命令サイクルの各々が予め定められた個数の状態を有
することを特徴とする、前記音声回路。

【０１３５】（６） 第３項記載の音声回路に於て、前
記マイクロコンピュータに割り当てられた命令サイクル
の内のひとつまたはいくつかを、励起パルスデータのア
クセス用に割り当てるための、サイクル盗み取り回路を
有することを特徴とする、前記音声回路。

【０１３６】（７） 第１項記載の音声回路に於て、さ
らに前記バスに接続されたディジタル／アナログ変換回
路を有することを特徴とする、前記音声回路。

【０１３７】（８） 第１項記載の音声回路に於て、さ
らに予め定められた励起パルスに関連するデータを格納
するように動作可能な記憶装置を有することを特徴とす
る、前記音声回路。

【０１３８】（９） 第８項記載の音声回路に於て、前
記励起パルスデータが励起パルスに関連する超サンプリ
ングデータを含むことを有することを特徴とする、前記
音声回路。

【０１３９】（１０） 第８項記載の音声回路に於て、
前記記憶装置が複数の励起パルスに対応するデータを格
納するように動作可能であることを有することを特徴と
する、前記音声回路。

【０１４０】（１１） 第１項記載の音声回路に於て、
さらに前記マイクロコンピュータ回路と前記合成回路と
を、外部ＲＯＭに結合するためのインタフェース回路を
有することを特徴とする、前記音声回路。

【０１４１】（１２） 第１１項記載の音声回路に於
て、前記インタフェース回路がひとつまたは複数のポー
トに結合された記憶装置を含むことを特徴とする、前記
音声回路。

【０１４２】（１３） 第１項記載の音声回路に於て、
前記音声合成回路が線形予測符号化回路を有することを
特徴とする、前記音声回路。

【０１４３】（１４） 第１３項記載の音声回路に於
て、前記合成回路がさらにＦＩＲフィルタを有すること
を特徴とする、前記音声回路。

【０１４４】（１５） 音声回路であって：一本のデー
タバス；データバスに結合された単一の算術論理ユニッ
ト；プログラム命令を格納するための、データバスに結
合された記憶装置；およびプログラム命令にアクセスす
るためにプログラム記憶装置のアドレス指定を行うため
のプログラム計数器とで構成されている前記音声回路。

【０１４５】（１６） 第１５項記載の音声回路に於
て、前記プログラム記憶装置がさらに励起パルスデータ
を格納するようにも動作可能であることを特徴とする、
前記音声回路。

【０１４６】（１７） 第１６項記載の音声回路に於
て、さらに励起パルスデータにアクセスするためにプロ
グラム記憶装置のアドレス指定を行うための音調計数器
を有することを特徴とする、前記音声回路。

【０１４７】（１８） 第１６項記載の音声回路に於
て、前記プログラム記憶装置がさらに音声データを格納
するようにも動作可能であることを特徴とする、前記音
声回路。

【０１４８】（１９） 第１８項記載の音声回路に於
て、さらに音声データにアクセスするために前記プログ
ラム記憶装置のアドレス指定を行う様に動作する音声ア
ドレスレジスタを有することを特徴とする、前記音声回
路。

【０１４９】（２０） 第１５項記載の音声回路に於
て、さらに前記プログラム計数器からのアドレスを格納
するためのプログラム計数器に結合された多重レベルス
タックを有することを特徴とする、前記音声回路。

【０１５０】（２１） 音声合成およびマイクロコンピ
ュータ機能を実行するための集積回路であって：音声合
成器の機能を実行するための回路；マイクロコンピュー
タ機能を実行するための回路；ひとつの算術演算論理ユ
ニット；そして前記単一算術演算論理ユニットを前記音
声合成器およびマイクロコンピュータ機能の間に割り当
てるための回路とで構成されている、前記集積回路。

【０１５１】（２２） 第２１項記載の音声回路に於
て、さらに前記音声合成回路と前記マイクロコンピュー
タ回路との間に接続された単一データバスを有すること
を特徴とする、前記音声回路。

【０１５２】（２３） 第２１項記載の音声回路に於
て、前記割り当てるための回路が命令サイクルを前記音
声合成回路と前記マイクロコンピュータ回路との間で交
互に実行させるための回路を有することを特徴とする、
前記音声回路。

【０１５３】（２４） 第２３項記載の音声回路に於
て、前記交互に実行させるための回路がさらに、前記音
声回路が音声発生中のみ命令サイクルを前記音声合成回
路と前記マイクロコンピュータ回路との間で交互に実行
させ、前記音声回路から音声が発生されていないときに
は前記マイクロコンピュータ回路に対して全命令サイク
ルを割り当てるための回路を有することを特徴とする、
前記音声回路。

【０１５４】（２５） 第２３項記載の音声回路に於
て、前記命令サイクルの各々が予め定められた個数の状
態を有することを特徴とする、前記音声回路。

【０１５５】（２６） 合成された音声を発生させるた
めの方法であって：音声合成機能を実行し；マイクロコ
ンピュータ機能を実行し；そして単一の算術演算論理ユ
ニットを前記合成器とマイクロコンピュータ機能とのあ
いだで割り振る、という手順で構成されている前記方
法。

【０１５６】（２７） 第２６項記載の方法に於て、さ
らに前記音声合成回路と前記マイクロコンピュータ機能
との間に単一データバスを配置する手順を有することを
特徴とする、前記方法。

【０１５７】（２８） 第２６項記載の方法に於て、前
記割当を行うための手順が命令サイクルを前記マイクロ
コンピュータと前記音声合成機能との間で交互に実行さ
せるための手順を有することを特徴とする、前記方法。

【０１５８】（２９） 第２８項記載の方法に於て、前
記交互に割り当てるための手順が予め定められた個数の
状態を各々の命令に提供する手順を有することを特徴と
する、前記方法。

【０１５９】（３０） 第２６項記載の方法に於て、前
記音声合成機能を実行するための手順が、励起パルスデ
ータを発生させる手順を有することを特徴とする、前記
方法。

【０１６０】（３１） 第３０項記載の方法に於て、前
記発生手順が、前記励起パルスデータを記憶装置からア
クセスする手順を有することを特徴とする、前記方法。

【０１６１】（３２） 第３１項記載の方法に於て、前
記アクセスする手順が前記記憶装置にアクセスするため
に、前記マイクロコンピュータ機能に割り当てられた命
令サイクルからサイクルを盗むための手順を有すること
を特徴とする、前記方法。

【０１６２】（３３） 第３０項記載の方法に於て、前
記発生させるための手順が励起パルスデータを計算する
手順を有することを特徴とする、前記方法。

【０１６３】（３４） 音声回路１０はマイクロコンピ
ュータおよび音声合成器機能１２，１４を有する。マイ
クロコンピュータおよび音声合成器機能１２，１４は、
１４ビットデータバス４８および算術論理演算ユニット
５４を共有する。励起信号はＲＯＭの中に、超過サンプ
リングデータとともに格納されている；必要であれば、
複数個の励起信号をＲＯＭの中に格納できる。これとは
別に、励起信号をＲＯＭに格納しないで、ソフトウェア
的に発生させることも出来る。

【図面の簡単な説明】

【図１】本発明に基づく音声回路の機能ブロック図

【図２】ＬＰＣ声道モデルを示す図

【図３】刺激信号を示す図

【図４】マイクロコンピュータと音声合成機能との間の
指令サイクルの配置を示す、タイミング図

【図５】音声回路のピン出力図

【図６】音声回路のブロック図

【図７】音声回路内で使用されるＲＡＭ記憶装置の代表
例を示す図。

【符号の説明】

１０ 音声回路 １２ マイクロコンピュータ １４ 音声合成器 ４８ データバス ５４ 算術論理演算ユニット ６０ Ａレジスタ ６２ Ｂレジスタ ８０ Ｘレジスタ ９４ プログラム計数器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフレイ アール．トーマス アメリカ合衆国テキサス州デンソン，ウエ スト ウエイ 2812 (72)発明者 マイクル エィチ．ハイト アメリカ合衆国テキサス州ポッツボロ，ボ ックス 224シー，ルート １

Claims (2)

【特許請求の範囲】
1. 【請求項１】 音声回路であって：音声合成機能を実行
   する回路：マイクロコンピュータ機能を実行する回路；
   および前記音声合成およびマイクロコンピュータ機能の
   間に、単一の算術論理ユニットを配置するための回路と
   で構成された、前記音声回路。
2. 【請求項２】 合成された音声を発生させるための方法
   であって：音声合成機能を実行し；マイクロコンピュー
   タ機能を実行し；そして単一の算術演算論理ユニットを
   前記合成器とマイクロコンピュータ機能とのあいだで割
   り振る、という手順で構成されている前記方法。