JPH0640671B2 - Color signal processing circuit - Google Patents
Color signal processing circuitInfo
- Publication number
- JPH0640671B2 JPH0640671B2 JP59209199A JP20919984A JPH0640671B2 JP H0640671 B2 JPH0640671 B2 JP H0640671B2 JP 59209199 A JP59209199 A JP 59209199A JP 20919984 A JP20919984 A JP 20919984A JP H0640671 B2 JPH0640671 B2 JP H0640671B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital signal
- color signal
- blanking period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はテレビジョン信号のディジタル処理装置におい
て、特に色信号をディジタル信号に変換した際に帰線消
去期間の信号をメモリーに記憶しないようにした色信号
処理回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a digital processing apparatus for television signals, in particular, so as not to store a blanking period signal in a memory when a color signal is converted into a digital signal. Color signal processing circuit.
＜従来技術＞ 従来、テレビジョン信号はアナログ処理されており、こ
の信号は同期信号に応じて逐次ブラウン管に送給され、
カラー画像を再生しているものであった。<Prior Art> Conventionally, a television signal is analog-processed, and this signal is sequentially sent to a cathode-ray tube according to a synchronization signal.
It was playing a color image.
一方、最近のＩＣ技術やＬＳＩ技術に伴うテレビ技術の
進歩により、テレビジョン信号をディジタル変換して処
理するディジタル信号処理が行なわれるようになり、こ
のテレビジョン信号のディジタル処理過程においては、
ディジタル信号に変換後少なくとも一走査線より数画面
までの信号を記憶回路に記憶し、所定の信号操作を行な
った後に随時アナログ信号に変換しブラウン管へ送給し
てカラー画像を再生するようにしたものが発明されてい
る。On the other hand, with the recent progress of television technology accompanying IC technology and LSI technology, digital signal processing for converting a television signal into a digital signal and processing it has been performed. In the digital processing process of this television signal,
After converting to a digital signal, a signal from at least one scanning line to several screens is stored in a memory circuit, and after performing a predetermined signal operation, it is converted to an analog signal at any time and sent to a cathode ray tube to reproduce a color image. Things have been invented.
上記のようにディジタル信号を一旦記憶回路に記憶され
るものにおいては、記憶回路が大容量のものを必要とす
るため、なるべく記憶容量を節約する必要がある。例え
ば、第４図に示す色差信号成分においては、その信号成
分を単にディジタル信号化しただけではブラウン管に表
示されることのない水平帰線消去期間Ｈの信号レベルま
で記憶回路に記憶されているため無駄である。しかしな
がら、この水平帰線消去期間の信号レベルは三原色信号
の基準レベルとなるため、これを再び再生する手段が必
要である。In the case where the digital signal is temporarily stored in the storage circuit as described above, the storage circuit needs to have a large capacity, and therefore it is necessary to save the storage capacity as much as possible. For example, the color difference signal component shown in FIG. 4 is stored in the storage circuit up to the signal level of the horizontal blanking period H which is not displayed on the cathode ray tube by simply converting the signal component into a digital signal. It's useless. However, since the signal level in the horizontal blanking period becomes the reference level of the three primary color signals, it is necessary to provide a means for reproducing it again.
＜目的＞ 本発明は、上記記憶容量の節約を行なうものであり、帰
線消去期間の信号レベルを記憶させず、そしてアナログ
信号変換時には帰線消去期間の電圧レベルを正しく再生
できるようにした色信号処理回路を提供するものであ
る。<Purpose> The present invention is intended to save the storage capacity described above, to prevent the signal level during the blanking period from being stored, and to correct the voltage level during the blanking period during analog signal conversion. A signal processing circuit is provided.
＜発明の構成＞ 本発明の色信号処理回路では、水平帰線消去期間の電圧
レベルをＡ／Ｄ変換の際の基準レベルとなし、ディジタ
ル信号変換後、この水平帰線消去期間のみ記憶回路に記
憶させずＤ／Ａ変換する際には該帰線消去期間において
基準レベルに相当するディジタル信号を付加して元の色
信号を再生しようとするものである。<Structure of the Invention> In the color signal processing circuit of the present invention, the voltage level in the horizontal blanking period is set as the reference level for A / D conversion, and after the digital signal conversion, only the horizontal blanking period is stored in the memory circuit. At the time of D / A conversion without storing, a digital signal corresponding to the reference level is added during the blanking period to reproduce the original color signal.
＜実施例＞ 以下、本考案の一実施例を図面に従って説明すると、第
１図において、１は複合映像信号より輝度信号Ｙと色差
信号Ｒ−Ｙ，Ｂ−Ｙと同期信号Ｃとを取出す複合映像信
号分離回路であり、復調された色差信号Ｒ−Ｙ，Ｂ−Ｙ
はそれぞれの信号の帰線消去期間の電圧レベルを基準レ
ベルになるようにバイアス制御回路２にて補正され、こ
れらの出力および輝度信号ＹはＡ／Ｄ変換器３にて制御
回路４のクロック信号Ｃ1をもとにディジタル信号に変
換される。変換されたそれぞれのディジタル信号は制御
回路４のアドレス信号Ｃ2に従って記憶回路５に上記帰
線消去期間を除いて記憶される。そして記憶されたディ
ジタル信号は、様々の信号操作をされた後、順次ラッチ
回路６にて呼び出され、順次Ｄ／Ａ変換回路７に入力さ
れるが、同期信号Ｃにより帰線消去期間になると、前記
ラッチ回路の動作を停止し、ビット付加回路８により基
準レベルのディジタル信号を付加してＤ／Ａ変換回路７
に入力しアナログの色差信号を取出すこれは、マトリッ
クス回路９を通じてブラウン管ＣＲＴに映像信号を供給
しカラー画像を再生しているものである。<Embodiment> An embodiment of the present invention will now be described with reference to the drawings. In FIG. 1, reference numeral 1 denotes a composite signal for extracting a luminance signal Y, color difference signals RY, BY and a synchronization signal C from a composite video signal. Video signal separation circuit, demodulated color difference signals RY, BY
Are corrected by the bias control circuit 2 so that the voltage level of each signal during the blanking period becomes the reference level, and these outputs and the luminance signal Y are clock signals of the control circuit 4 by the A / D converter 3. It is converted into a digital signal based on C 1 . The respective converted digital signals are stored in the memory circuit 5 in accordance with the address signal C 2 of the control circuit 4 except for the blanking period. The stored digital signal is sequentially recalled by the latch circuit 6 after being subjected to various signal operations and sequentially input to the D / A conversion circuit 7. However, when the synchronizing signal C enters the blanking period, The operation of the latch circuit is stopped, the digital signal of the reference level is added by the bit addition circuit 8, and the D / A conversion circuit 7 is added.
This is for reproducing a color image by supplying a video signal to the cathode ray tube CRT through the matrix circuit 9 and outputting an analog color difference signal.
ここで、上記バイアス制御回路２の回路例を図示する
と、トランジスタＴｒ1，Ｔｒ2にはそれぞれ色差信号Ｒ
−Ｙ，Ｂ−ＹがそれぞれコンデンサＣを通じて入力さ
れ、水平同期信号がＴｒ3に入力される。Ｔｒ3はそのコ
レクタに抵抗ＶＲを介して電源に接続されるとともにダ
イオードＤを介してトランジスタＴｒ1，Ｔｒ2にバイア
ス電圧として供給されている。この回路において水平同
期パルスが入力されると、これに従いトランジスタＴｒ
3がＯＦＦされ、そのコレクタ電圧が抵抗ＶＲに従って
ダイオードＤを介してトランジスタＴｒ1，Ｔｒ2のバイ
アス電圧として加わり、電圧レベルＶBASEを抵抗ＶＲに
より制御できるようになる。そしてこの電圧レベルを第
４図に示すＡ／Ｄ変換器の基準レベルＶREF／２に合わ
せることにより帰線消去期間中の電圧レベルをディジタ
ル信号での中間レベル信号（例えば４ビットでは１００
０(2)）に変換することができるものである。Here, to illustrate the circuit example of the bias control circuit 2, the color difference signal R is applied to the transistors Tr 1 and Tr 2 , respectively.
-Y, B-Y are input through capacitor C, respectively, the horizontal synchronizing signal is input to Tr 3. Tr 3 has its collector connected to a power supply via a resistor VR and is also supplied as a bias voltage to the transistors Tr 1 and Tr 2 via a diode D. When a horizontal synchronizing pulse is input in this circuit, the transistor Tr
3 is turned off, the collector voltage is added as a bias voltage of the transistors Tr 1 and Tr 2 via the diode D according to the resistor VR, and the voltage level V BASE can be controlled by the resistor VR. Then, by adjusting this voltage level to the reference level V REF / 2 of the A / D converter shown in FIG.
It can be converted to 0 (2)).
次に第３図にてビット付加回路８の回路図を図示する
と、これはラッチ回路６，６の出力線のうち最上位ビッ
トＭＳＢの信号線に同期信号の反転出力をＯＲ回路１
１，１１にて論理和したものであり、水平同期信号が入
力され帰線消去期間になった際にラッチ回路６，６はＲ
ｓ端子によりリセットされ、その出力信号の最上位ビッ
トＭＳＢに同期信号を加えることにより例えば４ビット
のディジタル信号においては１０００(2)となり、前記
帰線消去期間の中間レベルの信号が付加されるものであ
る。Next, the circuit diagram of the bit addition circuit 8 is shown in FIG. 3, in which the OR circuit 1 outputs the inverted output of the synchronization signal to the signal line of the most significant bit MSB among the output lines of the latch circuits 6 and 6.
When the horizontal synchronizing signal is input and the blanking period is entered, the latch circuits 6 and 6 are R
Reset by the s terminal, and by adding a synchronizing signal to the most significant bit MSB of its output signal, for example, a 4-bit digital signal becomes 1000 (2), and a signal at an intermediate level during the blanking period is added. Is.
＜効果＞ したがって、本発明の色信号処理回路では、Ａ／Ｄ変換
手段でその電圧レベルをディジタル信号の中間レベルに
しておき、Ｄ／Ａ変換の直前において同期信号にしたが
って、その中間レベルを示すディジタル信号を付加する
ことにより記憶手段内に帰線消去期間中の電圧レベルが
記憶されなくとも、元の色信号を再生することができる
ため、記憶装置の効率的な利用ができるとともにその処
理速度を向上させることが容易にできるものである。さ
らに帰線消去信号の電圧レベルを基準レベルとしてＡ／
Ｄ変換しているために、そのディジタル信号変換時にお
けるダイナミックレンジを広くすることができる利点も
生じるものである。<Effect> Therefore, in the color signal processing circuit of the present invention, the voltage level is set to the intermediate level of the digital signal by the A / D conversion means, and the intermediate level is indicated according to the synchronizing signal immediately before the D / A conversion. Even if the voltage level during the blanking period is not stored in the storage means by adding the digital signal, the original color signal can be reproduced, so that the storage device can be efficiently used and its processing speed can be improved. Can be easily improved. In addition, the voltage level of the blanking signal is used as a reference level for A /
Since D conversion is performed, there is an advantage that the dynamic range at the time of digital signal conversion can be widened.
第１図は本考案の色信号処理回路の一実施例を示すブロ
ック図、第２図は同色信号処理回路のバイアス制御回路
の回路図、第３図は同色信号処理回路のビット付加回路
の回路図、第４図は色差信号の波形図である。 ２……バイアス制御回路、３……Ａ／Ｄ変換回路、４…
…制御回路、５……記憶回路、７……Ｄ／Ａ変換回路、
８……ビット付加回路。FIG. 1 is a block diagram showing an embodiment of a color signal processing circuit of the present invention, FIG. 2 is a circuit diagram of a bias control circuit of the same color signal processing circuit, and FIG. 3 is a circuit of a bit addition circuit of the same color signal processing circuit. FIG. 4 and FIG. 4 are waveform diagrams of color difference signals. 2 ... Bias control circuit, 3 ... A / D conversion circuit, 4 ...
... control circuit, 5 ... memory circuit, 7 ... D / A conversion circuit,
8: Bit addition circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−80033（ＪＰ，Ａ) 特開 昭53−102625（ＪＰ，Ａ) 特公 昭55−48750（ＪＰ，Ｂ２) ─────────────────────────────────────────────────── --Continued from the front page (56) References JP-A-50-80033 (JP, A) JP-A-53-102625 (JP, A) JP-B-55-48750 (JP, B2)
Claims (1)
換手段を用いてディジタル変換した後、記憶処理を行う
色信号処理回路において、 復調された色信号の帰線消去期間の電圧レベルを前記Ａ
／Ｄ変換手段の許容最大入力電圧レベルの１／２の基準
レベルにクランプしてこの基準レベルを基準にして全期
間の色信号レベルを制御するバイアス制御手段と、 この基準レベルに従ってディジタル信号に変換する前記
Ａ／Ｄ変換手段と、 このディジタル信号のうち帰線消去期間のみ記憶しない
記憶手段と、 該記憶手段からディジタル信号を引出すとともにその帰
線消去期間に前記基準レベルを再生するための前記基準
レベルに相当するディジタル信号を付加するビット付加
手段と、 このディジタル信号出力をアナログ信号に変換するＤ／
Ａ変換手段と、 からなる色信号処理回路。1. A voltage level during a blanking period of a demodulated color signal in a color signal processing circuit for performing a storage process after digitally converting a color signal of a television receiver using an A / D conversion means. The above A
Bias control means for clamping the color signal level for the entire period on the basis of the reference level of 1/2 of the maximum allowable input voltage level of the / D conversion means, and converting to a digital signal according to this reference level. The A / D converting means, the storing means that does not store only the blanking period in the digital signal, and the reference for reproducing the reference level during the blanking period while extracting the digital signal from the storing means. Bit adding means for adding a digital signal corresponding to the level, and D / for converting the digital signal output into an analog signal
A color signal processing circuit including A conversion means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209199A JPH0640671B2 (en) | 1984-10-03 | 1984-10-03 | Color signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209199A JPH0640671B2 (en) | 1984-10-03 | 1984-10-03 | Color signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6187491A JPS6187491A (en) | 1986-05-02 |
| JPH0640671B2 true JPH0640671B2 (en) | 1994-05-25 |
Family
ID=16568990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209199A Expired - Fee Related JPH0640671B2 (en) | 1984-10-03 | 1984-10-03 | Color signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640671B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775399B2 (en) * | 1986-12-22 | 1995-08-09 | 株式会社東芝 | Delay calculation circuit and delay calculation method |
| JPH0832059B2 (en) * | 1987-03-09 | 1996-03-27 | 株式会社日立製作所 | Digital television signal processor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5080033A (en) * | 1973-11-12 | 1975-06-28 | ||
| JPS53102625A (en) * | 1977-02-18 | 1978-09-07 | Nippon Telegr & Teleph Corp <Ntt> | Transmission system of horizontal blanking waveform for television signal |
| JPS5548750A (en) * | 1978-10-03 | 1980-04-08 | Asahi Chem Ind Co Ltd | Photosensitive resin plate for back carbon printing |
-
1984
- 1984-10-03 JP JP59209199A patent/JPH0640671B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6187491A (en) | 1986-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569079A (en) | Image data masking apparatus | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| US4796085A (en) | Device for interpolating missing color-difference signal by averaging line-sequential color-difference signals | |
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| US5021873A (en) | Image signal processor | |
| JPH0477513B2 (en) | ||
| US4857990A (en) | Digital video storage | |
| JPH0640671B2 (en) | Color signal processing circuit | |
| US5365346A (en) | Image signal processor generating reduced memory consumption still images yet preserving image quality | |
| US5333015A (en) | Image signal processing apparatus having noise eliminating and special effect mode | |
| JP2501952B2 (en) | TV receiver screen stop circuit | |
| JP2630872B2 (en) | Television receiver | |
| JPS60163586A (en) | Semiconductor picture memory device | |
| JP2593918B2 (en) | Digital convergence correction device | |
| JPH0354468Y2 (en) | ||
| JP2626463B2 (en) | Video equipment | |
| JP2549666Y2 (en) | White balance correction circuit for inset screen | |
| JPH08191403A (en) | Video signal converter | |
| JPH0326957B2 (en) | ||
| KR910006031Y1 (en) | Selecting circuit of frame & field memory in case of reproducing still mode for digital image processing system | |
| JPH0654341A (en) | Video signal processing circuit | |
| JP2568055Y2 (en) | Television signal clamping device | |
| JP2614491B2 (en) | Video signal processing device | |
| JP2568056Y2 (en) | Automatic gain control device for television signals. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |