JPH0354468Y2 - - Google Patents
Info
- Publication number
- JPH0354468Y2 JPH0354468Y2 JP1985132100U JP13210085U JPH0354468Y2 JP H0354468 Y2 JPH0354468 Y2 JP H0354468Y2 JP 1985132100 U JP1985132100 U JP 1985132100U JP 13210085 U JP13210085 U JP 13210085U JP H0354468 Y2 JPH0354468 Y2 JP H0354468Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital data
- video signal
- composite video
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000013075 data extraction Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
Landscapes
- Television Systems (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案はデイジタルデータの抜取り回路に係
り、特にテレビジヨン信号の帰線消去期間に重畳
されたデイジタルデータを抜取る回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a circuit for extracting digital data, and more particularly to a circuit for extracting digital data superimposed during the blanking period of a television signal.
従来の技術
従来より、各種のテレビ多重放送が知られてい
るが、その中にはテレビジヨン信号の垂直帰線消
去期間内に文字のコード信号、静止画の１コマ分
に相当する映像信号の１〜数走査線分の信号を重
畳して伝送する文字テレビ放送、静止画テレビ放
送が知られており、またVPS（Video
Programming System）と呼ばれる西独のテレ
ビ多重放送では、VTRのタイマー録画等に関す
るデイジタルデータが、テレビジヨン信号の垂直
帰線消去期間内に重畳されて１フレーム周期で伝
送される。更に、本出願人が先に特公昭59−
21104号公報等にて提案したビデオデイスクでは、
ランダムアクセス等のためのアドレス信号が垂直
帰線消去期間内に重畳されて記録されている。以
上の各システムにおいて、受信側（再生側）で
は、テレビジヨン信号の垂直帰線消去期間内に多
重されている上記のデイジタルデータを抜取つた
後復調する回路が設けられる。BACKGROUND TECHNOLOGY Various types of television multiplex broadcasting have been known in the past. Among them, a character code signal and a video signal corresponding to one frame of a still image are transmitted during the vertical blanking period of the television signal. Text television broadcasting and still image television broadcasting, in which signals for one to several scanning lines are superimposed and transmitted, are known, and VPS (Video
In West Germany's television multiplex broadcasting system, called the ``Programming System'', digital data related to VTR timer recording, etc. is superimposed within the vertical blanking period of the television signal and transmitted in one frame period. Furthermore, the present applicant previously applied for the
The video disc proposed in Publication No. 21104, etc.
An address signal for random access etc. is recorded in a superimposed manner within the vertical blanking period. In each of the above systems, the receiving side (reproducing side) is provided with a circuit that extracts and demodulates the digital data multiplexed within the vertical blanking period of the television signal.
第２図は上記のデイジタルデータを抜取る従来
の回路の一例の回路図を示す。同図中、テレビジ
ヨン信号中の複合映像信号は入力端子１に入来
し、更にコンデンサ２、ダイオード３及び直流電
圧源４よりなるクランプ回路により、そのシンク
チツプレベルが直流電圧源４よりの正の直流電圧
にクランプされた後、コンパレータ５の非反転入
力端子に供給される。コンパレータ５の反転入力
端子には直流電圧源６よりの直流電圧がダイオー
ド７を通して基準電圧として印加される。上記基
準電圧は入力複合映像信号のペデスタルレベルと
デイジタルデータの波高値との中間のレベルに設
定されており、コンパレータ５からは基準電圧よ
り高レベル入力に対してハイレベル、低レベル入
力に対してローレベルの信号が取り出されてOR
回路８の一方の入力端子に供給される。 FIG. 2 shows a circuit diagram of an example of a conventional circuit for extracting the above digital data. In the figure, a composite video signal in a television signal enters an input terminal 1, and a clamp circuit consisting of a capacitor 2, a diode 3, and a DC voltage source 4 controls the sync chip level to be higher than the positive voltage from the DC voltage source 4. After being clamped to the DC voltage of , it is supplied to the non-inverting input terminal of the comparator 5. A DC voltage from a DC voltage source 6 is applied to the inverting input terminal of the comparator 5 through a diode 7 as a reference voltage. The above reference voltage is set to a level between the pedestal level of the input composite video signal and the peak value of the digital data, and the comparator 5 outputs a high level for inputs with a higher level than the reference voltage, and a high level for inputs with a lower level than the reference voltage. Low level signal is taken out and OR
It is supplied to one input terminal of the circuit 8.
OR回路８の他方の入力端子には、入力端子９
を介してゲートパルスが入来する。このゲートパ
ルスは、複合映像信号の垂直帰線消去期間内の特
定期間に重畳されているデイジタルデータの伝送
期間（すなわち上記特定期間）のみローレベル
で、他の期間ではハイレベルとなる２値信号であ
る。これにより、OR回路８より出力端子１０へ
は、上記特定期間のみコンパレータ５の出力デイ
ジタルデータが取り出され、それ以外の期間のコ
ンパレータ５の出力信号はOR回路８により伝送
が阻止され、ハイレベルの信号が出力端子１０へ
出力される。 The other input terminal of the OR circuit 8 has an input terminal 9
A gate pulse comes in through. This gate pulse is a binary signal that is at a low level only during the transmission period of digital data superimposed on a specific period within the vertical blanking period of the composite video signal (i.e., the above-mentioned specific period), and is at a high level during other periods. It is. As a result, the output digital data of the comparator 5 is taken out from the OR circuit 8 to the output terminal 10 only during the above-mentioned specific period, and the output signal of the comparator 5 during other periods is prevented from being transmitted by the OR circuit 8, and the high level A signal is output to output terminal 10.
なお、クランプ用ダイオード３は温度変化によ
りその順方向降下電圧が変化し、クランプ電位が
変動するので、これを補償するために、ダイオー
ド７が設けられている。 Note that the forward voltage drop of the clamping diode 3 changes due to temperature changes, and the clamping potential fluctuates, so the diode 7 is provided to compensate for this.
考案が解決しようとする問題点
しかるに、上記の従来回路はOR回路８がある
ため、回路が若干高価であり、またOR回路８に
よりデイジタルデータは遅延されて取り出される
等の問題点があつた。Problems to be Solved by the Invention However, since the above-mentioned conventional circuit includes the OR circuit 8, the circuit is somewhat expensive, and the OR circuit 8 causes problems such as digital data being delayed and retrieved.
そこで、本考案はゲートパルスもダイオードを
用いてクランプしてコンパレータに供給すること
により、上記の問題点を解決したデイジタルデー
タの抜取り回路を提供することを目的とする。 Therefore, an object of the present invention is to provide a digital data extraction circuit that solves the above problems by clamping the gate pulse using a diode and supplying the same to the comparator.
問題点を解決するための手段
本考案になるデイジタルデータの抜取り回路
は、複合映像信号が供給されるカソード側と、電
源とグランドの間に分割接続された複数の抵抗に
より分圧された第１の接続点に接続されるアノー
ド側とを有する第１のダイオードを備えるクラン
プ回路と、デイジタルデータの伝送期間の所定論
理値となる２値信号であるゲートパルスが供給さ
れるカソード側と、複数の抵抗により分圧された
第２の接続点に接続されるアノード側とを有する
と共に第１のダイオードと同一の温度特性である
第２のダイオードを備える第２のクランプ回路
と、第１の接続点の電圧で複合映像信号のシンク
チツプがクランプされると共に第１のクランプ回
路より出力される複合映像信号と、第２の接続点
の電圧にクランプされると共に第２のクランプ回
路より出力される上記ゲートパルスとを夫々レベ
ル比較して得たデイジタルデータを出力するコン
パレータとよりなる。Means for Solving the Problems The digital data extraction circuit according to the present invention has a cathode side to which a composite video signal is supplied, a first voltage divided circuit which is divided by a plurality of resistors connected between the power supply and the ground. a clamp circuit including a first diode having an anode side connected to a connection point of the digital data transmission period; a cathode side to which a gate pulse, which is a binary signal having a predetermined logical value during the digital data transmission period, is supplied; a second clamp circuit comprising a second diode having an anode side connected to a second connection point voltage-divided by a resistor and having the same temperature characteristics as the first diode; and the first connection point. The composite video signal is clamped at the voltage at the sync chip of the composite video signal and output from the first clamp circuit, and the gate is clamped at the voltage at the second connection point and output from the second clamp circuit. It consists of a comparator that outputs digital data obtained by comparing the levels with the pulses.
作 用
上記第１及び第２のクランプ回路は、クランプ
用の第１及び第２のダイオードを有しているた
め、第１及び第２のダイオードの温度特性により
温度変化に応じてクランプ電位が変動する。しか
し、上記コンパレータによりレベル比較される第
１のクランプ回路よりの複合映像信号と第２のク
ランプ回路よりのゲートパルスとは、夫々同一の
温度特性を有する第１及び第２のダイオードによ
りクランプされるため、夫々のクランプ電位は同
一温度においては同一レベルだけ変動するから、
相対的にはレベル変動がないことと同じであり、
よつてコンパレータからは温度補償されたデイジ
タルデータが取り出される。従つて、コンパレー
タ出力段に従来必要であつたゲート回路は不要と
なる。Effect Since the first and second clamp circuits have first and second diodes for clamping, the clamp potential fluctuates in response to temperature changes due to the temperature characteristics of the first and second diodes. do. However, the composite video signal from the first clamp circuit and the gate pulse from the second clamp circuit, whose levels are compared by the comparator, are clamped by first and second diodes having the same temperature characteristics. Therefore, each clamp potential fluctuates by the same level at the same temperature.
Relatively speaking, this is the same as there being no level change,
Temperature compensated digital data is thus extracted from the comparator. Therefore, the gate circuit that was conventionally required in the comparator output stage is no longer necessary.
実施例
第１図は本考案回路の一実施例の回路図を示
す。同図中、垂直帰線消去期間にデイジタルデー
タを重畳された正極性の複合映像信号は入力端子
１１を介してコンデンサC1、抵抗R1、第１のダ
イオードD1、コンデンサC2よりなる第１のクラ
ンプ回路１２に供給され、ここでそのシンクチツ
プレベルがクランプされる。第１のダイオード
D1のカソード側にはコンデンサC1が接続され、
入力端子１１よりの複合映像信号が入来する。一
方、入力端子１３には上記複合映像信号のデイジ
タルデータ重畳期間のみローレベルで、それ以外
の期間はハイレベルの２値信号であるゲートパル
スが入来し、コンデンサC3、抵抗R2、第１のダ
イオードD1と同一の温度特性を有する第２のダ
イオードD2、コンデンサC4よりなる第２のクラ
ンプ回路１４に供給され、ここでクランプされ
る。第２のダイオードD2のカソード側にはコン
デンサC3が接続され、入来端子１３よりのゲー
トパルスが入来する。正の直流電圧＋VDDは直列
に接続された抵抗R3，R4，R5，R6により分圧さ
れており、第１の接続点A1である抵抗R5，R6の
接続点には第１のダイオードD1のアノードが接
続され、またコンデンサC2が接続され充電され
ている。この充電電圧（第１のクランプ電圧）
に、入力端子１１よりの複合映像信号のシンクチ
ツプレベルがクランプされた後、コンパレータ１
５の非反転入力端子に供給される。Embodiment FIG. 1 shows a circuit diagram of an embodiment of the circuit of the present invention. In the figure, a positive composite video signal on which digital data is superimposed during the vertical blanking period is passed through an input terminal 11 to a capacitor C 1 , a resistor R 1 , a first diode D 1 , and a capacitor C 2 . The signal is supplied to the clamp circuit 12 of No. 1, where the sync chip level is clamped. first diode
A capacitor C 1 is connected to the cathode side of D 1 ,
A composite video signal is input from the input terminal 11. On the other hand, a gate pulse, which is a binary signal that is low level only during the digital data superimposition period of the composite video signal and high level during other periods, is input to the input terminal 13 . The second diode D 2 having the same temperature characteristics as the first diode D 1 and a capacitor C 4 are supplied to a second clamp circuit 14 and clamped there. A capacitor C 3 is connected to the cathode side of the second diode D 2 and receives a gate pulse from the input terminal 13 . The positive DC voltage +V DD is divided by resistors R 3 , R 4 , R 5 , and R 6 connected in series, and the connection point of resistors R 5 and R 6 , which is the first connection point A1, has a The anode of the first diode D 1 is connected, and the capacitor C 2 is also connected and charged. This charging voltage (first clamp voltage)
After the sync chip level of the composite video signal from the input terminal 11 is clamped, the comparator 1
It is supplied to the non-inverting input terminal of No. 5.
他方、第２の接続点A2である抵抗R3，R4の接
続点には第２のダイオードD2のアノードが接続
され、またコンデンサC4が接続されて、上記第
１のクランプ電圧よりも大なる値の電圧により充
電される。第２のクランプ回路１４は入力ゲート
パルスのローレベルの電位を、このコンデンサ
C4の充電電圧（第２のクランプ電圧）にクラン
プした後、コンパレータ１５の反転入力端子に供
給する。すなわち、第２のクランプ回路１４は第
１のクランプ回路１２と同一構成であるが、その
クランプ電位が第１のクランプ回路１２のそれよ
りも大であり、複合映像信号のペデスタルレベル
と前記デイジタルデータの波高値との中間のレベ
ルに設定されており、またゲートパルスのハイレ
ベルは上記複合映像信号のホワイトピークレベル
より大になるように設定されている。 On the other hand, the anode of the second diode D 2 is connected to the second connection point A2, which is the connection point between the resistors R 3 and R 4 , and the capacitor C 4 is also connected to the second connection point A2, which is the connection point between the resistors R 3 and R 4 . Charged by a voltage of large value. The second clamp circuit 14 applies the low level potential of the input gate pulse to this capacitor.
After clamping to the charging voltage of C4 (second clamp voltage), it is supplied to the inverting input terminal of the comparator 15. That is, the second clamp circuit 14 has the same configuration as the first clamp circuit 12, but its clamp potential is higher than that of the first clamp circuit 12, and the pedestal level of the composite video signal and the digital data are different from each other. The high level of the gate pulse is set to be higher than the white peak level of the composite video signal.
第１のクランプ回路１２より取り出された複合
映像信号と第２のクランプ回路１４より取り出さ
れたゲートパルスとは、コンパレータ１５により
レベル比較され、上記の如くデイジタルデータが
伝送される垂直帰線消去期間内の特定期間ではゲ
ートパルスがローレベルで、デイジタルデータの
波高値の中間レベルに位置するので、デイジタル
データが同相でコンパレータ１５より出力端子１
６へ出力される。一方、上記デイジタルデータの
伝送されない期間はゲートパルスがハイレベル
で、複合映像信号のホワイトピークレベルよりも
大レベルであるから、コンパレータ１５の出力信
号は常にローレベルとなる。このようにして、出
力端子１６にデイジタルデータのみが抜取られて
取り出される。 The composite video signal taken out from the first clamp circuit 12 and the gate pulse taken out from the second clamp circuit 14 are compared in level by a comparator 15, and the vertical blanking period during which digital data is transmitted as described above is compared. During a specific period of time, the gate pulse is at a low level and is located at an intermediate level between the peak values of the digital data, so the digital data is in phase and output from the comparator 15 to the output terminal 1.
6. On the other hand, during the period in which the digital data is not transmitted, the gate pulse is at a high level, which is higher than the white peak level of the composite video signal, so the output signal of the comparator 15 is always at a low level. In this way, only digital data is extracted and taken out at the output terminal 16.
ところで、第１及び第２のダイオードD1，D2
の特性は温度依存性を有するが、その温度特性は
同一のものが用いられている。これにより温度変
化により第１及び第２のクランプ回路１２及び１
４の両クランプ電位が変動しても、それらの変動
量及び変動方向は同一であり、よつてコンパレー
タ１５の入力端における複合映像信号とゲートパ
ルスとは夫々相対的に温度変化によるクランプ電
位の変動が無いことと等価である。従つて、本実
施例によれば、温度補償もクランプと同時に行な
えることとなる。 By the way, the first and second diodes D 1 and D 2
Although their characteristics are temperature dependent, the same temperature characteristics are used. As a result, due to temperature changes, the first and second clamp circuits 12 and 1
Even if both clamp potentials 4 fluctuate, the amount and direction of the fluctuations are the same.Therefore, the composite video signal and gate pulse at the input terminal of the comparator 15 are relative changes in the clamp potential caused by temperature changes. This is equivalent to the absence of . Therefore, according to this embodiment, temperature compensation can be performed simultaneously with clamping.
なお、本考案は上記の実施例に限定されるもの
ではなく、例えばデイジタルデータが複合映像信
号（テレビジヨン信号）中の水平帰線消去期間に
重畳されている場合にも適用することができるこ
とは勿論であり、その場合はゲートパルスの論理
値が水平帰線消去期間のデイジタルデータ伝送期
間のみ所定値に選定される。また、クランプ回路
１２，１４としてトランジスタを使用した構成と
してもよい。 It should be noted that the present invention is not limited to the above-described embodiments, and can be applied, for example, to cases where digital data is superimposed on the horizontal blanking period of a composite video signal (television signal). Of course, in that case, the logic value of the gate pulse is selected to be a predetermined value only during the digital data transmission period of the horizontal blanking period. Further, a configuration may be adopted in which transistors are used as the clamp circuits 12 and 14.
考案の効果
上述の如く、本考案によれば、デイジタルデー
タをゲート回路を用いることなく複合映像信号
（テレビジヨン信号）から抜取ることができ、回
路を安価に構成できると共に、ゲート回路による
信号遅延を除去でき、また第１及び第２のダイオ
ードのアノード側の電位は複数の抵抗の分割接続
により得られるため、複数の抵抗の比によつての
み夫々定まるので、温度が変化しても第１及び第
２のダイオードのアノード側の電位は変化しな
い。また、第１及び第２のダイオードの温度特性
は同一であるので、第１及び第２のクランプ回路
のクランプ電位は同一の変動量と同一の変動方向
を夫々有するので、常に一定のコンパレータレベ
ルでデイジタルデータを比較することができ、温
度変化による誤動作がなく安定、確実に所望のデ
イジタルデータを抜き取ることができる等の数々
の特長を有するものである。Effects of the invention As described above, according to the invention, digital data can be extracted from a composite video signal (television signal) without using a gate circuit, the circuit can be constructed at low cost, and the signal delay caused by the gate circuit can be reduced. In addition, since the potential on the anode side of the first and second diodes is obtained by dividing and connecting multiple resistors, each is determined only by the ratio of the multiple resistors, so even if the temperature changes, the potential on the anode side of the first and second diodes And the potential on the anode side of the second diode does not change. In addition, since the temperature characteristics of the first and second diodes are the same, the clamp potentials of the first and second clamp circuits have the same amount of variation and the same direction of variation, so the comparator level is always constant. It has many features such as being able to compare digital data, being stable without malfunctions due to temperature changes, and being able to reliably extract desired digital data.
第１図は本考案回路の一実施例を示す回路図、
第２図は従来回路の一例を示す回路図である。
１１……複合映像信号入力端子、１２……第１
のクランプ回路、１３……ゲートパルス入力端
子、１４……第２のクランプ回路、１５……コン
パレータ、１６……出力端子、D1……第１のダ
イオードD2……第２のダイオード。
FIG. 1 is a circuit diagram showing an embodiment of the circuit of the present invention;
FIG. 2 is a circuit diagram showing an example of a conventional circuit. 11...Composite video signal input terminal, 12...First
clamp circuit, 13...gate pulse input terminal, 14...second clamp circuit, 15...comparator, 16...output terminal, D1 ...first diode D2 ...second diode.
Claims (1)
デイジタルデータを抜き取る回路において、 前記複合映像信号が供給されるカソード側と、
電源とグランドとの間に分割接続された複数の抵
抗により分圧された第１の接続点に接続されるア
ノード側とを有する第１のダイオードを備える第
１のクランプ回路と、 前記デイジタルデータの伝送期間のみ所定論理
値となる２値信号であるゲートパルスが供給され
るカソード側と、前記複数の抵抗により分圧され
た第２の接続点に接続されるアノード側とを有す
ると共に前記第１のダイオードと同一の温度特性
である第２のダイオードを備える第２のクランプ
回路と、 前記第１の接続点の電圧で前記複合映像信号の
シンクチツプがクランプされると共に前記第１の
クランプ回路より出力される前記複合映像信号
と、前記第２の接続点の電圧にクランプされると
共に前記第２のクランプ回路より出力される前記
ゲートパルスとを夫々レベル比較して得た前記デ
イジタルデータを出力するコンパレータにより構
成したデイジタルデータの抜き取り回路。[Claims for Utility Model Registration] In a circuit for extracting digital data superimposed during the blanking period of a composite video signal, a cathode side to which the composite video signal is supplied;
a first clamp circuit comprising a first diode having an anode side connected to a first connection point divided by a plurality of resistors connected between a power supply and a ground; It has a cathode side to which a gate pulse, which is a binary signal having a predetermined logical value only during a transmission period, is supplied, and an anode side connected to a second connection point divided by the plurality of resistors, and the first a second clamp circuit including a second diode having the same temperature characteristics as the diode; and a sync chip of the composite video signal is clamped by the voltage at the first connection point and output from the first clamp circuit. a comparator that outputs the digital data obtained by comparing the levels of the composite video signal and the gate pulse that is clamped to the voltage of the second connection point and output from the second clamp circuit, respectively; A digital data extraction circuit constructed by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985132100U JPH0354468Y2 (en) | 1985-08-29 | 1985-08-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985132100U JPH0354468Y2 (en) | 1985-08-29 | 1985-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239383U JPS6239383U (en) | 1987-03-09 |
| JPH0354468Y2 true JPH0354468Y2 (en) | 1991-12-02 |
Family
ID=31031171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985132100U Expired JPH0354468Y2 (en) | 1985-08-29 | 1985-08-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354468Y2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147827A (en) * | 1979-05-08 | 1980-11-18 | Mitsubishi Electric Corp | Signal extracting circuit |
| JPS5619286A (en) * | 1979-07-25 | 1981-02-23 | Sharp Corp | Data slicing circuit |
| JPS57208780A (en) * | 1981-06-18 | 1982-12-21 | Pioneer Electronic Corp | Wave shaping circuit |
| JPS594283A (en) * | 1982-06-29 | 1984-01-11 | Fujitsu General Ltd | Slice level control circuit in character signal extracting circuit |
-
1985
- 1985-08-29 JP JP1985132100U patent/JPH0354468Y2/ja not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147827A (en) * | 1979-05-08 | 1980-11-18 | Mitsubishi Electric Corp | Signal extracting circuit |
| JPS5619286A (en) * | 1979-07-25 | 1981-02-23 | Sharp Corp | Data slicing circuit |
| JPS57208780A (en) * | 1981-06-18 | 1982-12-21 | Pioneer Electronic Corp | Wave shaping circuit |
| JPS594283A (en) * | 1982-06-29 | 1984-01-11 | Fujitsu General Ltd | Slice level control circuit in character signal extracting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239383U (en) | 1987-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3923907A1 (en) | COLOR TELEVISION WITH A BUILT-IN TELETEX RECEIVER | |
| US6411330B1 (en) | Method and a circuit for detecting the presence of a television or other device on the output of a video digital to analog converter | |
| GB2222340A (en) | Multiple picture-in-picture display | |
| JPH021436B2 (en) | ||
| US4385319A (en) | Synchronization signal separating circuit | |
| EP0070465B1 (en) | Method and arrangement for increasing frame frequency | |
| US3879576A (en) | Synchronizing signal separating circuit | |
| JPH0354468Y2 (en) | ||
| GB2054318A (en) | Television signal flare compensation | |
| JPS6111022B2 (en) | ||
| US4414572A (en) | Clamp for line-alternate signals | |
| US5686974A (en) | Method of and apparatus for providing a high speed video switch | |
| US4751577A (en) | Gain control circuit | |
| EP0074081B1 (en) | Signal processing unit | |
| US4207591A (en) | Gated automatic beam current limiter in a video signal processing system | |
| US5140421A (en) | Video signal processing pulse producing circuit | |
| US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
| US5229854A (en) | Vertical sync separator | |
| EP0148606A1 (en) | Tri-level sandcastle pulse decoder | |
| JPH0262078B2 (en) | ||
| JPH0640671B2 (en) | Color signal processing circuit | |
| JPS5938785Y2 (en) | Synchronous separation circuit | |
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| JP3278076B2 (en) | Clamp circuit | |
| Johnson et al. | Low cost picture-in-picture for color TV receivers |