JPH0639454Y2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0639454Y2 JPH0639454Y2 JP12291188U JP12291188U JPH0639454Y2 JP H0639454 Y2 JPH0639454 Y2 JP H0639454Y2 JP 12291188 U JP12291188 U JP 12291188U JP 12291188 U JP12291188 U JP 12291188U JP H0639454 Y2 JPH0639454 Y2 JP H0639454Y2
- Authority
- JP
- Japan
- Prior art keywords
- block
- power supply
- supply circuit
- semiconductor integrated
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、高周波用ICにおいて、IC内の各回路ブロック
に電力を供給する電源回路ブロックが存在する半導体集
積回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a semiconductor integrated circuit in which a power supply circuit block for supplying electric power to each circuit block in the IC exists in a high frequency IC.
（ロ）従来の技術 一般に半導体集積回路は、特開昭61-82455号公報の如
く、半導体基板（１）上に複数個に分割されたブロック
領域があり、これらのブロック領域には半導体素子が通
常の方法で作り込まれている。第７図では破線で示した
四角形A,B,CおよびＤの４つがブロック領域を示してい
る。またこのブロック領域Ａ乃至Ｄ以外にブロック領域
Ｅがあり、このブロック領域Ｅは電源回路ブロックであ
る。(B) Conventional Technology Generally, a semiconductor integrated circuit has a plurality of divided block regions on a semiconductor substrate (1) as disclosed in Japanese Patent Laid-Open No. 61-82455, and semiconductor elements are arranged in these block regions. Built in the usual way. In FIG. 7, four rectangles A, B, C and D indicated by broken lines indicate block areas. In addition to the block areas A to D, there is a block area E, which is a power supply circuit block.
この電源回路ブロックは、斜線領域よりブロック領域Ａ
乃至Ｄに延在されており、例えば定電圧や定電流を供給
している。This power circuit block is located in the block area A rather than the shaded area.
To D, and supplies, for example, a constant voltage or a constant current.
（ハ）考案が解決しようとする課題 前述の構成に於いて、例えばブロック領域ＢやＤが高周
波回路であると、この高周波回路より発生する高周波ノ
イズが前記電源回路ブロックへ浸入する。(C) Problem to be solved by the invention In the above-mentioned configuration, for example, when the block areas B and D are high frequency circuits, high frequency noise generated from the high frequency circuits penetrates into the power supply circuit block.
従って他のブロック領域に高周波ノイズを含んだ電力が
供給され、半導体ICとして正常の動作をしなくなる問題
を有していた。Therefore, there is a problem that electric power including high frequency noise is supplied to other block areas, and the semiconductor IC does not operate normally.
（ニ）課題を解決するための手段 本考案は、斯上した点に鑑みて成され、少なくとも１つ
の複数の高周波ブロックと複数の低周波ブロックとこれ
らのブロックに電源を供給する電源回路ブロックとを備
えた半導体集積回路に於て、 前記電源回路ブロックを前記半導体集積回路が設けられ
るチップの周辺に設け、前記チップ周辺と対向しない電
源回路ブロックの３辺を前記低周波ブロックで囲むこと
で解決するものである。(D) Means for Solving the Problems The present invention has been made in view of the above points, and includes at least one high frequency block, a plurality of low frequency blocks, and a power supply circuit block that supplies power to these blocks. In a semiconductor integrated circuit including: a power supply circuit block is provided around a chip on which the semiconductor integrated circuit is provided, and three sides of the power supply circuit block that does not face the chip periphery are surrounded by the low frequency block. To do.
（ホ）作用 電源回路の近くに高周波ブロックや高周波の信号ライン
を設けず遠ざけることで、電源回路へ高周波ノイズが浸
入するのを防止することができる。(E) Action By not providing a high frequency block or a high frequency signal line near the power supply circuit and moving them away, it is possible to prevent high frequency noise from entering the power supply circuit.
また低周波ブロックは、高周波ブロックと電源回路ブロ
ックの間で高インピーダンスとなり、低周波に対して
は、低周波ブロックのアイランドとサブストレイトの間
の接合容量が高インピーダンスとして作用するので、低
周波ブロックからは交流ノイズが漏れない構成となって
いる。In addition, the low-frequency block has a high impedance between the high-frequency block and the power supply circuit block, and for low frequencies, the junction capacitance between the island and the substrate of the low-frequency block acts as a high impedance. The AC noise does not leak from the.
また高周波ブロックは、多量の高周波の不要輻射を発生
するが、低周波ブロックは殆ど発生しない。従って、高
周波ブロックと電源回路ブロックの間に低周波ブロック
を配置することで、高周波ブロックと電源回路ブロック
の不要輻射による結合を避けることができる。Further, the high frequency block generates a large amount of unnecessary radiation of high frequency, but the low frequency block hardly generates. Therefore, by arranging the low frequency block between the high frequency block and the power supply circuit block, it is possible to avoid coupling between the high frequency block and the power supply circuit block due to unnecessary radiation.
従って半導体集積回路を高周波ブロックと低周波ブロッ
クに分け、この低周波ブロックで電源回路ブロックを囲
むことで高周波ノイズの浸入を防止できる。Therefore, the semiconductor integrated circuit is divided into a high frequency block and a low frequency block, and by enclosing the power supply circuit block with this low frequency block, intrusion of high frequency noise can be prevented.
（ヘ）実施例 以下に本考案の実施例を図面を参照しながら説明する。(F) Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第１図は、半導体集積回路の平面図であり、実線で示し
た四角形は半導体チップ（11）である。実際はパッド、
電極、信号線等が設けられているが、ここでは一点鎖線
で電子回路ブロックのみを示し、他は省略をした。FIG. 1 is a plan view of a semiconductor integrated circuit, and a rectangle shown by a solid line is a semiconductor chip (11). Actually a pad,
Although electrodes, signal lines and the like are provided, only the electronic circuit block is shown here by the alternate long and short dash line and the others are omitted.
ブロックＡは高周波ブロックであり、ブロックＢ乃至ブ
ロックＥは低周波ブロックである。またブロックＦは電
源回路ブロック（12）である。この電源回路ブロック
（12）は、ブロックＡ乃至ブロックＥに定電圧または定
電流を供給するものである。またブロック領域Ａ〜Ｆ内
には通常の半導体製造技術で、トランジスタ、ダイオー
ド、抵抗およびコンデンサ等が形成されてあり、所定の
機能が達成できるようになっている。The block A is a high frequency block, and the blocks B to E are low frequency blocks. The block F is a power supply circuit block (12). The power supply circuit block (12) supplies a constant voltage or a constant current to the blocks A to E. Further, transistors, diodes, resistors, capacitors, etc. are formed in the block regions A to F by a normal semiconductor manufacturing technique so that a predetermined function can be achieved.
本考案の特徴とする所は、ブロックＦとブロックＢ〜Ｅ
にある。つまり電源回路ブロックであるブロックＦの周
囲を、低周波ブロックであるブロックＢ〜Ｅで囲んだ点
にある。The feature of the present invention is that the block F and the blocks B to E are
It is in. That is, it is a point where the periphery of the block F which is the power supply circuit block is surrounded by the blocks B to E which are low frequency blocks.
従って前記電源回路ブロックと高周波ブロックとの間に
は、低周波ブロックであるブロックＢ〜Ｅが挿入され、
本考案はこの電源回路ブロックと高周波ブロックを遠ざ
けた構成となっている。しかも電源回路ブロック（12）
を第１図のように半導体チップ（11）の周辺に設けたの
で、この電源回路ブロックの３側辺のみを考えて低周波
ブロックを設ければ良い構造となっている。Therefore, blocks B to E, which are low frequency blocks, are inserted between the power supply circuit block and the high frequency block,
In the present invention, the power supply circuit block and the high frequency block are separated from each other. Moreover, power supply circuit block (12)
1 is provided around the semiconductor chip (11) as shown in FIG. 1, so that the low frequency block may be provided by considering only the three sides of the power supply circuit block.
また低周波ブロックは、高周波ブロックと電源回路ブロ
ックの間で高インピーダンスとなり、低周波に対して
は、低周波ブロックのアイランドとサブストレイトの間
の接合容量が高インピーダンスとして作用するので、低
周波ブロックからは交流ノイズが漏れない構成となって
いる。In addition, the low-frequency block has a high impedance between the high-frequency block and the power supply circuit block, and for low frequencies, the junction capacitance between the island and the substrate of the low-frequency block acts as a high impedance. The AC noise does not leak from the.
また高周波ブロックは、多量の高周波の不要輻射を発生
するが、低周波ブロックは殆ど発生しない。従って、高
周波ブロックと電源回路ブロックの間に低周波ブロック
を配置することで、高周波ブロックと電源回路ブロック
の不要輻射による結合を避けることができる。Further, the high frequency block generates a large amount of unnecessary radiation of high frequency, but the low frequency block hardly generates. Therefore, by arranging the low frequency block between the high frequency block and the power supply circuit block, it is possible to avoid coupling between the high frequency block and the power supply circuit block due to unnecessary radiation.
次に前述した構成で更に高周波ノイズが浸入しない構成
とするために、本考案は第２図乃至第５図を考えた。Next, in order to obtain a structure in which high-frequency noise does not further enter in the above-described structure, the present invention has considered FIGS. 2 to 5.
第２図は、破線で示した電源回路ブロック（12）を、電
源パッドVccとグランドパッドGNDの真近に置き、電源ラ
イン（13）とグランドライン（14）をできるだけ短かく
している。短かくすることで高周波ノイズの浸入を防
ぎ、また電源パッドVccとグランドパッドGNDを別に設け
ることで共通インピーダンスを持たせないようにしてい
る。In FIG. 2, the power supply circuit block (12) shown by the broken line is placed in the vicinity of the power supply pad Vcc and the ground pad GND, and the power supply line (13) and the ground line (14) are made as short as possible. By making it short, high frequency noise can be prevented from entering, and by providing the power supply pad Vcc and the ground pad GND separately, it is possible not to have a common impedance.
第３図は、破線で示した電源回路ブロック（12）の周り
に、基板リーク電流を吸い取るグランドライン（15）を
設けている。このグランドライン（15）は、基板へ到達
している分離領域とオーミックコンタクトし、高周波ブ
ロックからのリーク電流をこのグランドライン（15）で
吸い取っている。In FIG. 3, a ground line (15) for absorbing a substrate leak current is provided around the power supply circuit block (12) indicated by the broken line. The ground line (15) makes ohmic contact with the isolation region reaching the substrate, and the leak current from the high frequency block is absorbed by the ground line (15).
第４図は、破線で示した電源回路ブロック（12）を２層
目の配線用メタル（16）でシールドする構成となってい
る。斜線でハッチングしているこの配線用メタル（16）
はグランドパッドGNDと接続しており、高周波ブロック
からの不要輻射があっても、電源回路ブロック（12）に
は浸入しない構成となっている。In FIG. 4, the power supply circuit block (12) shown by the broken line is shielded by the wiring metal (16) of the second layer. This wiring metal is hatched with diagonal lines (16)
Is connected to the ground pad GND so that even if there is unnecessary radiation from the high frequency block, it will not enter the power supply circuit block (12).
第５図は、破線で示した電源回路ブロック（12）の周り
をダミーアイランド（17）で囲む構成となっている。こ
のダミーアイランド（17）を設けることで、ダミーアイ
ランドと電源回路ブロックとは逆方向接合となり、リー
ク電流の浸入を防止している。In FIG. 5, a dummy island (17) surrounds the power supply circuit block (12) indicated by a broken line. By providing the dummy island (17), the dummy island and the power supply circuit block are joined in the reverse direction, and the leak current is prevented from entering.
第６図は、本考案の第２の実施例であり、破線で示した
四角形Ｇ〜Ｊは、高周波高利得のブロック領域であり、
順にFMフロントエンドブロック、AM高周波増幅回路ブロ
ック、FM中間増幅回路ブロック、AM中間増幅回路ブロッ
クが構成されている。これらのブロックは、半導体チッ
プ（21）の周辺に設けられた電源パッドVcc1、グランド
パッドGND1と接続している。FIG. 6 shows a second embodiment of the present invention, in which squares G to J indicated by broken lines are high-frequency and high-gain block regions,
An FM front end block, an AM high frequency amplification circuit block, an FM intermediate amplification circuit block, and an AM intermediate amplification circuit block are configured in this order. These blocks are connected to a power supply pad Vcc 1 and a ground pad GND1 provided around the semiconductor chip (21).
一方、破線で示した四角形Ｋ〜Ｎは、低周波低利得のブ
ロック領域であり、例えばノイズキャンセラーブロック
やマルチプレックス回路ブロック等が構成され、電源回
路ブロック（22）は破線で示した四角形Ｏに形成されて
いる。On the other hand, the rectangles K to N indicated by broken lines are low-frequency low-gain block regions, for example, noise canceller blocks, multiplex circuit blocks, etc. are configured, and the power supply circuit block (22) is indicated by a rectangle O indicated by broken lines. Has been formed.
これらのブロックＫ〜Ｏは、半導体チップ周辺に設けら
れた電源パッドVcc2、グランドパッドGND2より電源が供
給され、電源回路ブロック（22）の左コーナー部より、
各ブロックへ定電圧または定電流が供給されている。ま
たブロックＨとＩの間から延在されて、高周波ブロック
Ｇ〜Ｊ、低周波ブロックＫ〜Ｎとの間に、グランドライ
ン（23）が設けられ、高周波ブロックからのリーク電流
の吸い取りをしている。These blocks K to O are supplied with power from a power supply pad Vcc 2 and a ground pad GND2 provided around the semiconductor chip, and are supplied from the left corner of the power supply circuit block (22).
Constant voltage or constant current is supplied to each block. Further, a ground line (23) is provided extending from between the blocks H and I and between the high frequency blocks G to J and the low frequency blocks K to N to absorb the leak current from the high frequency blocks. There is.
従って第１の実施例と同様に、電源回路ブロックＯは低
周波ブロックＫ〜Ｎに囲まれており、また高周波ブロッ
クＧ〜Ｊと低周波ブロックＫ〜Ｎの間にリーク電流吸い
取り用のグランドラインが設けてあるので、高周波ノイ
ズの浸入を防止できる。Therefore, similarly to the first embodiment, the power supply circuit block O is surrounded by the low frequency blocks K to N, and the ground line for absorbing the leak current is provided between the high frequency blocks G to J and the low frequency blocks K to N. Is provided, it is possible to prevent high frequency noise from entering.
また第２図乃至第５図の構成を採用することで、この効
果は更に拡大する。Further, by adopting the configurations of FIGS. 2 to 5, this effect is further expanded.
（ト）考案の効果 以上の説明からも明らかな如く、半導体集積回路に構成
される各ブロックを高周波ブロックと低周波ブロックに
分け、この高周波ブロックと低周波ブロックに定電圧お
よび定電流を供給する電源回路ブロックの周りに低周波
ブロックを設けることで、高周波ブロックの高周波ノイ
ズが電源回路ブロックへ入り込むのを防止できる。(G) Effect of the Invention As is apparent from the above description, each block configured in the semiconductor integrated circuit is divided into a high frequency block and a low frequency block, and a constant voltage and a constant current are supplied to the high frequency block and the low frequency block. By providing the low frequency block around the power supply circuit block, high frequency noise of the high frequency block can be prevented from entering the power supply circuit block.
従って電源回路ブロックより他のブロックへ供給する電
力は、高周波ノイズを含むことがなく、安定した電力が
供給でき、ICとして正常な動作が可能となる。Therefore, the power supplied from the power supply circuit block to other blocks does not contain high frequency noise, stable power can be supplied, and normal operation as an IC becomes possible.
第１図は本考案の実施例を示す平面図、第２図乃至第５
図は、第１図における電源回路ブロックの平面図、第６
図は本考案の他の実施例を示す平面図、第７図は従来の
半導体集積回路を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention, and FIGS.
FIG. 6 is a plan view of the power supply circuit block in FIG.
FIG. 7 is a plan view showing another embodiment of the present invention, and FIG. 7 is a plan view showing a conventional semiconductor integrated circuit.
Claims (5)
低周波ブロックとこれらのブロックに電源を供給する電
源回路ブロックとを備えた半導体集積回路に於て、 前記電源回路ブロックを前記半導体集積回路が設けられ
るチップの周辺に設け、前記チップ周辺と対向しない電
源回路ブロックの３辺を前記低周波ブロックで囲んだこ
とを特徴とした半導体集積回路。1. A semiconductor integrated circuit comprising at least one high frequency block, a plurality of low frequency blocks, and a power supply circuit block for supplying power to these blocks, wherein the power supply circuit block is provided in the semiconductor integrated circuit. The semiconductor integrated circuit is characterized in that the low frequency block surrounds three sides of a power supply circuit block which is provided in the periphery of the chip and is not opposed to the periphery of the chip.
グランドラインを、他のブロックと別に設ける請求項１
記載の半導体集積回路。2. The power supply line and the ground line of the power supply circuit block are provided separately from other blocks.
The semiconductor integrated circuit described.
インを設け、このグランドラインと半導体基板をオーミ
ックコンタクトする請求項１記載の半導体集積回路。3. The semiconductor integrated circuit according to claim 1, wherein a ground line is provided around the power supply circuit block, and the ground line is in ohmic contact with the semiconductor substrate.
電極でシールドする請求項１記載の半導体集積回路。4. The semiconductor integrated circuit according to claim 1, wherein the power supply circuit block is shielded by a second-layer wiring electrode.
で囲む請求項１記載の半導体集積回路。5. The semiconductor integrated circuit according to claim 1, wherein the power supply circuit block is surrounded by a dummy island.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12291188U JPH0639454Y2 (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12291188U JPH0639454Y2 (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244353U JPH0244353U (en) | 1990-03-27 |
| JPH0639454Y2 true JPH0639454Y2 (en) | 1994-10-12 |
Family
ID=31371287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12291188U Expired - Lifetime JPH0639454Y2 (en) | 1988-09-20 | 1988-09-20 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0639454Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814458B (en) * | 2004-12-03 | 2012-05-30 | 罗姆股份有限公司 | Semiconductor device |
-
1988
- 1988-09-20 JP JP12291188U patent/JPH0639454Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244353U (en) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088330B2 (en) | Semiconductor integrated circuit device having LOC type lead frame | |
| JPH04251970A (en) | Method for reducing noise of analog/digital hybrid semiconductor integrated circuit | |
| JPH0151065B2 (en) | ||
| US6121645A (en) | Noise-reducing circuit | |
| KR920005863B1 (en) | Semiconductor intergrated circuit | |
| JPH0639454Y2 (en) | Semiconductor integrated circuit | |
| JP3514221B2 (en) | Printed wiring board | |
| JPH0212027B2 (en) | ||
| JPH0582717A (en) | Semiconductor integrated circuit device | |
| US20040089912A1 (en) | Semiconductor device | |
| JPH02284448A (en) | Semiconductor device | |
| JPH04349640A (en) | Analog-digital hybrid integrated circuit device package | |
| US5148249A (en) | Semiconductor protection device | |
| JPH01112765A (en) | Semiconductor device | |
| JPH0691226B2 (en) | Semiconductor integrated circuit | |
| JPH023952A (en) | Semiconductor integrated circuit | |
| JPS62274761A (en) | Integrated circuit device | |
| JPH05343525A (en) | Semiconductor integrated circuit | |
| JP2819775B2 (en) | Hybrid integrated circuit device | |
| JP3302810B2 (en) | Semiconductor device | |
| JPH0576783B2 (en) | ||
| JPH0251250A (en) | Semiconductor integrated circuit | |
| JPH02132835A (en) | Semiconductor integrated circuit device | |
| JP2919010B2 (en) | Semiconductor integrated circuit mounting structure | |
| JPS60261169A (en) | Integrated circuit device |