JPH0638533A - 中性点クランプｐｗｍ電力変換器の並列接続法 - Google Patents
中性点クランプｐｗｍ電力変換器の並列接続法Info
- Publication number
- JPH0638533A JPH0638533A JP4189336A JP18933692A JPH0638533A JP H0638533 A JPH0638533 A JP H0638533A JP 4189336 A JP4189336 A JP 4189336A JP 18933692 A JP18933692 A JP 18933692A JP H0638533 A JPH0638533 A JP H0638533A
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- switch circuit
- semiconductor switching
- circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体スイッチング素子の並列接続あるいは
電力変換器の多重化を行うとともに高調波の発生を低減
する制御方式を提案することにある。 【構成】 直流電源を直流リンク電圧とした回路に接続
された複数の半導体スイッチング素子と、該半導体スイ
ッチング素子と逆並列に接続された複数の帰還ダイオー
ドおよび前記直流リンク電圧の中性点に接続されたクラ
ンプ用ダイオードとよりなる主スイッチ回路と、該主ス
イッチ回路と同相の出力を分担する同様の回路構成の主
スイッチ回路とを電流平衡リアクトルに接続する。
電力変換器の多重化を行うとともに高調波の発生を低減
する制御方式を提案することにある。 【構成】 直流電源を直流リンク電圧とした回路に接続
された複数の半導体スイッチング素子と、該半導体スイ
ッチング素子と逆並列に接続された複数の帰還ダイオー
ドおよび前記直流リンク電圧の中性点に接続されたクラ
ンプ用ダイオードとよりなる主スイッチ回路と、該主ス
イッチ回路と同相の出力を分担する同様の回路構成の主
スイッチ回路とを電流平衡リアクトルに接続する。
Description
【０００１】
【産業上の利用分野】本発明は、交通分野、電力分野、
産業分野等に用いられる交流電動機の周波数制御等に用
いられる中性点クランプＰＷＭ（パルス幅変調）電力変
換器の並列接続法に関するものである。
産業分野等に用いられる交流電動機の周波数制御等に用
いられる中性点クランプＰＷＭ（パルス幅変調）電力変
換器の並列接続法に関するものである。
【０００２】
【従来の技術】近年、各種の電力用半導体素子の発達と
ともに、これらを用いたインバータの小型化、低コスト
化、高性能化が行われ、それとともに大電力の高性能・
高効率制御も指向されている。そして、一般的に大容量
の交流電力を得る電力変換器としては、サイクロコンバ
ータ等がよく用いられているが、出力における高調波の
みならず、電力系統においても高調波が発生し、高調波
除去のためにアクティブフィルタ等の設置が必要とな
り、回路の複雑化や大幅なコスト高等が問題となってい
る。
ともに、これらを用いたインバータの小型化、低コスト
化、高性能化が行われ、それとともに大電力の高性能・
高効率制御も指向されている。そして、一般的に大容量
の交流電力を得る電力変換器としては、サイクロコンバ
ータ等がよく用いられているが、出力における高調波の
みならず、電力系統においても高調波が発生し、高調波
除去のためにアクティブフィルタ等の設置が必要とな
り、回路の複雑化や大幅なコスト高等が問題となってい
る。
【０００３】また、中性点クランプＰＷＭ電力変換器に
おいて、大容量化に対して半導体スイッチング素子の間
に他の媒介物を用いることなく、半導体スイッチング素
子を直接並列に接続した直接並列接続法も考えられる
が、半導体スイッチング素子の電気的特性の不平衡もあ
り、実用化にあたっては半導体スイッチング素子の選
択、配線の方法等で細心の注意を必要とし、量産が難し
いという問題がある。
おいて、大容量化に対して半導体スイッチング素子の間
に他の媒介物を用いることなく、半導体スイッチング素
子を直接並列に接続した直接並列接続法も考えられる
が、半導体スイッチング素子の電気的特性の不平衡もあ
り、実用化にあたっては半導体スイッチング素子の選
択、配線の方法等で細心の注意を必要とし、量産が難し
いという問題がある。
【０００４】
【発明が解決しようとする課題】本発明は、半導体スッ
チイング素子を用いた電力変換器の大容量化のため、半
導体スイッチング素子の並列接続あるいは電力変換器の
多重化を行い、同時に高調波の発生を低減する制御方式
を提案することにある。
チイング素子を用いた電力変換器の大容量化のため、半
導体スイッチング素子の並列接続あるいは電力変換器の
多重化を行い、同時に高調波の発生を低減する制御方式
を提案することにある。
【０００５】
【課題を解決するための手段】本発明は、直流電源を直
流リンク電圧とした回路に接続された複数の半導体スイ
ッチング素子と、該半導体スイッチング素子と逆並列と
して前記回路に接続された複数の帰還ダイオードおよび
前記直流リンク電圧の中性点に接続されたクランプ用ダ
イオードとよりなる主スイッチ回路と、該主スイッチ回
路と同相の出力を分担する同様の回路構成を持つ主スイ
ッチ回路の出力用の各端子に電流平衡リアクトルを接続
するとともに、各主スイッチ回路の対応する各半導体ス
イッチング素子の制御信号の位相差または制御信号の時
間差をゼロを含めて与えることを特徴とするものであ
る。
流リンク電圧とした回路に接続された複数の半導体スイ
ッチング素子と、該半導体スイッチング素子と逆並列と
して前記回路に接続された複数の帰還ダイオードおよび
前記直流リンク電圧の中性点に接続されたクランプ用ダ
イオードとよりなる主スイッチ回路と、該主スイッチ回
路と同相の出力を分担する同様の回路構成を持つ主スイ
ッチ回路の出力用の各端子に電流平衡リアクトルを接続
するとともに、各主スイッチ回路の対応する各半導体ス
イッチング素子の制御信号の位相差または制御信号の時
間差をゼロを含めて与えることを特徴とするものであ
る。
【０００６】
【作用】このように構成されたものは、直流リンク電圧
を交流に変換する電力変換器の主スイッチ回路に該主ス
イッチ回路と同相の主スイッチ回路を設け、該両主スイ
ッチ回路との間に電流平衡リアクトルを接続し、両主ス
イッチ回路を平衡させて両主スイッチ回路の電流分担を
等しくするとともに、各主スイッチ回路の対応する各半
導体スイッチング素子の制御信号の位相差または制御信
号の時間差をゼロを含めて与えることにより、主スイッ
チ回路の出力電圧波形をより細かく制御し、電流容量を
増大させるのみならず両主スイッチ回路の互いの高調波
を除去することにより出力電圧波形も良好なものとする
ものである。
を交流に変換する電力変換器の主スイッチ回路に該主ス
イッチ回路と同相の主スイッチ回路を設け、該両主スイ
ッチ回路との間に電流平衡リアクトルを接続し、両主ス
イッチ回路を平衡させて両主スイッチ回路の電流分担を
等しくするとともに、各主スイッチ回路の対応する各半
導体スイッチング素子の制御信号の位相差または制御信
号の時間差をゼロを含めて与えることにより、主スイッ
チ回路の出力電圧波形をより細かく制御し、電流容量を
増大させるのみならず両主スイッチ回路の互いの高調波
を除去することにより出力電圧波形も良好なものとする
ものである。
【０００７】
【実施例】以下、本発明を三相の電力変換器のうちの一
相のみを示した図１の回路図に基づいて詳細に説明す
る。Ａは直流リンク電圧を交流に変換する主スイッチ回
路で、該主スイッチ回路Ａは、一対の直流電源２２、２
３を直流リンク電圧Ｖｄとした回路に接続される半導体
スイッチング素子１、２、３、４と該各半導体スイッチ
ング素子と逆並列に接続される帰還ダイオード５、６、
７、８および直流リンク電圧Ｖｄの中性点Ｎに接続され
るクランプ用ダイオード９、１０とよりなるものであ
る。
相のみを示した図１の回路図に基づいて詳細に説明す
る。Ａは直流リンク電圧を交流に変換する主スイッチ回
路で、該主スイッチ回路Ａは、一対の直流電源２２、２
３を直流リンク電圧Ｖｄとした回路に接続される半導体
スイッチング素子１、２、３、４と該各半導体スイッチ
ング素子と逆並列に接続される帰還ダイオード５、６、
７、８および直流リンク電圧Ｖｄの中性点Ｎに接続され
るクランプ用ダイオード９、１０とよりなるものであ
る。
【０００８】Ｂは前記主スイッチ回路Ａと同相分の出力
を分担する主スイッチ回路であり、該主スイッチ回路Ｂ
は主スイッチ回路Ａと同様に、一対の直流電源２２、２
３を直流リンク電圧Ｖｄとした回路に接続される半導体
スイッチング素子１１、１２、１３、１４と該各半導体
スイッチング素子と逆並列に接続される帰還ダイオード
１５、１６、１７、１８および直流リンク電圧Ｖｄの中
性点Ｎに接続されるクランプ用ダイオード１９、２０と
よりなるものである。
を分担する主スイッチ回路であり、該主スイッチ回路Ｂ
は主スイッチ回路Ａと同様に、一対の直流電源２２、２
３を直流リンク電圧Ｖｄとした回路に接続される半導体
スイッチング素子１１、１２、１３、１４と該各半導体
スイッチング素子と逆並列に接続される帰還ダイオード
１５、１６、１７、１８および直流リンク電圧Ｖｄの中
性点Ｎに接続されるクランプ用ダイオード１９、２０と
よりなるものである。
【０００９】２１は主スッチ回路Ａ、Ｂの端子Ｐ、Ｑに
接続される電流平衡リアクトルであり、該電流平衡リア
クトル２１は両主スイッチ回路Ａ、Ｂの電流を平衡させ
て電流分担を等しくするとともに、主スイッチ回路Ａ、
Ｂの各半導体スイッチング素子の制御信号の位相差また
は制御信号の時間差をゼロを含めて、電流平衡リアクト
ル２１に与えることにより出力電圧波形を細かく制御し
互いの高調波を除去するとともに電流容量の増大を行う
ものである。
接続される電流平衡リアクトルであり、該電流平衡リア
クトル２１は両主スイッチ回路Ａ、Ｂの電流を平衡させ
て電流分担を等しくするとともに、主スイッチ回路Ａ、
Ｂの各半導体スイッチング素子の制御信号の位相差また
は制御信号の時間差をゼロを含めて、電流平衡リアクト
ル２１に与えることにより出力電圧波形を細かく制御し
互いの高調波を除去するとともに電流容量の増大を行う
ものである。
【００１０】図２は入力電圧波形と出力電圧波形を示す
もので、図２（ａ）は制御信号を表し、基準正弦波ｅｕ
は三相信号のうちのＵ相分についてのみ示すものであ
る。等価的に示したキャリヤの三角波は、ｅｒ1 〜ｅｒ
4 で示したように位相を９０°ずつずらして与えてい
る。すなわち図１の主スイッチ回路Ａの端子Ｐの信号は
図２（ａ）の実線の三角波ｅｒ1 、ｅｒ3 と関係し、主
スイッチ回路B の端子Ｑの信号は点線の三角波ｅｒ2 、
ｅｒ4 と関係する。従って主スイッチ回路Ａ、Ｂの端子
Ｐ、Ｑの端子電圧の波形は、図２（ｂ）のように各一個
の端子については従来の中性点クランプ電力変換器と同
様に３電圧レベルの波形となり、端子Ｐ、Ｑの電圧波形
ｅｐ、ｅｑの平均値が出力端子Ｒとして電流平衡リアク
トル２１で与えられ、ｅｒ＝（ｅｐ＋ｗｑ）／２の関係
が成立し、図２（ｃ）のように５電圧レベルの波形とな
る。そして同様な電圧レベルの波形がＶ相にも図２
（ｄ）ｅｓのように得られるから、三相の線間には図２
（ｅ）のようにこれらの差電圧ｅｒｓが表れ、９電圧レ
ベルで変化するＰＷＭ波形となる。
もので、図２（ａ）は制御信号を表し、基準正弦波ｅｕ
は三相信号のうちのＵ相分についてのみ示すものであ
る。等価的に示したキャリヤの三角波は、ｅｒ1 〜ｅｒ
4 で示したように位相を９０°ずつずらして与えてい
る。すなわち図１の主スイッチ回路Ａの端子Ｐの信号は
図２（ａ）の実線の三角波ｅｒ1 、ｅｒ3 と関係し、主
スイッチ回路B の端子Ｑの信号は点線の三角波ｅｒ2 、
ｅｒ4 と関係する。従って主スイッチ回路Ａ、Ｂの端子
Ｐ、Ｑの端子電圧の波形は、図２（ｂ）のように各一個
の端子については従来の中性点クランプ電力変換器と同
様に３電圧レベルの波形となり、端子Ｐ、Ｑの電圧波形
ｅｐ、ｅｑの平均値が出力端子Ｒとして電流平衡リアク
トル２１で与えられ、ｅｒ＝（ｅｐ＋ｗｑ）／２の関係
が成立し、図２（ｃ）のように５電圧レベルの波形とな
る。そして同様な電圧レベルの波形がＶ相にも図２
（ｄ）ｅｓのように得られるから、三相の線間には図２
（ｅ）のようにこれらの差電圧ｅｒｓが表れ、９電圧レ
ベルで変化するＰＷＭ波形となる。
【００１１】また、電流平衡リアクトル２１の両端に
は、各主スイッチ回路Ａ、Ｂの半導体スイッチング素子
の通電のタイミングにより、図２（ｆ）に示されるよう
な電圧波形の電圧ｅｌが直接印加される期間があり、こ
のように印可される電圧は間歇的な交番電圧であり、し
かもその繰り返し周波数は、キャリヤ周波数の大略２倍
に等しい値で高く、電圧も直流リンク電圧の半分となる
ため、電流平衡リアクトル２１を大幅に小型化すること
ができる。
は、各主スイッチ回路Ａ、Ｂの半導体スイッチング素子
の通電のタイミングにより、図２（ｆ）に示されるよう
な電圧波形の電圧ｅｌが直接印加される期間があり、こ
のように印可される電圧は間歇的な交番電圧であり、し
かもその繰り返し周波数は、キャリヤ周波数の大略２倍
に等しい値で高く、電圧も直流リンク電圧の半分となる
ため、電流平衡リアクトル２１を大幅に小型化すること
ができる。
【００１２】なお、本発明は図３に示される回路図のよ
うに、交流を直流に交換する中性点クランプＰＷＭ電力
変換器として用いることもできる。ｅｕ、ｅｖ、ｅｗは
三相の入力電源であり、Ｖｄは直流リンク電圧を表して
いる。６１、６２、６３はフィルタ用のコンデンサであ
り、６４、６５、６６はフィルタ用のリアクトルであ
る。端子Ｒ、Ｓ、Ｔはそれぞれ電流平衡リアクトルを経
てこの回路の目的であるコンバータ用の主スイッチ回路
に接続されるが、図３ではそのうちＲ端子の一相分のみ
の回路を示している。また、主スイッチ回路Ｃ、Ｄは、
前記主スイッチ回路Ａ、Ｂと同様の構成であり、主スイ
ッチ回路Ｃは、半導体スイッチング素子３１、３２、３
３、３４と、それらの半導体スイッチング素子と逆並列
に接続される帰還ダイオード３５、３６、３７、３８お
よび直流リンク電圧の中性点Ｎに接続されたクランプ用
ダイオード３９、４０とよりなるものである。
うに、交流を直流に交換する中性点クランプＰＷＭ電力
変換器として用いることもできる。ｅｕ、ｅｖ、ｅｗは
三相の入力電源であり、Ｖｄは直流リンク電圧を表して
いる。６１、６２、６３はフィルタ用のコンデンサであ
り、６４、６５、６６はフィルタ用のリアクトルであ
る。端子Ｒ、Ｓ、Ｔはそれぞれ電流平衡リアクトルを経
てこの回路の目的であるコンバータ用の主スイッチ回路
に接続されるが、図３ではそのうちＲ端子の一相分のみ
の回路を示している。また、主スイッチ回路Ｃ、Ｄは、
前記主スイッチ回路Ａ、Ｂと同様の構成であり、主スイ
ッチ回路Ｃは、半導体スイッチング素子３１、３２、３
３、３４と、それらの半導体スイッチング素子と逆並列
に接続される帰還ダイオード３５、３６、３７、３８お
よび直流リンク電圧の中性点Ｎに接続されたクランプ用
ダイオード３９、４０とよりなるものである。
【００１３】Ｄは前記主スイッチ回路Ｃと同相分の出力
を分担するコンバータ用の主スイッチ回路であり、該主
スイッチ回路Ｄは半導体スイッチング素子４１、４２、
４３、４４と該各半導体スイッチング素子と逆並列に接
続される帰還ダイオード４５、４６、４７、４８および
クランプ用ダイオード４９、５０とよりなるものであ
る。主スイッチ回路Ｃ、Ｄの端子Ｘ、Ｙには電流平衡リ
アクトル５１が接続されており、該電流平衡リアクトル
５１は入力電源ｅｕより流入、又は流出する電流を主ス
イッチ回路Ｃ、Ｄで平衡分担し、電流の平衡を保ち、電
流容量を増すとともに、入力電源に流れる高調波成分を
大幅に低減するものである。
を分担するコンバータ用の主スイッチ回路であり、該主
スイッチ回路Ｄは半導体スイッチング素子４１、４２、
４３、４４と該各半導体スイッチング素子と逆並列に接
続される帰還ダイオード４５、４６、４７、４８および
クランプ用ダイオード４９、５０とよりなるものであ
る。主スイッチ回路Ｃ、Ｄの端子Ｘ、Ｙには電流平衡リ
アクトル５１が接続されており、該電流平衡リアクトル
５１は入力電源ｅｕより流入、又は流出する電流を主ス
イッチ回路Ｃ、Ｄで平衡分担し、電流の平衡を保ち、電
流容量を増すとともに、入力電源に流れる高調波成分を
大幅に低減するものである。
【００１４】
【発明の効果】本発明は前記説明によって明らかなよう
に、両主スイッチ回路との間に電流平衡リアクトルを接
続し、両主スイッチ回路を平衡させて両主スイッチ回路
の電流分担を等しくするとともに各主スイッチ回路の半
導体スイッチング素子の制御信号の位相差または制御信
号の時間差をゼロを含めて電流平衡リアクトルに与える
ことにより、主スイッチ回路の出力電圧波形をより細か
く制御することができるから、波形作成時の自由度が大
きく出力高調波も大幅に低減することができ、また、電
流平衡リアクトルに印加される電圧は直流リンク電圧の
半分の値Ｅ／２であり、周波数は三角波キャリヤ周波数
の大略２倍となるから電流平衡リアクトルを大幅に小型
化ができる等多くの利点を有するもので、大容量化及び
高調波低減化を可能にした中性点クランプＰＷＭ電力変
換器の並列接続法として業界にもたらすところ極めて大
である。
に、両主スイッチ回路との間に電流平衡リアクトルを接
続し、両主スイッチ回路を平衡させて両主スイッチ回路
の電流分担を等しくするとともに各主スイッチ回路の半
導体スイッチング素子の制御信号の位相差または制御信
号の時間差をゼロを含めて電流平衡リアクトルに与える
ことにより、主スイッチ回路の出力電圧波形をより細か
く制御することができるから、波形作成時の自由度が大
きく出力高調波も大幅に低減することができ、また、電
流平衡リアクトルに印加される電圧は直流リンク電圧の
半分の値Ｅ／２であり、周波数は三角波キャリヤ周波数
の大略２倍となるから電流平衡リアクトルを大幅に小型
化ができる等多くの利点を有するもので、大容量化及び
高調波低減化を可能にした中性点クランプＰＷＭ電力変
換器の並列接続法として業界にもたらすところ極めて大
である。
【図１】本発明の実施例を示す回路図である。
【図２】本発明の動作の一例を示す動作波形図である。
【図３】本発明をコンバータとして用いた実施例を示す
回路図である。
回路図である。
Ａ 主スイッチ回路 Ｂ 主スイッチ回路 １ 半導体スイッチング素子 ２ 半導体スイッチング素子 ３ 半導体スイッチング素子 ４ 半導体スイッチング素子 ５ 帰還ダイオード ６ 帰還ダイオード ７ 帰還ダイオード ８ 帰還ダイオード ９ クランプ用ダイオード １０ クランプ用ダイオード １１ 半導体スイッチング素子 １２ 半導体スイッチング素子 １３ 半導体スイッチング素子 １４ 半導体スイッチング素子 １５ 帰還ダイオード １６ 帰還ダイオード １７ 帰還ダイオード １８ 帰還ダイオード １９ クランプ用ダイオード ２０ クランプ用ダイオード ２１ 電流平衡リアクトル
Claims (1)
- 【請求項１】 直流電源を直流リンク電圧とした回路に
接続された複数の半導体スイッチング素子と、該半導体
スイッチング素子と逆並列として前記回路に接続された
複数の帰還ダイオードおよび前記直流リンク電圧の中性
点に接続されたクランプ用ダイオードとよりなる主スイ
ッチ回路と、該主スイッチ回路と同相の出力を分担する
同様の回路構成を持つ主スイッチ回路の出力用の各端子
に電流平衡リアクトルを接続するとともに、各主スイッ
チ回路の対応する各半導体スイッチング素子の制御信号
の位相差または制御信号の時間差をゼロを含めて与える
ことを特徴とする中性点クランプＰＭＷ電力変換器の並
列接続法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189336A JPH0638533A (ja) | 1992-07-16 | 1992-07-16 | 中性点クランプｐｗｍ電力変換器の並列接続法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189336A JPH0638533A (ja) | 1992-07-16 | 1992-07-16 | 中性点クランプｐｗｍ電力変換器の並列接続法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0638533A true JPH0638533A (ja) | 1994-02-10 |
Family
ID=16239638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189336A Withdrawn JPH0638533A (ja) | 1992-07-16 | 1992-07-16 | 中性点クランプｐｗｍ電力変換器の並列接続法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638533A (ja) |
-
1992
- 1992-07-16 JP JP4189336A patent/JPH0638533A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852558A (en) | Method and apparatus for reducing common mode voltage in multi-phase power converters | |
| Matsui et al. | Application of parallel connected NPC-PWM inverters with multilevel modulation for AC motor drive | |
| US6005788A (en) | Hybrid topology for multilevel power conversion | |
| US5016158A (en) | Parallel multi-inverter system and motor drive system using the same | |
| AU2014393710B2 (en) | Multi level inverter | |
| EP0945971A2 (en) | Multi-level phase drivers and static power converters | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| CN112421975A (zh) | 具有afe电力单元相位控制的多电平电力转换器 | |
| CN112737387A (zh) | 电力系统 | |
| CN113544964A (zh) | 级联脉冲宽度调制转换器控制 | |
| Mohamed et al. | Power quality of dual two-level inverter fed open end winding induction motor | |
| JP4096502B2 (ja) | 多重電力変換器の制御装置 | |
| EP0600635A2 (en) | Parallel-connection multiple inverter system and control method therefor | |
| Feng et al. | On the comparison of fundamental and high frequency carrier-based PWM techniques for multilevel NPC inverters | |
| JPH08182342A (ja) | 電力変換器 | |
| Oh et al. | Dead-time compensation of a current controlled inverter using the space vector modulation method | |
| Sanka et al. | Improved Seven-Level Multilevel DC-Link Inverter with Novel Carrier PWM Technique | |
| Soomro et al. | Comparative analysis of modular multilevel converter with cascaded H bridge inverter using five, seven and nine levels | |
| JPH08107698A (ja) | 空間ベクトルｐｗｍ制御方式 | |
| JPH11113257A (ja) | 交流双方向スイッチ形回路を用いた直列形電力系統補償装置 | |
| Hussein et al. | Reduced switch count dual-output T-type multilevel converter | |
| JPH0638533A (ja) | 中性点クランプｐｗｍ電力変換器の並列接続法 | |
| CN117730476A (zh) | 具有多种运行模式的基于单元的多电平转换器和相关联的控制方法 | |
| US20220014112A1 (en) | 3-stage active neutral point clamped (anpc) hybrid converter | |
| Buccella et al. | Single-Phase Chebyshev Algorithm for Harmonics Mitigation in CHB Five-Level Inverters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |