JPH0636613B2 - Color synchronization circuit - Google Patents
Color synchronization circuitInfo
- Publication number
- JPH0636613B2 JPH0636613B2 JP59249123A JP24912384A JPH0636613B2 JP H0636613 B2 JPH0636613 B2 JP H0636613B2 JP 59249123 A JP59249123 A JP 59249123A JP 24912384 A JP24912384 A JP 24912384A JP H0636613 B2 JPH0636613 B2 JP H0636613B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- axis
- circuit
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は色同期回路に関し、特にPAL方式のテレビジ
ヨン信号を用いた映像信号記録再生装置例えばビデオテ
ープレコーダ(VTR)の時間軸補正装置に適用して好
適なものである。The present invention relates to a color synchronizing circuit, and more particularly to a video signal recording / reproducing apparatus using a PAL television signal, for example, a time axis correcting apparatus for a video tape recorder (VTR). It is suitable for application.
PAL方式のテレビジヨン信号においては、互いに90°
の位相差を有する2つの色差信号すなわちU信号及びV
信号を有し、V信号のキヤリアの位相が1水平同期区間
ごとにU信号に対して180°位相反転するようになされ
ている。これに加えて、U及びV信号のキヤリアの位相
は、水平同期信号の時点で90°づつ位相回転するような
周波数をもつており、これに適合するようにカラーバー
ストの位相を反転させるようになされている。90 ° to each other in PAL television signals
Two color difference signals having the phase difference of U signal and V signal
The signal has a signal, and the carrier phase of the V signal is 180 ° phase-inverted with respect to the U signal for each horizontal synchronization section. In addition to this, the carrier phase of the U and V signals has a frequency such that the phase is rotated by 90 ° at the time of the horizontal sync signal, and the phase of the color burst is inverted to conform to this. Has been done.
ところがVTRにおいては、例えばダイナミツクトラツ
キング再生モードのように、記録トラツクを必要に応じ
て飛び飛びに再生する動作モードがあり、この動作モー
ド時には磁気テープからピツクアツプした再生入力信号
に含まれるU及びV信号の位相回りの順序や、V信号の
位相反転順序や、バースト信号の位相反転順序が不連続
になるおそれがある。かかる信号の不連続が生ずると、
後段のビデオ信号処理回路に対して正しい色情報を伝達
できなくなる。However, the VTR has an operation mode such as a dynamic tracking reproduction mode in which recording tracks are reproduced intermittently as needed. In this operation mode, U and V included in the reproduction input signal picked up from the magnetic tape are used. There is a possibility that the order around the phase of the signal, the phase inversion order of the V signal, and the phase inversion order of the burst signal become discontinuous. When such a signal discontinuity occurs,
Correct color information cannot be transmitted to the video signal processing circuit in the subsequent stage.
かかる問題を解決するため従来、第6図の構成の時間軸
補正装置1が用いられていた。第6図において磁気テー
プからピツクアツプされた再生ビデオ入力信号VDINが
遅延回路2を通じて時間軸補正回路3のアナログ−デイ
ジタル変換回路4に入力される。アナログ−デイジタル
変換回路4に対するサンプリングクロツク信号SAM
(サブキヤリア周波数SCに対して4SCの周波数を有
する)は、サンプリングクロツク発生回路5において発
生される。In order to solve such a problem, the time axis correction device 1 having the configuration shown in FIG. 6 has been conventionally used. In FIG. 6, the reproduced video input signal VD IN picked up from the magnetic tape is input to the analog-digital conversion circuit 4 of the time axis correction circuit 3 through the delay circuit 2. Sampling clock signal SAM for analog-to-digital conversion circuit 4
(Having a frequency of 4 SC with respect to the subcarrier frequency SC ) is generated in the sampling clock generation circuit 5.
ここでサンプリングクロツク発生回路5は再生ビデオ入
力信号VDINに含まれるバースト信号に基づいてこれに
同期したサンプリングパルスSAMを発生する。Here, the sampling clock generation circuit 5 generates a sampling pulse SAM synchronized with the burst signal included in the reproduced video input signal VD IN .
遅延回路2はサンプリングクロツク発生回路5において
サンプリングパルスSAMを発生するに必要な時間に相
当する遅延時間を有し、かくしてサンプリングクロツク
発生回路5がバースト信号に基づいてサンプリングパル
スSAMをアナログ−デイジタル変換回路4に供給して
アナログ−デイジタル変換回路4を動作開始した後のタ
イミングで、遅延回路2を介してバースト信号がアナロ
グ−デイジタル変換回路4に供給されるようになされ、
かくして時間軸補正回路3に対してバースト信号をビデ
オ信号と一緒に時間軸補正回路3に取込むことができる
ようになされている。The delay circuit 2 has a delay time corresponding to the time required to generate the sampling pulse SAM in the sampling clock generation circuit 5, and thus the sampling clock generation circuit 5 converts the sampling pulse SAM into analog-digital based on the burst signal. A burst signal is supplied to the analog-digital conversion circuit 4 via the delay circuit 2 at a timing after the analog signal is supplied to the conversion circuit 4 and the analog-digital conversion circuit 4 starts operating.
Thus, the burst signal can be taken into the time-axis correction circuit 3 together with the video signal.
アナログ−デイジタル変換回路4において、デイジタル
信号に変換された再生ビデオ入力信号VDINは、メモリ
6にサンプリングパルスSAMと同期した書込クロツク
パルス(図示せず)によつて取込まれる。メモリ6のデ
ータは、読出クロツク(図示せず)によつて所定の基準
周期で読出され、デイジタル−アナログ変換回路7にお
いてアナログビデオ信号S1に変換された後、YC分離
回路8に供給される。In the analog-to-digital conversion circuit 4, the reproduced video input signal VD IN converted into a digital signal is taken into the memory 6 by a write clock pulse (not shown) synchronized with the sampling pulse SAM. The data in the memory 6 is read at a predetermined reference cycle by a read clock (not shown), converted into an analog video signal S1 in the digital-analog conversion circuit 7, and then supplied to the YC separation circuit 8.
かくしてYC分離回路8に入力されるビデオ信号S1は
所定の基準周期に時間軸補正されたものになり、YC分
離回路8において分離された輝度信号Yが加算回路9に
直接出力されるのに対して、分離された色信号Cが色同
期回路10に与えられて色同期をとつた後加算回路9に
供給される。Thus, the video signal S1 input to the YC separation circuit 8 is time-axis corrected to the predetermined reference period, and the luminance signal Y separated in the YC separation circuit 8 is directly output to the addition circuit 9. Then, the separated color signal C is supplied to the color synchronizing circuit 10 to be color-synchronized and then supplied to the adding circuit 9.
色同期回路10は色信号CをUV分離回路15において
受け、分離したV信号及びU信号をそれぞれデコード回
路16及び17に入力する。これに加えてU信号に含ま
れているバースト信号BUをバースト抜取回路18にお
いて抜取つてデコードキヤリア発生回路19に与える。The color synchronizing circuit 10 receives the color signal C in the UV separation circuit 15, and inputs the separated V signal and U signal to the decoding circuits 16 and 17, respectively. Additionally give connexion decode wire carrier rear generator 19 sampling the burst signal B U burst sampling circuit 18 included in the U signal.
デコードキヤリア発生回路19はV軸及びU軸キヤリア
信号SV1及びSU1を発生してそれぞれデコード回路
16及び17に入力し、かくしてデコード回路16及び
17においてベースバンド(PAL方式のフオーマツト
に変換される前の色信号と同様の原信号をいう)のV信
号V0及びU信号U0を発生してそれぞれエンコード回
路20及び21に供給する。The decode carrier generation circuit 19 generates V-axis and U-axis carrier signals SV1 and SU1 and inputs them to the decode circuits 16 and 17, respectively, and thus, in the decode circuits 16 and 17, the baseband (before conversion to the PAL format format). V signals V0 and U signals U0 (which are the same as the original signals similar to the color signals) are generated and supplied to the encoding circuits 20 and 21, respectively.
ベースバンドのV信号V0はV検出回路22に与えら
れ、当該ライン(水平方向の走査線)のV信号の向きが
検出される。その結果現在処理されているラインのVの
向きを表す検出信号S2が一致不一致検出回路23に供
給され、基準V軸信号REFVと比較される。一致不一
致検出回路23は現在処理されているラインのV信号の
向きと基準V軸信号REFVの向きとが一致しないと
き、例えば論理「1」の検出信号S3を得てこれを切換
回路24に切換制御信号として与える。The baseband V signal V0 is applied to the V detection circuit 22, and the direction of the V signal of the line (scanning line in the horizontal direction) is detected. As a result, the detection signal S2 indicating the V direction of the line currently being processed is supplied to the match / mismatch detection circuit 23 and compared with the reference V-axis signal REFV. When the direction of the V signal of the line currently being processed does not match the direction of the reference V-axis signal REFV, the match / mismatch detection circuit 23 obtains a detection signal S3 of logic "1" and switches it to the switching circuit 24. It is given as a control signal.
一方切換回路24にはV軸エンコードキヤリア発生回路
25から供給される+V軸及び−V軸キヤリア信号SV
P及びSVMが供給される。V軸エンコードキヤリア発
生回路25は移相回路26を介して基準サブキヤリアR
EFSCが供給され、これにより基準サブキヤリアRE
FSCの移相に同期して変化し、かつ互いに逆位相の+
V軸及び−V軸エンコードキヤリア信号SVP及びSV
Mを発生する。On the other hand, the switching circuit 24 supplies the + V-axis and -V-axis carrier signals SV supplied from the V-axis encode carrier generating circuit 25.
P and SVM are provided. The V-axis encode carrier generation circuit 25 receives the reference subcarrier R via the phase shift circuit 26.
EFSC is supplied, which allows the reference subcarrier RE
It changes in synchronism with the phase shift of FSC, and is in the opposite phase of +
V-axis and -V-axis encode carrier signals SVP and SV
Generate M.
かくして一致不一致検出回路23が現在処理されている
ラインのV信号の向きが、基準V軸信号REFVの向き
に一致していることを検出したとき、当該一致した向き
のエンコードキヤリア信号SVP又はSVMを切換回路
24において選択してエンコード回路20に対してV軸
エンコードキヤリア信号VEN0として供給する。これ
に対して現在処理されているラインのVの向きが基準V
軸信号REFVの向きと一致しなかつたときには、検出
信号S2が表すVの向きとは逆向きのエンコードキヤリ
アを切換回路24においてSVP又はSVMを選択して
エンコード回路20に対するV軸エンコードキヤリア信
号VEN0として供給する。かくしてエンコード回路2
0には、常に基準V軸信号REFVの向きと同じ向きの
V軸エンコードキヤリア信号VEN0が供給されること
になる。Thus, when the match / mismatch detection circuit 23 detects that the direction of the V signal of the line currently being processed matches the direction of the reference V-axis signal REFV, it outputs the encoded carrier signal SVP or SVM of the matched direction. It is selected by the switching circuit 24 and supplied to the encoding circuit 20 as a V-axis encode carrier signal VEN0. On the other hand, the V direction of the line currently being processed is the reference V
When the direction does not match the direction of the axis signal REFV, an encoding carrier having a direction opposite to the direction of V represented by the detection signal S2 is selected by the switching circuit 24 as SVP or SVM to be used as the V-axis encoding carrier signal VEN0 for the encoding circuit 20. Supply. Thus the encoding circuit 2
0 is always supplied with the V-axis encode carrier signal VEN0 having the same direction as that of the reference V-axis signal REFV.
これに対して移相回路26を通じて得られる基準サブキ
ヤリア信号REFSCがエンコード回路21に対してU
軸エンコードキヤリア信号UEN0として与えられる。On the other hand, the reference subcarrier signal REFSC obtained through the phase shift circuit 26 is applied to the encoder circuit 21 by U
It is provided as the axis encode carrier signal UEN0.
このようにしてエンコード回路20及び21の出力端
に、それぞれ基準信号と同期したV信号及びU信号V1
及びU1が得られ、これが加算回路27において合成さ
れて基準信号と色同期がとれた色信号C0として加算回
路9に供給される。その結果加算回路9の出力端には、
色同期回路10において基準信号と色同期がとれた色信
号を含んでなるコンポジツトビデオ出力信号VDOUTが
得られることになる。In this way, the V signal and the U signal V1 synchronized with the reference signal are output to the output terminals of the encoding circuits 20 and 21, respectively.
And U1 are obtained, which are combined in the adder circuit 27 and supplied to the adder circuit 9 as a color signal C0 which is color-synchronized with the reference signal. As a result, at the output end of the adder circuit 9,
In the color synchronizing circuit 10, a composite video output signal VD OUT including a color signal that is color-synchronized with the reference signal is obtained.
ここで、基準信号は例えば放送局の局基準信号が用いら
れる。第6図の従来の時間軸補正装置1によれば,時間
軸補正回路3のメモリ6に対して再生ビデオ入力信号V
DINのバースト信号及びビデオ信号を取込むと共に、当
該バースト信号に基づいて色同期回路10においてデコ
ードキヤリア信号SV1及びSU1を発生することによ
つてベースバンドのV信号V0及びU信号U0を得るよ
うにし、このベースバンドのV信号V0及びU信号U0
を基準サブキヤリアREFSCに同期したV軸及びU軸
エンコードキヤリア信号VEN0及びUEN0を用いて
エンコードするようにしたことにより、基準同期信号の
V信号の同期の変化と一致した変化をするV信号を含ん
でなるビデオ出力信号VDOUTを得ることができる。Here, as the reference signal, for example, a station reference signal of a broadcasting station is used. According to the conventional time axis correction device 1 of FIG. 6, the reproduced video input signal V is supplied to the memory 6 of the time axis correction circuit 3.
In order to obtain the baseband V signal V0 and U signal U0 by taking in the D IN burst signal and the video signal, and generating the decode carrier signals SV1 and SU1 in the color synchronization circuit 10 based on the burst signal. The baseband V signal V0 and U signal U0
Is encoded by using the V-axis and U-axis encoding carrier signals VEN0 and UEN0 synchronized with the reference subcarrier REFSC, thereby including a V signal that changes in synchronization with the change in synchronization of the V signal of the reference synchronization signal. The video output signal VD OUT can be obtained.
第6図の従来の時間軸補正装置1のように構成すると、
時間軸補正回路3にビデオデータと共にバースト信号を
取込むようにしたので、再生ビデオ入力信号VDINを遅
延回路2を介して時間軸補正回路3に入力しなければな
らない点に問題がある。When configured as the conventional time axis correction apparatus 1 of FIG. 6,
Since the burst signal is taken into the time axis correction circuit 3 together with the video data, there is a problem in that the reproduced video input signal VD IN must be input to the time axis correction circuit 3 via the delay circuit 2.
すなわち再生ビデオ入力信号VDINの周波数帯域は非常
に広いので、遅延回路2として、かかる広帯域のビデオ
信号を特性を劣化させることなく通過させるために高性
能のものを用意する必要がある。ところがかかる広帯域
高性能の遅延回路は全体としての寸法形状が大きくなる
ことを避け得ず、かかる大型の遅延回路を用いても実際
上遅延時間の温度特性等によつて色信号の位相が変化す
ることを避け得ず、この変化を補正するためのループが
別途必要になる問題がある。That is, since the frequency band of the reproduced video input signal VD IN is extremely wide, it is necessary to prepare a high-performance delay circuit 2 for allowing the wideband video signal to pass without deteriorating the characteristics. However, such a wideband and high performance delay circuit inevitably increases in size and shape, and even if such a large delay circuit is used, the phase of the color signal actually changes due to the temperature characteristics of the delay time and the like. This is unavoidable, and there is a problem that a loop for correcting this change is separately required.
また、色同期回路10において、バースト信号BUから
デコードキヤリアSV1及びSU1を得るためにはAP
C回路が必要であるが、当該APC回路として不連続な
キヤリアに瞬時に追従するものを用いなければならず、
このため従来はゲート発振器を用いるようになされてい
た。しかしこのゲート発振器は他の回路要素からの飛込
み等に起因するノイズによつて誤動作し易い欠点があつ
た。AP Further, in the color synchronization circuit 10, in order to obtain a decoded wire carrier rear SV1 and SU1 burst signal B U is
A C circuit is required, but as the APC circuit, a circuit that instantly follows a discontinuous carrier must be used.
Therefore, conventionally, a gate oscillator has been used. However, this gate oscillator has a drawback that it is apt to malfunction due to noise caused by jumping in from other circuit elements.
本発明は以上の点を考慮してなされたもので、時間軸補
正回路3に再生ビデオ入力信号VDINを取込む際に、バ
ースト信号を取込む必要性をなくすことによつて、上述
の問題点を一挙に解決しようとするものである。The present invention has been made in consideration of the above points, and eliminates the above-mentioned problem by eliminating the need to capture a burst signal when capturing the reproduced video input signal VD IN into the time base correction circuit 3. The idea is to solve all the points at once.
かかる問題点を解決するため本発明においては、再生ビ
デオ入力信号VDINの色情報PBC0及び基準信号の色
情報REFC0を色合せ制御回路35において比較して
当該差異に相当する色合せ制御信号CCTLを発生し、
この色合せ制御信号CCTLに基づいて基準信号のサブ
キヤリアREFSCの位相をデコードキヤリア発生回路
40において切換制御することによつて再生ビデオ入力
信号VDINの色情報PBC0と一致するV軸及びU軸デ
コードキヤリア信号VCR及びUCRを発生し、また基
準信号のサブキヤリアREFSCに基づいて当該基準信
号の色情報REFC0と一致するV軸及びU軸エンコー
ドキヤリア信号VEN及びUENをエンコードキヤリア
発生回路49において発生し、V軸及びU軸エンコード
キヤリアVCR及びUCRによつて再生ビデオ入力信号
VDINから分離されたV及びU信号をデコードすること
によりベースバンドの色信号を得、このベースバンドの
色信号をV軸及びU軸エンコードキヤリアVEN及びU
ENによつてエンコードすることにより基準信号の色情
報REFC0と同期した色信号C0を得るようにする。In order to solve such a problem, in the present invention, the color matching control circuit 35 compares the color information PBC0 of the reproduction video input signal VD IN and the color information REFC0 of the reference signal to obtain the color matching control signal CCTL corresponding to the difference. Occurs,
By controlling the phase of the subcarrier REFSC of the reference signal on the basis of the color matching control signal CCTL in the decoding carrier generation circuit 40, the V-axis and U-axis decoding carriers that match the color information PBC0 of the reproduced video input signal VD IN can be obtained. V-axis and U-axis encoding carrier signals VEN and UEN that generate signals VCR and UCR and that match the color information REFC0 of the reference signal based on the sub-carrier REFSC of the reference signal are generated in the encoding carrier generation circuit 49, and the V-axis is generated. And U-axis encoding Carriers VCR and UCR are used to decode the V and U signals separated from the reproduced video input signal VD IN to obtain a baseband color signal, and the baseband color signal is used for the V-axis and U-axis. Encoding carrier VEN and U
By encoding with EN, a color signal C0 synchronized with the color information REFC0 of the reference signal is obtained.
色合せ制御回路35は、再生ビデオ入力信号VDINの再
生色情報PBC0が基準信号の色情報REFC0とどの
ように相違するかを検出して対応する色合せ制御信号C
CTLを得る。この色合せ制御信号CCTLを受けるデ
コードキヤリア発生回路40は基準サブキヤリアREF
SCの位相を色合せ制御信号CCTLによつて切換制御
することにより、基準サブキヤリアREFSCから再生
色情報PBC0と一致するV軸及びU軸デコードキヤリ
アVCR及びUCRを発生し、このデコードキヤリアに
よつて再生ビデオ入力信号VDINから分離されたV信号
及びU信号をベースバンドの色信号にデコードする。The color matching control circuit 35 detects how the reproduced color information PBC0 of the reproduced video input signal VD IN differs from the color information REFC0 of the reference signal and detects the corresponding color matching control signal C.
Get the CTL. The decode carrier generation circuit 40 receiving the color matching control signal CCTL is a reference sub carrier REF.
By switching control of the phase of SC by the color matching control signal CCTL, V-axis and U-axis decoding carriers VCR and UCR that match the reproduction color information PBC0 are generated from the reference sub-carrier REFSC, and reproduction is performed by this decoding carrier. The V and U signals separated from the video input signal VD IN are decoded into baseband color signals.
かくしてベースバンドの色信号V0及びU0は基準サブ
キヤリアREFSCに相当するキヤリアを有し、かつ再
生ビデオ入力信号VDINのV信号及びU信号のビデオ信
号を含むことになる。Thus, the baseband color signals V0 and U0 have carriers corresponding to the reference subcarrier REFSC and include the V signal of the reproduced video input signal VD IN and the video signal of the U signal.
一方エンコードキヤリア発生回路49から発生されるV
軸及びU軸エンコードキヤリアVEN及びUENを用い
てベースバンドの色信号V0及びU0がエンコードさ
れ、かくしてベースバンドの色信号V0及びU0が基準
信号がもつている基準色情報と一致する色情報をもつた
色信号V1及びU1に変換される。かくして基準信号に
色同期した色信号C0を得ることができる。On the other hand, V generated by the encode carrier generating circuit 49
Axis and U-axis encoding carriers VEN and UEN are used to encode the baseband color signals V0 and U0, and thus the baseband color signals V0 and U0 have color information that matches the reference color information that the reference signal has. Converted into color signals V1 and U1. Thus, the color signal C0 color-synchronized with the reference signal can be obtained.
以下図面について本発明の一実施例を詳述する。第6図
との対応部分に同一符号を付して示す第1図において、
再生ビデオ入力信号VDINは直接時間軸補正回路3のア
ナログ−デイジタル変換回路4に入力され、サンプリン
グクロツク発生回路5において再生ビデオ入力信号VD
INに含まれているバーストから作られたサンプリングパ
ルスSAMによつてサンプリングされた再生ビデオ入力
データがメモリ6に書込まれる。An embodiment of the present invention will be described in detail below with reference to the drawings. In FIG. 1 in which parts corresponding to those in FIG.
The reproduced video input signal VD IN is directly input to the analog-digital conversion circuit 4 of the time axis correction circuit 3, and the sampling clock generation circuit 5 reproduces the video input signal VD IN.
The reproduced video input data sampled by the sampling pulse SAM made from the burst contained in IN is written in the memory 6.
ここでメモリ6には再生ビデオ入力信号VDINのうちビ
デオ信号(すなわち輝度信号Y及び色信号C)だけを書
込むようになされている。これに対して再生ビデオ入力
信号VDINの色情報は再生色情報入力回路31を通じて
入力するようになされ、バースト信号をメモリ6に書込
まないようになされている。Here, only the video signal (that is, the luminance signal Y and the color signal C) of the reproduced video input signal VD IN is written in the memory 6. On the other hand, the color information of the reproduced video input signal VD IN is input through the reproduced color information input circuit 31, and the burst signal is not written in the memory 6.
再生色情報入力回路31は再生ビデオ入力信号VDINを
受けて再生色情報PBC0の第1の色情報としてV信号
V11を発生する。ここでV信号V11は、各ラインご
とにベースバンドのV信号を反転させるか否かを表す信
号でなり、第2図に示すように反転しないとき論理
「1」(+Vの状態を表す)、反転したとき論理「0」
(−Vの状態を表す)に変化する。ここで第2図は、P
AL方式のテレビジヨン信号のフオーマツトを示し、第
1フイールドの最初の水平同期信号の発生時点t0にお
けるV信号の位相を基準として(これを+Vの方向とし
て)、以後1水平同期区間(すなわち1Hの区間)が経
過するごとにV信号V11の位相が交互に反転して行く
(すなわち−V、+V、0V……の順序で)ことを表し
ている。かくしてV信号V11は1ビツトのデイジタル
信号で表される。The reproduction color information input circuit 31 receives the reproduction video input signal VD IN and generates the V signal V11 as the first color information of the reproduction color information PBC0. Here, the V signal V11 is a signal indicating whether or not to invert the baseband V signal for each line. As shown in FIG. 2, when it is not inverted, a logic "1" (represents a + V state), Logic "0" when inverted
(Represents the state of -V). Here, FIG. 2 shows P
The format of the AL type television signal is shown, and the phase of the V signal at the time point t 0 of the first horizontal synchronizing signal of the first field is used as a reference (this is the + V direction), and thereafter one horizontal synchronizing section (that is, 1H). It means that the phase of the V signal V11 is alternately inverted (that is, in the order of −V, + V, 0V ... Thus, the V signal V11 is represented by a 1-bit digital signal.
再生色情報入力回路31は再生色情報PBC0の第2の
色情報として、カラーバストの向きを表すNI信号NI
11を送出する。ここでNI信号NI11は第2図に示
すように、第1フイールドの第1番目の水平同期信号が
発生した時点t0におけるカラーバーストの方向を論理
「1」(この状態を符号Iで表す)で示し、この状態か
ら逆方向の向きになつたとき論理「0」(これを符号N
で表す)を示す。The reproduction color information input circuit 31 uses the NI signal NI indicating the direction of the color bust as the second color information of the reproduction color information PBC0.
11 is sent out. Here, the NI signal NI11 is, as shown in FIG. 2, a logical "1" (this state is represented by symbol I) indicating the direction of the color burst at the time t 0 when the first horizontal synchronizing signal of the first field is generated. , The logic "0" (this is referred to as the sign N
Represents).
第2図において、PAL方式のテレビジヨン信号のフオ
ーマツトは次の条件の下に表現されている。すなわち第
1フイールドの最初の水平同期信号のV信号を基準とし
て以下順次続く水平同期信号の時点におけるV信号の位
相を順次ベクトルとして表す。ここでV信号のベクトル
は1Hごとに反転されるが、第2図においてはV信号の
ベクトルを反転させない表現形式で表しており、これを
第3図に示すように、V軸として表現する。このように
表現すると、U信号は+V信号に対して90°だけ位相が
遅れた信号であるので、これを第3図に示すように、−
U軸の信号としてV軸のベクトルから90°進んだベクト
ルで表現する。このように表現すると、非反転時のバー
スト信号BUは第3図に示すように、V軸のベクトルに
対して45°進んだベクトルで表現し得ることになる。In FIG. 2, the format of the PAL television signal is expressed under the following conditions. That is, with respect to the V signal of the first horizontal synchronizing signal of the first field as a reference, the phase of the V signal at the time point of the succeeding horizontal synchronizing signals is sequentially represented as a vector. Although the vector of the V signal is inverted every 1H, the vector of the V signal is shown in FIG. 2 in a non-inverted representation format, which is represented as the V axis as shown in FIG. Expressed in this way, the U signal is a signal whose phase is delayed by 90 ° with respect to the + V signal, and as shown in FIG.
It is represented by a vector that is advanced by 90 ° from the V-axis vector as the U-axis signal. When expressed in this manner, the burst signal B U noninverting time, as shown in FIG. 3, so that can be represented by 45 ° advanced vector to the vector of the V axis.
かかる条件の下にPAL方式のテレビジヨン信号のフオ
ーマツトを描いてみると、第1フイールドについては、
第2図(A1)〜(A4)に示すように、V軸のベクト
ルが時点t0における位相を基準として1Hづつ経過す
る間に90°だけ位相回転して遅れて行く関係にあり、こ
れに応じて−U軸(従つてU軸)の位相も90°づつ遅れ
て行くように位相回転することになる。これに対してバ
ースト信号BUは、時点t0から2Hの時間が経過する
ごとに位相が順次反転して行くものとして表すことがで
きる。このバースト信号BUを表すベクトルが時点t0
の向きと同じであるか否かをNI信号(第2図(A
3))で表す。Drawing the format of a PAL television signal under these conditions, the first field is as follows:
As shown in FIGS. 2 (A1) to (A4), there is a relationship in which the vector on the V-axis is rotated by 90 ° and delayed while passing 1H each with respect to the phase at time t 0 as a reference. Correspondingly, the phase of the −U axis (and hence the U axis) is also rotated by 90 °. This burst signal B U respect can be expressed as a phase every time the 2H elapses from the time t 0 is successively reversed. The vector representing this burst signal B U is at time t 0
The NI signal (Fig. 2 (A
3)).
ここで、実際上サブキヤリアの周波数は、水平同期信号
の周波数に対して割切れない値に選定されており、1フ
イールド区間の間に水平同期信号に対して180°のオフ
セツトをもつている。これに対してNI信号は2Hごと
に反転動作して行くので、NI信号NI11の論理レベ
ルとバースト信号BUの向きとの間の定義が、奇数フイ
ールドと偶数フイールドとで逆になる。すなわち、奇数
フイールドについて、その最初の1Hの区間においてバ
ースト信号BUが第3図の角度にあるときNI信号NI
11が「N」であると定義するのに対して、偶数フイー
ルドでは、180°位相回転した位相のとき論理「N」で
あると定義する。Here, the frequency of the subcarrier is practically selected to be a value that is not divisible by the frequency of the horizontal synchronizing signal, and has an offset of 180 ° with respect to the horizontal synchronizing signal during one field section. On the other hand, since the NI signal inverts every 2H, the definition between the logical level of the NI signal NI11 and the direction of the burst signal BU is reversed between the odd field and the even field. That is, for the odd field, when the burst signal BU is at the angle of FIG. 3 in the first 1H section, the NI signal NI
11 is defined as "N", while for even fields it is defined as a logical "N" for a phase rotated 180 °.
一方第2図(A1)においては、非反転V軸の位相回り
を表したが、実際上V信号は1Hごとに位相を反転させ
る。そこでV信号が時点t0におけるベクトルの向きに
対して反転したか否かをV信号V11(第2図(A
4))で表す。On the other hand, in FIG. 2 (A1), the phase around the non-inverted V-axis is shown, but the phase of the V signal is actually inverted every 1H. Therefore, it is determined whether or not the V signal is inverted with respect to the direction of the vector at the time point t 0 by the V signal V11 (see FIG.
4)).
このようにすれば、順次続く各フイールドについてその
最初の同期信号が発生した時点における色情報を特定す
ることができるが、第1フイールドの開始時点t0にお
けるV軸及び−U軸の位相と、バースト信号BUの位相
と一致するフイールドになるまでには、第3図(B1)
〜(B4)、(C1)〜(C4)……(H1)〜(H
4)に示すように、8フイールド分の位相回りを経なけ
れば同じ位相関係に戻ることができない。このことは第
1フイールド〜第8フイールドの開始時点において、そ
れぞれ特定の色情報を指定しなければ標準テレビジヨン
方式のフオーマツトの色同期をとることができないこと
を意味している。In this way, it is possible to specify the color information at the time when the first synchronization signal is generated for each field that successively follows, but the phase of the V axis and the -U axis at the start time t 0 of the first field, to reach a field that matches the burst signal B U phase, the third view (B1)
~ (B4), (C1) ~ (C4) ... (H1) ~ (H
As shown in 4), it is impossible to return to the same phase relationship without going through the phase rotation of 8 fields. This means that at the start of the first to eighth fields, the color synchronization of the standard television format format cannot be achieved unless specific color information is designated.
また、第2図から明らかなように、順次続く水平同期区
間について、V信号の位相回り及びバースト信号の反転
の仕方は、第1及び第6フイールド、第3及び第8フイ
ールド、第5及び第2フイールド、第7及び第4フイー
ルドについて対比してみると、H/2だけタイミングが
ずれている点が異なることを除いて互いにほぼ同じであ
る。そこでこの一対のフイールドの色信号を互いに同一
のデータであるとして処理した後、奇数及び偶数の差異
として判別して出力するタイミングを区別すれば、各フ
イールドの色信号を誤りなく出力できることになる。こ
のフイールドの差異は、各フイールドごとにビデオ信号
に付されているいわゆるフイールドOE信号によつて区
別できる。Further, as is apparent from FIG. 2, in the successive horizontal synchronization sections, the method of inverting the phase of the V signal and the inversion of the burst signal are as follows: 1st and 6th fields, 3rd and 8th fields, 5th and 5th fields. Comparing the 2 field, the 7th field and the 4th field, they are almost the same except that the timing is shifted by H / 2. Therefore, if the color signals of the pair of fields are processed as the same data and then the difference between odd and even is discriminated and the output timing is distinguished, the color signals of each field can be output without error. This difference in field can be distinguished by a so-called field OE signal attached to the video signal for each field.
そこで再生色情報入力回路31は、再生ビデオ入力信号
VDINに基づいて、各フイールドごとにV軸の位相、バ
ースト信号の位相及び当該フイールドの奇偶をそれぞれ
判断することによつて、到来したフイールドが第1〜第
8フイールドのうちのどれであるかを判断してこれを3
ビツトの信号すなわちV信号V11、NI信号NI1
1、フイールドOE信号OE11として出力する。Therefore, the reproduction color information input circuit 31 determines the phase of the V axis, the phase of the burst signal, and the odd / even of the field, for each field, based on the reproduction video input signal VD IN. Determine which one of the 1st to 8th fields and set this to 3
Bit signal, that is, V signal V11, NI signal NI1
1, output as a field OE signal OE11.
かくしてメモリ6には、再生ビデオ入力信号VDINの1
フイールド分の映像信号が、各フイールドごとにV信号
V11及びNI信号I11でなる2ビツトの再生色情報
PBC0を付加して書込まれる。Thus, in the memory 6, 1 of the reproduced video input signal VD IN
A video signal for a field is written by adding 2-bit reproduction color information PBC0 consisting of a V signal V11 and an NI signal I11 for each field.
メモリ6から読出されたビデオデータは、デイジタル−
アナログ変換回路7においてアナログ信号に変換された
後、YC分離回路8に送出される際に、当該1フイール
ド分の映像信号に付けられていたV信号及びNI信号が
読出されて色合せ制御回路35にV信号V12及びNI
信号NI12として供給される。The video data read from the memory 6 is digital-
After being converted into an analog signal in the analog conversion circuit 7, when being sent to the YC separation circuit 8, the V signal and the NI signal attached to the video signal for one field are read out and the color matching control circuit 35 is read. V signal V12 and NI
It is supplied as signal NI12.
色合せ制御回路35は、再生ビデオ入力信号VDINから
抽出された再生色信号PBC0の内容を、基準色情報R
EFC0と比較して、再生色情報PBC0が基準色信号
REFC0と一致しないとき、これを一致させるような
制御信号CCTLを出力するもので、第1及び第2の色
情報比較回路36及び37と、反転制御回路38とを含
んでなる。The color matching control circuit 35 sets the content of the reproduction color signal PBC0 extracted from the reproduction video input signal VD IN to the reference color information R.
When the reproduced color information PBC0 does not match the reference color signal REFC0 as compared with EFC0, a control signal CCTL for matching the reproduced color information PBC0 is output, and the first and second color information comparison circuits 36 and 37 are provided. And an inversion control circuit 38.
第1の色情報比較回路36は、第4図に示すように、メ
モリ6から到来するV信号V12をイクスクルーシブオ
ア回路EX1において基準V信号REFVと比較し、一
致したとき論理「0」となり、かつ不一致のとき論理
「1」となる色制御信号CCTL1を発生する。As shown in FIG. 4, the first color information comparison circuit 36 compares the V signal V12 coming from the memory 6 with the reference V signal REFV in the exclusive OR circuit EX1, and when they match, it becomes a logic "0". , And a color control signal CCTL1 having a logic "1" is generated when they do not match.
また色情報比較回路36は、メモリ6から到来するNI
信号NI12を第2のイクスクルーシブオア回路EX2
において受け、基準NI信号REFNIと比較してその
比較出力NI13をフリツプフロツプ回路FF1のD入
力端に供給する。フリツプフロツプ回路FF1のクロツ
ク入力端には、基準V信号REFVがインバータINに
おいて反転されて供給され、これにより基準V信号RE
FVの立下りによつてイクスクルーシブオア回路EX2
の出力をフリツプフロツプ回路FF1に読込むようにな
されている。Further, the color information comparison circuit 36 receives the NI data coming from the memory 6.
The signal NI12 is fed to the second exclusive OR circuit EX2.
The reference output NI13 is compared with the reference NI signal REFNI and the comparison output NI13 is supplied to the D input terminal of the flip-flop circuit FF1. The reference V signal REFV is inverted by the inverter IN and supplied to the clock input terminal of the flip-flop circuit FF1.
The exclusive OR circuit EX2 by the fall of FV
Is read into the flip-flop circuit FF1.
ここで再生NI信号NI12は第2図について上述した
ように、1周期がV信号V12の2周期区間に相当し、
従つてV信号V12が+Vから−Vに移る時点は、丁度
NI信号NI12のレベルが論理「1」又は「0」に安
定した状態にある。かくしてNI信号NI12及びRE
FNIの比較が安定になされている間に、イクスクルー
シブオア回路EX2の判定結果をフリツプフロツプ回路
FF1に読込むことができる。かくしてフリツプフロツ
プ回路FF1のQ出力が色情報比較回路36の比較結果
出力NI14として第3のイクスクルーシブオア回路E
X3で構成された反転制御回路38に供給される。Here, as described above with reference to FIG. 2, one cycle of the reproduced NI signal NI12 corresponds to two cycles of the V signal V12,
Therefore, at the time when the V signal V12 shifts from + V to -V, the level of the NI signal NI12 is at a stable state of logic "1" or "0". Thus the NI signals NI12 and RE
The determination result of the exclusive OR circuit EX2 can be read into the flip-flop circuit FF1 while the FNI comparison is stable. Thus, the Q output of the flip-flop circuit FF1 is used as the comparison result output NI14 of the color information comparison circuit 36, and the third exclusive OR circuit E is output.
It is supplied to the inversion control circuit 38 constituted by X3.
一方再生色情報入力回路31から到来するフイールド奇
偶信号OE11が第4のイクスクルーシブオア回路EX
4で構成された第2の色情報比較回路37において基準
OE信号REFOEと比較され、その比較出力OE12
がイクスクルーシブオア回路EX3において比較出力N
I4と比較される。かくしてイクスクルーシブオア回路
EX3からNI信号及びOE信号の両方について再生色
情報PBC0と基準色信号REFC0とが一致すれば論
理「0」となり、かついずれか一方が不一致であれば論
理「1」となる第2の色制御信号CCTL2が得られ
る。On the other hand, the field odd / even signal OE11 coming from the reproduction color information input circuit 31 is the fourth exclusive OR circuit EX.
The second color information comparison circuit 37 composed of 4 compares it with the reference OE signal REFOE and outputs its comparison output OE12.
Is a comparison output N in the exclusive OR circuit EX3.
Compared with I4. Thus, if the reproduced color information PBC0 and the reference color signal REFC0 match for both the NI signal and the OE signal from the exclusive OR circuit EX3, the logic "0" is set, and if one of them does not match, the logic "1" is set. Then, the second color control signal CCTL2 is obtained.
この色制御信号CCTL1及びCCTL2は、基準色情
報REFC0と、再生色情報PBC0との差をフイール
ド番号の差として表しており、それぞれデコードキヤリ
ア発生回路40のV軸デコードキヤリア位相切換回路4
1及びU軸デコードキヤリア位相切換回路42に切換制
御信号として与えられる。The color control signals CCTL1 and CCTL2 represent the difference between the reference color information REFC0 and the reproduction color information PBC0 as the field number difference, and the V-axis decoding carrier phase switching circuit 4 of the decoding carrier generating circuit 40 respectively.
It is supplied to the 1- and U-axis decoding carrier phase switching circuits 42 as a switching control signal.
V軸及びU軸デコードキヤリア位相切換回路41及び4
2は、基準サブキヤリア信号REFSCに基づいて再生
色情報PBC0に対応する位相を有するV軸デコードキ
ヤリアVCR及びU軸デコードキヤリアUCRを発生す
るもので、4つの切換入力端0〜3に対して移相キヤリ
ア発生回路43において発生された位相キヤリア信号を
受ける。移相キヤリア発生回路43はシフトレジスタで
構成され、基準サブキヤリア信号REFSCを移相回路
44を介して位相が0°、90°、180°、270°の位相キ
ヤリア信号を発生し、これをV軸及びU軸デコードキヤ
リア位相切換回路41及び42の切換入力端に与える。V-axis and U-axis decoding carrier phase switching circuits 41 and 4
Reference numeral 2 generates a V-axis decoding carrier VCR and a U-axis decoding carrier UCR having a phase corresponding to the reproduction color information PBC0 based on the reference sub-carrier signal REFSC. The phase carrier signal generated in the carrier generating circuit 43 is received. The phase shift carrier generating circuit 43 is composed of a shift register, and generates a phase carrier signal having a phase of 0 °, 90 °, 180 °, 270 ° from the reference subcarrier signal REFSC via the phase shifting circuit 44, and this is used as the V axis. And U-axis decoding carrier phase switching circuits 41 and 42 are applied to the switching input terminals.
V軸及びU軸デコードキヤリア位相切換回路41及び4
2は互いに連動動作することにより、互いに90°の位相
差をもつ位相キヤリア信号を選択してV軸デコードキヤ
リアVCR及びU軸デコードキヤリアUCRとしてそれ
ぞれデコード回路16及び17に送出する。V-axis and U-axis decoding carrier phase switching circuits 41 and 4
2 operates in conjunction with each other to select phase carrier signals having a phase difference of 90 ° and send them to the decoding circuits 16 and 17 as a V-axis decoding carrier VCR and a U-axis decoding carrier UCR, respectively.
ここで色制御信号CCTL1及びCCTL2によつて、
V軸及びU軸デコードキヤリア移相切換回路41及び4
2は第5図に示すように、色制御信号CCTL1、CC
TL2の内容に応じてV軸及びU軸デコードキヤリアV
CR及びUCRの位相回転量を選択するようになされて
いる。Here, by the color control signals CCTL1 and CCTL2,
V-axis and U-axis decoding carrier phase shift switching circuits 41 and 4
2 is a color control signal CCTL1, CC as shown in FIG.
V axis and U axis decoding carrier V depending on the contents of TL2
The amount of phase rotation of CR and UCR is selected.
かくしてデコード回路16及び17においてUV分離回
路15において分離されたV信号及びU信号が、V軸及
びU軸デコードキヤリアVCR及びUCRによつてそれ
ぞれベースバンドに一旦デコードされた後エンコード回
路20及び21においてエンコードされる。Thus, in the decoding circuits 16 and 17, the V signal and the U signal separated in the UV separation circuit 15 are once decoded to the base band by the V axis and U axis decoding carriers VCR and UCR, respectively, and then in the encoding circuits 20 and 21. Encoded.
このエンコード回路20及び21には、基準サブキヤリ
ア信号REFSCに基づいて得たV軸及びU軸デコード
キヤリアVEN及びUENが与えられる。すなわち基準
サブキヤリア信号REFSCがエンコードキヤリア発生
回路49の移相回路50において移相された後、直接U
軸エンコードキヤリアUENとしてエンコード回路21
に供給される。また移相回路50の出力は+90°移相回
路51において90°位相された後、V軸エンコードキヤ
リアVENとしてエンコード回路20に供給される。The V-axis and U-axis decoding carriers VEN and UEN obtained based on the reference sub-carrier signal REFSC are supplied to the encoding circuits 20 and 21. That is, after the reference sub-carrier signal REFSC is phase-shifted by the phase-shift circuit 50 of the encode carrier generation circuit 49, it is directly converted into U
Encoding circuit 21 as axis encoding carrier UEN
Is supplied to. The output of the phase shift circuit 50 is phase-shifted by 90 ° in the + 90 ° phase shift circuit 51 and then supplied to the encoder circuit 20 as a V-axis encode carrier VEN.
かくしてエンコード回路20及び21の出力端には、基
準サブキヤリア信号REFSCに同期したV信号V1及
びU信号U1がエンコードされ、これが加算回路27に
おいて合成された後、加算回路9において輝度信号Yと
合成され、かくして基準色信号と色同期したビデオ出力
信号VDOUTが得られる。Thus, at the output terminals of the encoding circuits 20 and 21, the V signal V1 and the U signal U1 synchronized with the reference subcarrier signal REFSC are encoded, which are combined in the adding circuit 27 and then combined with the luminance signal Y in the adding circuit 9. Thus, the video output signal VD OUT color-synchronized with the reference color signal is obtained.
第1図の構成によれば、デコード回路16及び17の出
力端には、色合せ制御回路35において基準色情報RE
FC0に対する再生色情報PBC0に基づいてフイール
ド番号の差を検出し、デコードキヤリア発生回路40が
その検出結果に基づいて基準サブキヤリア信号REFS
Cをフイールド番号の差に相当する分だけ位相回転させ
てV軸及びU軸デコードキヤリアVCR及びUCRを得
るようにしたことによつて、デコード回路16及び17
の出力端に、基準サブキヤリア信号REFSCと色同期
したベースバンドの色信号V0及びU0をデコードする
ことができる。According to the configuration of FIG. 1, the output terminals of the decoding circuits 16 and 17 are provided with the reference color information RE in the color matching control circuit 35.
The difference in field number is detected based on the reproduction color information PBC0 with respect to FC0, and the decode carrier generation circuit 40 detects the reference subcarrier signal REFS based on the detection result.
Since the C is phase-rotated by an amount corresponding to the difference between the field numbers, the V-axis and U-axis decoding carriers VCR and UCR are obtained.
The baseband color signals V0 and U0 which are color-synchronized with the reference subcarrier signal REFSC can be decoded at the output terminal of the.
そしてこのベースバンドの色信号V0及びU0を、エン
コード回路20及び21において、基準サブキヤリア信
号REFSCに基づいてエンコードキヤリア発生回路4
9において得たV軸及びU軸デコードキヤリアVEN及
びUENによつてエンコードするようにしたことによ
り、基準サブキヤリア信号REFSCのV軸の線順次の
反転動作に対応して、連続性のあるビデオ出力信号VD
OUTを容易に得ることができる。Then, the base band color signals V0 and U0 are encoded in the encoding circuits 20 and 21 based on the reference sub-carrier signal REFSC.
By encoding with the V-axis and U-axis decoding carriers VEN and UEN obtained in FIG. 9, a continuous video output signal corresponding to the line-sequential inversion operation of the V-axis of the reference sub-carrier signal REFSC. VD
OUT can be easily obtained.
従つて例えばVTRにおいて、DT再生によつて同一フ
イールドを続けて再生したり、フイールドを飛越して再
生したりすることにより、基準色情報と色同期がとれて
いない不連続な色情報をもつ再生ビデオ入力信号VDIN
が到来した場合には、これを基準色情報と色同期がとれ
た色信号に変換し、かくして正しくPAL方式の標準フ
オーマツトをもつビデオ出力信号VDOUTを容易に得る
ことができる。Therefore, in a VTR, for example, by reproducing the same field continuously by DT reproduction, or by reproducing by skipping the field, reproduction having discontinuous color information that is not in color synchronization with the reference color information. Video input signal VD IN
When it arrives, it can be converted into a color signal that is in color synchronization with the reference color information, and thus the video output signal VD OUT having the standard format of the PAL system can be easily obtained correctly.
以上のように本発明によれば、再生ビデオ入力信号VD
INとして、たとえ標準フオーマツトの色情報をもつてい
ない再生信号が到来した場合にも、これを確実に基準信
号と色同期がとれたビデオ出力信号に変換することがで
きる色同期回路を容易に実現し得る。As described above, according to the present invention, the reproduced video input signal VD
Even if a playback signal that does not have standard format color information arrives as IN , it is easy to realize a color synchronization circuit that can reliably convert this to a video output signal that is color synchronized with the reference signal. You can
第1図は本発明による色同期回路の一実施例を示すブロ
ツク図、第2図はPAL方式のテレビジヨン信号のフオ
ーマツトを示す信号波形図、第3図はその色情報を示す
ベクトル図、第4図は第1図の色合せ制御回路35の詳
細構成を示す接続図、第5図はその制御態様を示す図
表、第6図は従来の色同期回路を示すブロツク図であ
る。 1……時間軸補正装置、3……時間軸補正回路、10…
…色同期回路、31……再生色情報入力回路、35……
色合せ制御回路、40……デコードキヤリア発生回路、
41、42……V軸、U軸キヤリア位相切換回路、43
……移相キヤリア発生回路、44、50……移相回路、
49……エンコードキヤリア発生回路。FIG. 1 is a block diagram showing an embodiment of a color synchronizing circuit according to the present invention, FIG. 2 is a signal waveform diagram showing the format of a PAL television signal, and FIG. 3 is a vector diagram showing its color information. FIG. 4 is a connection diagram showing a detailed configuration of the color matching control circuit 35 of FIG. 1, FIG. 5 is a table showing its control mode, and FIG. 6 is a block diagram showing a conventional color synchronizing circuit. 1 ... Time axis correction device, 3 ... Time axis correction circuit, 10 ...
... Color synchronization circuit, 31 ... Reproduction color information input circuit, 35 ...
Color matching control circuit, 40 ... Decoding carrier generation circuit,
41, 42 ... V-axis, U-axis carrier phase switching circuit, 43
...... Phase shift carrier generation circuit, 44, 50 …… Phase shift circuit,
49 ... Encoding carrier generation circuit.
Claims (1)
する映像信号記録再生装置において、再生ビデオ入力信
号の色情報及び基準信号の色情報を比較してその差異に
相当する色合せ制御信号を発生する色合せ制御回路と、 上記色合せ制御回路の色合せ制御信号に基づいて上記基
準信号のサブキヤリアの位相を切換制御することによつ
て上記再生ビデオ入力信号の色情報と一致するV軸及び
U軸デコードキヤリア信号を発生するデコードキヤリア
発生回路と、 上記基準信号のサブキヤリアに基づいて当該基準信号の
色情報と一致するV軸及びU軸エンコードキヤリア信号
を発生するエンコードキヤリア発生回路と を具え、 上記色合せ制御回路は、上記再生ビデオ入力信号のベー
スバンドV信号を反転させるか否かを表す第1の判定信
号を対応する第1の基準判定信号と比較する第1の比較
手段と、上記再生ビデオ入力信号のカラーバーストの向
きを表す第2の判定信号を対応する第2の基準判定信号
と比較する第2の比較手段と、上記再生ビデオ入力信号
のフイールドの奇偶を表す第3の判定信号を対応する第
3の基準判定信号と比較する第3の比較手段とを有し、
上記第1、第2及び第3の比較手段の比較出力に基づい
て上記再生ビデオ信号の色情報と上記基準信号の色情報
との間の差異を表す上記色合せ制御信号を発生し、 上記デコードキヤリア発生回路は、基準サブキヤリア信
号を所定の移相量だけ移相させることにより複数の移相
サブキヤリア信号を発生する移相サブキヤリア発生手段
と、上記色合せ制御回路において発生される上記色合せ
制御信号に基づいて上記複数の移相サブキヤリア信号の
1つを選択することによつて上記基準信号の色情報と一
致する色情報を有する上記V軸及びU軸エンコードキヤ
リア信号を発生する移相サブキヤリア選択手段とを有
し、 上記V軸及びU軸デコードキヤリアによつて上記再生ビ
デオ入力信号から分離されたV軸及びU軸信号をデコー
ドすることによりベースバンドの色信号を得、このベー
スバンドの色信号を上記V軸及びU軸エンコードキヤリ
アによつてエンコードすることにより上記基準信号の色
情報と同期した色信号を得るようにした ことを特徴とする色同期回路。1. A video signal recording / reproducing apparatus for recording / reproducing a PAL television signal, compares color information of a reproduced video input signal and color information of a reference signal, and generates a color matching control signal corresponding to the difference. And a V-axis and U-axis matching the color information of the reproduced video input signal by controlling the switching of the phase of the sub-carrier of the reference signal based on the color-matching control circuit of the color-matching control circuit. A decode carrier generating circuit for generating an axis decode carrier signal; and an encode carrier generating circuit for generating a V-axis and U-axis encode carrier signal matching the color information of the reference signal based on the sub-carrier of the reference signal. The color matching control circuit compares the first determination signal indicating whether to invert the baseband V signal of the reproduction video input signal. First comparing means for comparing with a corresponding first reference judgment signal, and second comparing means for comparing the second judgment signal representing the direction of the color burst of the reproduced video input signal with the corresponding second reference judgment signal. Comparing means and third comparing means for comparing a third judgment signal representing the odd-even of the field of the reproduced video input signal with a corresponding third reference judgment signal.
Generating the color matching control signal representing the difference between the color information of the reproduced video signal and the color information of the reference signal based on the comparison outputs of the first, second and third comparing means, and decoding the color matching control signal. The carrier generation circuit includes a phase shift subcarrier generating means for generating a plurality of phase shift subcarrier signals by shifting the reference subcarrier signal by a predetermined phase shift amount, and the color matching control signal generated in the color matching control circuit. Phase-shifting subcarrier selecting means for generating the V-axis and U-axis encoding carrier signals having color information matching the color information of the reference signal by selecting one of the plurality of phase-shifting subcarrier signals based on By decoding the V-axis and U-axis signals separated from the playback video input signal by the V-axis and U-axis decoding carrier A baseband color signal is obtained, and the baseband color signal is encoded by the V-axis and U-axis encoding carriers to obtain a color signal synchronized with the color information of the reference signal. Color synchronization circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59249123A JPH0636613B2 (en) | 1984-11-26 | 1984-11-26 | Color synchronization circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59249123A JPH0636613B2 (en) | 1984-11-26 | 1984-11-26 | Color synchronization circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61127294A JPS61127294A (en) | 1986-06-14 |
JPH0636613B2 true JPH0636613B2 (en) | 1994-05-11 |
Family
ID=17188276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59249123A Expired - Lifetime JPH0636613B2 (en) | 1984-11-26 | 1984-11-26 | Color synchronization circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0636613B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11813343B2 (en) | 2019-09-30 | 2023-11-14 | The Procter & Gamble Company | Dentifrice compositions for treatment of dental biofilm |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0822088B2 (en) * | 1987-03-24 | 1996-03-04 | ソニー株式会社 | Time axis correction device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS528723A (en) * | 1975-07-09 | 1977-01-22 | Sony Corp | Processing circuit of carrier color signal |
JPS5211719A (en) * | 1975-07-17 | 1977-01-28 | Sony Corp | Processing circuit for carrier chromatic signal |
JPS53149719A (en) * | 1977-06-02 | 1978-12-27 | Sony Corp | Correcting device for time axis |
JPS5436812A (en) * | 1977-08-26 | 1979-03-17 | Yukiko Asai | Method and film for copying |
JPS58225791A (en) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | Information reproducing device |
JPS596371B2 (en) * | 1979-05-11 | 1984-02-10 | 横河電機株式会社 | force transducer |
JPS59154892A (en) * | 1983-02-22 | 1984-09-03 | Sony Corp | Processing circuit of color video signal |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS596371U (en) * | 1982-07-05 | 1984-01-17 | 三洋電機株式会社 | Burst reinsertion circuit |
-
1984
- 1984-11-26 JP JP59249123A patent/JPH0636613B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS528723A (en) * | 1975-07-09 | 1977-01-22 | Sony Corp | Processing circuit of carrier color signal |
JPS5211719A (en) * | 1975-07-17 | 1977-01-28 | Sony Corp | Processing circuit for carrier chromatic signal |
JPS53149719A (en) * | 1977-06-02 | 1978-12-27 | Sony Corp | Correcting device for time axis |
JPS5436812A (en) * | 1977-08-26 | 1979-03-17 | Yukiko Asai | Method and film for copying |
JPS596371B2 (en) * | 1979-05-11 | 1984-02-10 | 横河電機株式会社 | force transducer |
JPS58225791A (en) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | Information reproducing device |
JPS59154892A (en) * | 1983-02-22 | 1984-09-03 | Sony Corp | Processing circuit of color video signal |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11813343B2 (en) | 2019-09-30 | 2023-11-14 | The Procter & Gamble Company | Dentifrice compositions for treatment of dental biofilm |
Also Published As
Publication number | Publication date |
---|---|
JPS61127294A (en) | 1986-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6359195A (en) | Magnetic recording and reproducing device | |
JPS61152191A (en) | Writing clock generating circuit of time base correcting device | |
JPH0636613B2 (en) | Color synchronization circuit | |
JPH06101855B2 (en) | Video signal converter | |
EP0432668A2 (en) | Video signal processing apparatus and method for time base compensation | |
KR900001450B1 (en) | Recording and reproducing apparatus | |
JP2602533B2 (en) | Video signal processing device | |
JPS5847385A (en) | Video signal processor | |
Itoga et al. | Wideband recording technology for high-definition baseband VCRs | |
KR100236134B1 (en) | Timebase corrector with drop-out compensation | |
JPS62157498A (en) | Color video signal magnetic recording device and magnetic recording and reproducing device | |
JPS63312793A (en) | Time base correction device | |
JPH11187358A (en) | Time axis correcting device | |
JPS62142484A (en) | Video signal reproducer | |
JPS61203792A (en) | Video signal processing device | |
JPS62227295A (en) | Noise removing circuit | |
JPS6331285A (en) | Picture signal processor | |
JPH04332289A (en) | Error correcting device for color video signal | |
JPH04215391A (en) | Recording and reproducing system for color video signal | |
JPH0666771B2 (en) | Phase synchronization circuit | |
JPH01227286A (en) | Digital recording and reproducing device | |
JPS63110893A (en) | Picture freezing device | |
JPH05199490A (en) | Recording/reproducing device | |
JPS62269590A (en) | Line identifying circuit | |
JPH02279089A (en) | Special reproducer for vtr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |