JPH0636577B2 - Television digital video effect device - Google Patents

Television digital video effect device

Info

Publication number
JPH0636577B2
JPH0636577B2 JP63123217A JP12321788A JPH0636577B2 JP H0636577 B2 JPH0636577 B2 JP H0636577B2 JP 63123217 A JP63123217 A JP 63123217A JP 12321788 A JP12321788 A JP 12321788A JP H0636577 B2 JPH0636577 B2 JP H0636577B2
Authority
JP
Japan
Prior art keywords
data
key
shadow
digital video
synthesizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63123217A
Other languages
Japanese (ja)
Other versions
JPH01293078A (en
Inventor
武男 江森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63123217A priority Critical patent/JPH0636577B2/en
Publication of JPH01293078A publication Critical patent/JPH01293078A/en
Publication of JPH0636577B2 publication Critical patent/JPH0636577B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はテレビジョンデジタルビデオエフェクト装置
(以下DVE装置という)に係り、特にDVEで縮小さ
れた画面の裏に影(シャドー)を付けることができるD
VE装置に関する。
The present invention relates to a television digital video effect device (hereinafter referred to as a DVE device), and more particularly to a shadow on the back of a screen reduced by DVE. Can D
Regarding a VE device.

[従来の技術] 一般にテレビジョンにおいて、1つの画像を表示した画
面に、その画面より小さい別の画像を重ねて表示する場
合がある。このような場合、第5図に示すようにテレビ
ジョン画面全体に表示する第1の画像データ1と、テレ
ビジョンデジタルビデオエフェクト装置3(以下DVE
という)で大きさを縮小した第2の画像データ2とを合
成器4で合成するようにしている。このとき重ね合わせ
た第2の画像の背部に第2の画像のフレームに相当する
影(シャドー部分)を付けることにより、第2の画像が
浮き上ったような効果を与えることができる。
[Prior Art] Generally, in a television, a screen displaying one image may be overlaid with another image smaller than the screen. In such a case, as shown in FIG. 5, the first image data 1 displayed on the entire television screen and the television digital video effect device 3 (hereinafter referred to as DVE).
That is, the second image data 2 whose size has been reduced by () is combined by the combiner 4. At this time, by adding a shadow (shadow portion) corresponding to the frame of the second image to the back of the superimposed second image, it is possible to give the effect that the second image is raised.

このため上述したDVE3にシャドーキー発生器を設け
るようにして、このシャドーキー発生器3からシャドー
キーを上述した合成器4に入力して背部に影(シャドー
部分)を描いた画像の合成を行なっている。
Therefore, a shadow key generator is provided in the DVE 3 described above, and the shadow key is input from the shadow key generator 3 to the synthesizer 4 described above to synthesize an image in which a shadow (shadow portion) is drawn on the back. ing.

[発明が解決しようとする課題] ところで、上述した従来のDVE装置であっては、重ね
合わせた画像の影の濃度について、特に配慮をはらうこ
となく、背影となる画像を、第4図(1) に示すように、
全く見えないようにしているため、背影となる画像の面
積が少なくなってしまうという問題がある。
[Problems to be Solved by the Invention] In the above-described conventional DVE device, an image that becomes a back shadow is displayed in FIG. 4 (1) without paying particular attention to the density of the shadow of the superimposed images. ),
Since it is not visible at all, there is a problem that the area of the image that becomes the back shadow is reduced.

このため背影となる画像の表示面積を減少することな
く、重ね合わせた画像を浮き上がらせて見えるような画
像合成処理が望まれる。
For this reason, it is desired to perform an image synthesizing process in which the superimposed images can be seen in a raised manner without reducing the display area of the image that becomes the back shadow.

[課題を解決するための手段] 本発明において、上述した問題点を解決するための手段
は、デジタル処理されたテレビジョン画像データを1フ
レームメモリーの予め設定された位置に縮小率に応じて
書込み、前記メモリーに書込まれたテレビジョン画像デ
ータを読出すテレビジョンデジタルビデオエフェクト装
置(DVE)において、一担書込まれたキーデータを予
め設定された時間進ませて読出す読出手段と、進んだキ
ーデータを再び元の状態に戻す固定遅延手段と遅延量を
変更できる可変遅延手段とこの両者のデータを時間的に
合成する2台のトライステートレジスタと、一方予め計
算された2種類のデータを保持する2台のラッチとそれ
ぞれ両方の出力を時間的にずれたタイミングで合成する
手段と、これらを合成する為に更に2台のトライステー
トレジスタと、その合成されたデータと上記合成された
キーデータとを乗算する乗算器と、その出力を再びアナ
ログデータに変換するD/Aコンバータとからなるシャ
ドーキー発生器を有するようにしたことである。
[Means for Solving the Problems] In the present invention, means for solving the above-mentioned problems is to write digitally processed television image data in a preset position of one frame memory according to a reduction ratio. In a television digital video effect device (DVE) for reading out the television image data written in the memory, a reading means for advancing and reading out the key data written in advance is set for a preset time. The fixed delay means for returning the key data to the original state again, the variable delay means for changing the delay amount, the two tri-state registers for temporally synthesizing the both data, and the two types of pre-calculated data Of two latches for holding and the means for synthesizing the outputs of both of them at timings that differ in time, and two more latches for synthesizing them. A shadow key generator comprising a tri-state register, a multiplier for multiplying the synthesized data by the synthesized key data, and a D / A converter for converting the output to analog data again is provided. That is.

[実施例] 次に本発明に係るテレビジョンデジタルビデオエフェク
ト装置の実施例を図面を参照して説明する。
[Embodiment] Next, an embodiment of a television digital video effect apparatus according to the present invention will be described with reference to the drawings.

第1図は本実施例のDVE装置のブロック図であり、同
図において、10は入力されたアナログ画像データをデ
ジタル画像データに変換するA/Dコンバータ、11は
このデジタル画像データを格納するフレームメモリ、1
2はキー発生器、13はフレームメモリ11の書込みア
ドレスを指定する書込アドレス設定手段、14はフレー
ムメモリの読出アドレスを指定する読出アドレス設定手
段、15は上述した合成器に合成すべき影のシャドーキ
ーと縮小した画像データとを発生するシャドーキー発生
器、16はシャドーキー発生器15から画像データをア
ナログ画像信号に変換するD/Aコンバータを示してい
る。
FIG. 1 is a block diagram of a DVE device of this embodiment. In FIG. 1, 10 is an A / D converter for converting input analog image data into digital image data, and 11 is a frame for storing this digital image data. Memory, 1
2 is a key generator, 13 is write address setting means for designating a write address of the frame memory 11, 14 is read address setting means for designating a read address of the frame memory, and 15 is a shadow to be synthesized by the synthesizer described above. A shadow key generator for generating a shadow key and reduced image data, and a D / A converter 16 for converting the image data from the shadow key generator 15 into an analog image signal.

ここでキー発生器は、第3図に示すように合成画像の位
置及び大きさを指定するAキーと、パルスシャドー部分
の位置及び大きさを指定するシャドーキーパルスとを発
生するものとしている。また読出アドレス設定手段は一
担書込まれたキーデータを予め設定された時間進ませて
読出す読出手段として作動する。
Here, the key generator is assumed to generate an A key for designating the position and size of the composite image and a shadow key pulse for designating the position and size of the pulse shadow portion, as shown in FIG. Further, the read address setting means operates as a read means for advancing and reading the key data written in advance by advancing for a preset time.

またシャドーキー発生器は、第2図に示すように進んだ
キーデータを再び元の状態に戻す固定遅延手段21と遅
延量を変更できる可変遅延手段22とこの両者のデータ
を時間的に合成する2台のトライステートレジスタ2
3,24と、一方CPUで予め計算された2種類のデー
タを保持する2台のラッチ26,27とそれぞれ両方の
出力を時間的にずれたタイミングで合成する手段と、こ
れらを合成する為に更に2台のトライステートレジスタ
28,29と、その合成されたデータと上記合成された
キーデータとを乗算する乗算器25と、その出力を再び
アナログデータに変換するD/Aコンバータ30とから
構成される。そして上記したAキーパルスはトライステ
ートレジスタ23に、シャドーキーパルスはトライステ
ートレジスタ24,28及びインバータ30で反転され
てトライステートレジスタ29に入力される。
Further, the shadow key generator temporally synthesizes the fixed delay means 21 for returning the advanced key data to the original state as shown in FIG. 2, the variable delay means 22 for changing the delay amount, and the data of both. Two tri-state registers 2
3, 24, and two latches 26, 27 for holding two types of data pre-calculated by the CPU, and a means for synthesizing the outputs of both latches 26, 27 at timings different in time, and for synthesizing these. Further, it comprises two sets of tri-state registers 28 and 29, a multiplier 25 for multiplying the combined data by the combined key data, and a D / A converter 30 for converting the output to analog data again. To be done. The A key pulse described above is input to the tri-state register 23, and the shadow key pulse is inverted by the tri-state registers 24 and 28 and the inverter 30 and input to the tri-state register 29.

次に本実施例の作動について説明する。Next, the operation of this embodiment will be described.

フレームメモリに書込まれた画像及びキー信号は読出ア
ドレスによって時間を進めて読出され、その進んだキー
データ(画像データについては省略)は固定遅延手段2
1に入力され、前記読出アドレスで進ませただけ遅延さ
れる。可変遅延手段22は外部のコントロールによって
進み、遅れを制御される。それぞれの出力Aキー信号及
びBキー信号はトライステートレジスタ23とトライス
テートレジスタ24とで時間的に合成される。合成は第
3図のタイミングチャートに示すようにAキーパルスと
Bキーパルスによって行なう。合成されたキー信号は乗
算器25に入力される。乗算器25のもう一方の入力側
にはCPUデータバスからラッチ26、ラッチ27によ
って保持されたAキー信号の値を変化させる為の係数が
入力される。それぞれ保持されたデータは上記のAキー
信号、Bキー信号と同様にシャドーキーパルスによって
時間的に制御され乗算器へ与えられる。このようにして
乗算器25から出力されたデジタルキー信号はD/Aコ
ンバータ30でD/A変換され、第3図に示すアナログ
シャドーキー信号として出力される。
The image and the key signal written in the frame memory are read by advancing time by the read address, and the advanced key data (image data is omitted) is fixed by the delay means 2.
It is input to 1, and is delayed by the amount advanced by the read address. The variable delay means 22 is advanced and controlled by an external control. The respective output A key signals and B key signals are temporally combined by the tri-state register 23 and the tri-state register 24. The combination is performed by the A key pulse and the B key pulse as shown in the timing chart of FIG. The combined key signal is input to the multiplier 25. A coefficient for changing the value of the A key signal held by the latches 26 and 27 is input from the CPU data bus to the other input side of the multiplier 25. The respective held data are temporally controlled by the shadow key pulse as in the above-mentioned A key signal and B key signal, and are given to the multiplier. The digital key signal output from the multiplier 25 in this manner is D / A converted by the D / A converter 30 and output as the analog shadow key signal shown in FIG.

このシャドーキー信号を第5図に示した合成器に縮小し
た重ね合わせる画像データと共に入力し、背影となる画
像データと重ね合わせると、第4図(2) に示すようにシ
ャドー部分にも背影となる画像が写った画像を得ること
ができる。
This shadow key signal is input to the synthesizer shown in Fig. 5 together with the reduced image data to be superimposed, and when it is superimposed on the image data that becomes the shadow, the shadow also appears in the shadow area as shown in Fig. 4 (2). It is possible to obtain an image in which the image

[発明の効果] 以上説明したように本発明によれば、一担フレームメモ
リへ書込んだキーデータ信号を読出手段によって進ま
せ、固定遅延線、可変遅延線を使用することによってシ
ャドーキー信号を発生させ、そして乗算器を使ってその
信号を時間的にシャドーの所のレベルを可変させること
によって“すきとおったシャドーキー”(トランスペア
レンシー)を発生させることができ、背影となる画像の
表示面積を必要以上に減少させることなく重ね合わせた
画像を浮き上がらせることができるという効果を有す
る。
[Effects of the Invention] As described above, according to the present invention, a key data signal written in a frame memory is advanced by a reading means, and a fixed delay line and a variable delay line are used to generate a shadow key signal. It is possible to generate a "plow shadow key" (transparency) by changing the level of the signal at the shadow with time by using a multiplier, and the display area of the image that becomes the shadow. The effect is that the superposed images can be raised without reducing more than necessary.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係るテレビジョンデジタルビ
デオエフェクト装置を示すブロック図、第2図はシャド
ーキー発生器を示すブロック図、第3図は本実施例に係
るシャドーキー発生器におけるタイミング図、第4図
(1) は従来の、また(2) は本実施例の画像を示す図、第
5図はDVEと合成器とを組合わせたシステム図であ
る。 10:A/Dコンバータ 11:フレームメモリ、12:キー発生器 13:読出アドレス発生器(読出し手段) 15:シャドーキー発生器 16:D/Aコンバータ 21:固定遅延手段、22:可変遅延手段 23,24,28,29:トライステートレジスタ 25:乗算器、26,27:ラッチ 30:D/Aコンバータ
FIG. 1 is a block diagram showing a television digital video effect apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram showing a shadow key generator, and FIG. 3 is timing in the shadow key generator according to the present embodiment. Figure, Figure 4
(1) is a conventional image, (2) is a diagram showing an image of this embodiment, and FIG. 5 is a system diagram in which a DVE and a synthesizer are combined. 10: A / D converter 11: Frame memory, 12: Key generator 13: Read address generator (reading means) 15: Shadow key generator 16: D / A converter 21: Fixed delay means, 22: Variable delay means 23 , 24, 28, 29: Tri-state register 25: Multiplier, 26, 27: Latch 30: D / A converter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】デジタル処理されたテレビジョン画像デー
タを1フレームメモリーの予め設定された位置に縮小率
に応じて書込み、前記メモリーに書込まれたテレビジョ
ン画像データを読出すテレビジョンデジタルビデオエフ
ェクト装置(DVE)において、一担書込まれたキーデ
ータを予め設定された時間進ませて読出す読出手段と、
進んだキーデータを再び元の状態に戻す固定遅延手段と
遅延量を変更できる可変遅延手段とこの両者のデータを
時間的に合成する2台のトライステートレジスタと、一
方予め計算された2種類のデータを保持する2台のラッ
チとそれぞれ両方の出力を時間的にずれたタイミングで
合成する手段と、これらを合成する為の更に2台のトラ
イステートレジスタと、その合成されたデータと上記合
成されたキーデータとを乗算する乗算器と、その出力を
再びアナログデータに変換するD/Aコンバータとから
なるシャドーキー発生器を有するテレビジョンデジタル
ビデオエフェクト装置。
1. A television digital video effect in which digitally processed television image data is written in a preset position of one frame memory in accordance with a reduction ratio, and the television image data written in the memory is read out. In the device (DVE), a reading means for reading the key data written once by advancing for a preset time,
Fixed delay means for returning the advanced key data to the original state again, variable delay means for changing the delay amount, two tri-state registers for temporally synthesizing both data, and one of two types of pre-calculated Two latches for holding data, a means for synthesizing the outputs of both latches at timings different from each other, two further tristate registers for synthesizing them, and the synthesized data are synthesized as described above. A television digital video effect device having a shadow key generator including a multiplier for multiplying the key data and a D / A converter for converting the output to analog data again.
JP63123217A 1988-05-20 1988-05-20 Television digital video effect device Expired - Fee Related JPH0636577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63123217A JPH0636577B2 (en) 1988-05-20 1988-05-20 Television digital video effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63123217A JPH0636577B2 (en) 1988-05-20 1988-05-20 Television digital video effect device

Publications (2)

Publication Number Publication Date
JPH01293078A JPH01293078A (en) 1989-11-27
JPH0636577B2 true JPH0636577B2 (en) 1994-05-11

Family

ID=14855098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63123217A Expired - Fee Related JPH0636577B2 (en) 1988-05-20 1988-05-20 Television digital video effect device

Country Status (1)

Country Link
JP (1) JPH0636577B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135972A (en) * 1995-11-17 1997-05-27 Kaijirushi Hamono Kaihatsu Center:Kk Safety razor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443773A (en) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd Arithmetic circuit
US5327177A (en) * 1992-05-26 1994-07-05 The Grass Valley Group, Inc. Method of and apparatus for processing a shaped video signal to add a simulated shadow
GB2329312A (en) * 1997-04-10 1999-03-17 Sony Corp Special effect apparatus and special effect method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135972A (en) * 1995-11-17 1997-05-27 Kaijirushi Hamono Kaihatsu Center:Kk Safety razor

Also Published As

Publication number Publication date
JPH01293078A (en) 1989-11-27

Similar Documents

Publication Publication Date Title
JPH05158464A (en) Resolution converting circuit
JP3166622B2 (en) Loopback video preview for computer display
JP3319667B2 (en) Video format converter
JPH0636577B2 (en) Television digital video effect device
JPH07105914B2 (en) Image output control device
JPH10341415A (en) Picture processor
JPS6343950B2 (en)
JPH07170449A (en) Picture reducing device
JPS6385984A (en) Picture processor
JP2713313B2 (en) Image processing method and apparatus
JP2806629B2 (en) Image processing system and device
JP3420151B2 (en) Image processing device
JP3473170B2 (en) Signal processing device
JPH08265801A (en) Circuit and method for vertically expanding frame
JP2803588B2 (en) Image processing device
JP2000350093A (en) Special effect device for video image
JPS6371886A (en) Image synthesizer/display device
JPH01272381A (en) Display picture converting device
JPS62269194A (en) Image display unit
JPH06311491A (en) Picture converter
JPH08340516A (en) Image display device
JPS62192794A (en) Image synthetic display unit
JPH07123333A (en) Cursor display method
JPH0683294A (en) Display control device
JPS61277276A (en) Digital filter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees