JPH06351259A - Power supply - Google Patents

Power supply

Info

Publication number
JPH06351259A
JPH06351259A JP5139658A JP13965893A JPH06351259A JP H06351259 A JPH06351259 A JP H06351259A JP 5139658 A JP5139658 A JP 5139658A JP 13965893 A JP13965893 A JP 13965893A JP H06351259 A JPH06351259 A JP H06351259A
Authority
JP
Japan
Prior art keywords
capacitor
power supply
switching
switching element
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5139658A
Other languages
Japanese (ja)
Other versions
JP3266697B2 (en
Inventor
Takashi Kanbara
隆 神原
Haruo Nagase
春男 永瀬
Shojiro Kido
正二郎 木戸
Toshiaki Nakamura
俊朗 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP13965893A priority Critical patent/JP3266697B2/en
Publication of JPH06351259A publication Critical patent/JPH06351259A/en
Application granted granted Critical
Publication of JP3266697B2 publication Critical patent/JP3266697B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To block steep current flow upon polarity inversion of current at an inverter section. CONSTITUTION:The voltage from a DC power supply VS is converted into a DC voltage at a flyback type converter section 1. DC power thus converted is then inverted into AC power at an inverter section 2. The voltage across a capacitor C1 connected with the output of the inverter section 2 is fed, as a power supply voltage, to a load circuit 3. The inverter section 2 is provided with an impedance element Z for discharging the capacitor C1 through switching elements Q1, Q3 at the time of polarity inversion. Charges in the capacitor C1 are decreased by means of the impedance element Z at the time of polarity inversion thus suppressing the overcurrent flowing into the converter section 1 and the inverter section 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、直流電源の電圧変換を
コンバータ部で行うと共に、コンバータ部から供給され
る直流電力を交流電力にインバータ部で変換し、インバ
ータ部の出力に接続されたコンデンサの両端電圧を電源
として負荷回路に供給する電源装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention performs voltage conversion of a DC power supply in a converter section, converts DC power supplied from the converter section into AC power in an inverter section, and connects the output of the inverter section to a capacitor. The present invention relates to a power supply device that supplies a voltage across both ends of a power supply to a load circuit.

【0002】[0002]

【従来の技術】電源装置としては、直流電源から供給さ
れる電力を負荷回路に必要な電力に変換して供給するも
のがある。この種の従来の電源装置を図25に示す。こ
の電源装置では、直流電源VS の電圧をフライバックタ
イプのコンバータ部1で直流電圧の変換を行い、その電
圧変換して得られた直流電力をインバータ部2で交流電
力に変換し、インバータ部2の出力に接続されたコンデ
ンサC1 の両端電圧を電源として負荷回路3に供給する
ようになっている。
2. Description of the Related Art As a power supply device, there is one that converts power supplied from a DC power supply into power necessary for a load circuit and supplies the converted power. FIG. 25 shows a conventional power supply device of this type. In this power supply device, the flyback type converter unit 1 converts the voltage of the DC power supply V S into a DC voltage, and the inverter unit 2 converts the DC power obtained by the voltage conversion into AC power. The voltage across the capacitor C 1 connected to the output of 2 is supplied to the load circuit 3 as a power source.

【0003】コンバータ部1では、直流電源VS の両端
にトランスT1 の1次巻線L1 とスイッチング素子Q0
との直列回路を接続し、スイッチング素子Q0 のオン,
オフによりトランスT1 の2次巻線L2 に誘起される電
力を、整流用ダイオードD1を介してインバータ部2に
供給する。ここで、上記コンバータ部1はフライバック
タイプであるので、2次巻線はトランスT1 の1次巻線
1 と逆極性で巻装してあり、スイッチング素子Q0
オン時にトランスT1 に蓄積されたエネルギにより、ス
イッチング素子Q0 のオフ時に2次巻線L2 に誘起され
る電圧をインバータ部2に印加するようになっている。
[0003] In the converter section 1, the DC power source V S 1 winding L 1 and the switching element Q of the transformer T 1 at both ends of the 0
And a series circuit is connected to turn on the switching element Q 0 ,
The electric power induced in the secondary winding L 2 of the transformer T 1 when turned off is supplied to the inverter unit 2 via the rectifying diode D 1 . Since the converter section 1 is a flyback type, the secondary winding is Yes and wound in opposite polarity to the primary winding L 1 of the transformer T 1, transformer T 1 to when the switching element Q 0 By the energy stored in the switching element Q 0 , the voltage induced in the secondary winding L 2 is applied to the inverter section 2 when the switching element Q 0 is turned off.

【0004】インバータ部2はいわゆるフルブリッジ構
成のもので、トランスT1 の2次巻線L2 と整流用ダイ
オードD1 との直列回路の両端に、スイッチング素子Q
1 ,Q2 及びスイッチング素子Q3 ,Q4 の直列回路を
並列接続し、スイッチング素子Q1 ,Q2 とスイッチン
グ素子Q3 ,Q4 の夫々の接続点間にコンデンサC1
接続し、コンデンサC1 の両端に負荷回路3を並列接続
してある。
The inverter section 2 is of a so-called full bridge construction, and a switching element Q is provided at both ends of a series circuit of a secondary winding L 2 of a transformer T 1 and a rectifying diode D 1.
A series circuit of 1 , Q 2 and switching elements Q 3 , Q 4 is connected in parallel, and a capacitor C 1 is connected between the connection points of the switching elements Q 1 , Q 2 and the switching elements Q 3 , Q 4 , respectively. A load circuit 3 is connected in parallel to both ends of C 1 .

【0005】このインバータ部2では、図中の対角位置
のスイッチング素子Q1 ,Q4 及びスイッチング素子Q
2 ,Q3 を組とし、各組毎に交互にオン,オフし、スイ
ッチング素子Q1 ,Q4 のオン時とスイッチング素子Q
2 ,Q3 のオン時とで、異なる方向の電流をコンデンサ
1 に流し、コンデンサC1 の両端電圧を負荷回路3に
電源として供給するようにしてある。
In this inverter section 2, the switching elements Q 1 and Q 4 and the switching element Q at diagonal positions in the figure are shown.
2 and Q 3 are set as a set, and each set is turned on and off alternately. When switching elements Q 1 and Q 4 are turned on and switching element Q is turned on.
In a 2, Q 3 When ON, flow in different directions of the current in the capacitor C 1, it is then supplied as a power supply voltage across the capacitor C 1 to the load circuit 3.

【0006】上記電源装置の場合、スイッチング素子Q
1 〜Q4 のスイッチング周波数よりも高いスイッチング
周波数でスイッチング素子Q0 がスイッチング制御され
る。つまりは、スイッチング素子Q0 を高周波的に動作
させ、スイッチング素子Q1〜Q4 を低周波的に動作さ
せる。そして、スイッチング素子Q0 をPWM制御ある
いは周波数制御することによりインバータ部2に供給さ
れる電力を調整し、負荷回路3に供給する電力を所望の
値に調整するようにしてある。
In the case of the above power supply device, the switching element Q
Switching control of the switching element Q 0 is performed at a switching frequency higher than the switching frequencies of 1 to Q 4 . That is, the switching element Q 0 is operated at high frequency, and the switching elements Q 1 to Q 4 are operated at low frequency. Then, the power supplied to the inverter unit 2 is adjusted by performing PWM control or frequency control of the switching element Q 0, and the power supplied to the load circuit 3 is adjusted to a desired value.

【0007】なお、この電源装置の動作は本発明の実施
例(実施例1)とほぼ同じであるので、詳細な動作説明
は省略する。直流電力を交流電力に変換して負荷回路に
供給する電源装置で別構成のものを図26に示す。この
電源装置は、特開平4−281369号公報に示された
ものであり、直流電源VS の両端にスイッチング素子Q
0 を介してインダクタンス素子L1 ,L2 を接続し、イ
ンダクタンスL1 ,L2 の直列回路の両端にダイオード
1 ,D2 を介してスイッチング素子Q1 ,Q2 を接続
し、インダクタンス素子L1 ,L2 の接続点とスイッチ
ング素子Q1 ,Q2 の接続点との間にコンデンサC1
負荷としての放電灯LPとの並列回路を接続してある。
なお、上記電源装置では、インダクタンス素子L1 ,L
2 として中間タップを有するチョークコイルを用いて構
成してある。
Since the operation of this power supply device is almost the same as that of the embodiment (embodiment 1) of the present invention, detailed description of the operation is omitted. FIG. 26 shows another power supply device which converts DC power into AC power and supplies the AC power to the load circuit. This power supply device is disclosed in Japanese Patent Laid-Open No. 4-281369, and a switching element Q is provided at both ends of a DC power supply V S.
The inductance elements L 1 and L 2 are connected via 0, and the switching elements Q 1 and Q 2 are connected to both ends of the series circuit of the inductances L 1 and L 2 via diodes D 1 and D 2 , respectively. A parallel circuit of a capacitor C 1 and a discharge lamp LP as a load is connected between a connection point of 1 and L 2 and a connection point of switching elements Q 1 and Q 2 .
In the above power supply device, the inductance elements L 1 and L
2 is a choke coil having an intermediate tap.

【0008】この電源装置は、スイッチング素子Q1
2 を低周波的にオン,オフし、スイッチング素子Q0
を高周波的にオン,オフする。いま、スイッチング素子
1がオンのときに、スイッチング素子Q0 がオンする
と、直流電源VS 、スイッチング素子Q0 、インダクタ
ンス素子L1 ,L2 、直流電源VS の経路で電流が流れ
る。その後、スイッチング素子Q0 がオフすると、イン
ダクタンス素子L1 に蓄積されたエネルギにより、イン
ダクタンス素子L1 、コンデンサC1 、スイッチング素
子Q1 、ダイオードD1 、インダクタンス素子L1 の経
路で電流が流れる。この動作がスイッチング素子Q1
オン期間に繰り返される。
This power supply device includes a switching element Q 1 ,
Q 2 is turned on and off at a low frequency, and switching element Q 0
Is turned on and off at high frequency. Now, when the switching element Q 0 is turned on while the switching element Q 1 is on, a current flows in the path of the DC power supply V S , the switching element Q 0 , the inductance elements L 1 and L 2 , and the DC power supply V S. Thereafter, when the switching element Q 0 is turned off, the energy stored in the inductance element L 1, the inductance element L 1, capacitor C 1, the switching element Q 1, a diode D 1, a current flows through a path of the inductance element L 1. This operation is repeated during the ON period of the switching element Q 1 .

【0009】一方、スイッチング周波数Q2 のオン時に
は、スイッチング素子Q0 のオン時に、インダクタンス
2 に蓄積されたエネルギで、スイッチング素子Q0
オフ時に、インダクタンスL2 、ダイオードD2 、スイ
ッチング素子Q2 、コンデンサC1 、インダクタンス素
子L2 の経路で、スイッチング素子Q1 のオン時とは逆
方向の電流が流される動作が繰り返される。これによ
り、コンデンサC1 の平滑作用により両端に矩形波電圧
が発生し、この矩形波電圧が放電灯LPに電源として供
給される。
On the other hand, when the switching frequency Q 2 is on, the energy stored in the inductance L 2 when the switching element Q 0 is on, and when the switching element Q 0 is off, the inductance L 2 , the diode D 2 and the switching element Q are on. 2 , in the path of the capacitor C 1 and the inductance element L 2 , the operation in which a current in the opposite direction to that when the switching element Q 1 is turned on is repeated. As a result, a rectangular wave voltage is generated at both ends due to the smoothing action of the capacitor C 1 , and this rectangular wave voltage is supplied to the discharge lamp LP as a power source.

【0010】[0010]

【発明が解決しようとする課題】上記図25の電源装置
のコンバータ部1のスイッチング素子Q0 としてはFE
Tを用いてあり、FETは逆並列に接続される形の寄生
ダイオードを備えている。上記スイッチング素子Q0
して用いられたFETでは、トランスT1 の1次巻線L
1 に逆起電圧が誘起されたとき、寄生ダイオードを介し
て直流電源VS に回生電流を流すことにより、逆電圧印
加による破壊が防止されている。ここで、スイッチング
素子Q0 としては、トランジスタやIGBT(insulate
d-gate bipolar transistor ,別名バイポーラ形MOS
FETとも呼ばれる) などの他のスイッチング素子を用
いる場合もあるが、この場合においても逆電圧印加によ
る破壊を防止するために、スイッチング素子と逆並列に
ダイオードが接続される。
As the switching element Q 0 of the converter unit 1 of the power supply device shown in FIG. 25, FE is used.
T is used, and the FET has a parasitic diode connected in antiparallel. In the FET used as the switching element Q 0 , the primary winding L of the transformer T 1 is
When a counter electromotive voltage is induced in 1 , a regenerative current is caused to flow to the DC power supply V S via the parasitic diode, so that the breakdown due to the reverse voltage application is prevented. Here, the switching element Q 0 is a transistor or an IGBT (insulate).
d-gate bipolar transistor, also known as bipolar MOS
Other switching elements such as (also called FET) may be used, but in this case as well, a diode is connected in antiparallel with the switching element in order to prevent destruction due to application of a reverse voltage.

【0011】いま、インバータ部2でスイッチング素子
3 ,Q2 のオンの状態からスイッチング素子Q1 ,Q
4 のオンに切り換わる時点を考える。スイッチング素子
3,Q2 のオン時には、コンデンサC1 は図示状態の
極性で充電されている。この状態で、スイッチング素子
1 ,Q4 がオンとなると、上記コンデンサC1 の充電
電荷を電源として、コンデンサC1 、スイッチング素子
4 、トランスT1 の2次巻線L2 、ダイオードD1
トランジスタQ1 、コンデンサC1 の図中のイで示す経
路で電流が流れる。また、このとき、トランスT1 の2
次巻線L2 に流れる電流による電圧がトランスT1 の1
次巻線L1 に誘起され、1次巻線L1 、直流電源VS
スイッチング素子Q0 の上記寄生ダイオード、1次巻線
1 の図中のロで示す経路で電流が流れる。
Now, in the inverter unit 2, the switching elements Q 3 , Q 2 are switched from the ON state to the switching elements Q 1 , Q 2.
Consider the time when 4 turns on. When the switching elements Q 3 and Q 2 are turned on, the capacitor C 1 is charged with the polarity shown in the figure. In this state, the switching element Q 1, Q 4 is turned on, the power accumulated charge of the capacitor C 1, the capacitor C 1, the switching element Q 4, 2 winding L 2 of the transformer T 1, diode D 1 ,
A current flows through the path indicated by B in the figure of the transistor Q 1 and the capacitor C 1 . Also, at this time, the transformer T 1 2
The voltage due to the current flowing through the next winding L 2 is 1 of the transformer T 1 .
Induced in the primary winding L 1, 1 winding L 1, the DC power source V S,
A current flows through the above-mentioned parasitic diode of the switching element Q 0 and the path of the primary winding L 1 indicated by B in the figure.

【0012】上記イ,ロの経路には、ほとんど限流要素
となるインピーダンス要素が存在しないため、上記電流
は過大で急峻なものとなる。なお、この電流はインバー
タ部2の電流極性が反転する毎に流れる。ここで、上記
電流値は、インバータ部2の電流極性が反転するときの
コンデンサC1 の両端電圧と、直流電源VS の電圧との
関係により決まる。このため、スイッチング素子Q0
4 として電流容量の大きなものが必要になり、形状が
大型化し、コストが高くなる傾向がある。また、上記急
峻な電流によりノイズを発生するという問題もあった。
Since there are almost no impedance elements, which are current limiting elements, in the paths a and b, the current becomes excessive and steep. This current flows each time the current polarity of the inverter unit 2 is reversed. Here, the current value is determined by the relationship between the voltage across the capacitor C 1 when the current polarity of the inverter unit 2 is inverted and the voltage of the DC power supply V S. Therefore, the switching elements Q 0 to
A large current capacity is required for Q 4 , which tends to increase the size and cost. There is also a problem that noise is generated by the steep current.

【0013】ところで、上述の電源装置の場合には、フ
ライバックタイプのコンバータ部1を用いた場合を説明
したが、フォワードタイプあるいはチョッパタイプのも
のを用いることもあり、このようなフォワードタイプあ
るいはチョッパタイプのコンバータ部1を用いた場合に
も、上述の場合とほぼ同様に、インバータ部2の出力極
性が反転されるとき(以下、この状態を極性反転と呼
ぶ)に、スイッチング素子Q0 〜Q4 に過大な電流が流
れる。
In the case of the above power supply device, the case where the flyback type converter unit 1 is used has been described. However, a forward type or chopper type may be used, and such a forward type or chopper may be used. Even when the converter unit 1 of the type is used, when the output polarity of the inverter unit 2 is inverted (hereinafter, this state is referred to as polarity inversion), the switching elements Q 0 to Q are almost similar to the above case. Excessive current flows through 4 .

【0014】また、図26の電源装置の場合にも、極性
反転時におけるコンデンサC1 の充電電荷により、図2
5の電源装置の場合と同様に、スイッチング素子Q0
2に過大な電流が流れる。例えば、スイッチング素子
2 がオンの状態からスイッチング素子Q1 がオンする
状態に切り換わるときには、図26に図示する極性にコ
ンデンサC1 が充電されており、その充電電荷によりス
イッチング素子Q1 のオン時に、図中の矢印イ,ロで示
す経路で過大な電流が流れる。
Also in the case of the power supply device of FIG. 26, the charge of the capacitor C 1 at the time of polarity reversal causes
As in the case of the power supply device of No. 5, the switching elements Q 0 to
An excessive current flows in Q 2 . For example, when the switching element Q 2 is switched from the on state to the switching element Q 1 on state, the capacitor C 1 is charged to the polarity shown in FIG. 26, and the switching element Q 1 is turned on by the charge. At times, an excessive current flows through the paths indicated by arrows a and b in the figure.

【0015】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、インバータ部の電流極
性の反転時に急峻な電流が流れることを防止することが
できる電源装置を提供することにある。
The present invention has been made in view of the above points, and an object thereof is to provide a power supply device capable of preventing a steep current from flowing when the current polarity of the inverter section is reversed. To do.

【0016】[0016]

【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、直流電源と、直流電源の電圧
変換を行うコンバータ部と、コンバータ部から供給され
る直流電力を交流電力に変換するインバータ部と、イン
バータ部の出力に接続されたコンデンサと、このコンデ
ンサと並列接続されコンデンサの両端電圧が電源として
供給される負荷回路と、インバータ部の極性反転時にコ
ンデンサに充電された電荷を減少させるインピーダンス
要素と、極性反転時にコンデンサとインピーダンス素子
との間にコンデンサの充電電荷を放出するループを形成
するループ形成手段とを備えている。
According to the invention of claim 1, in order to achieve the above object, a DC power supply, a converter section for converting the voltage of the DC power supply, and a DC power supplied from the converter section are AC power. To the inverter, the capacitor connected to the output of the inverter, the load circuit connected in parallel with this capacitor to supply the voltage across the capacitor as a power source, and the charge charged in the capacitor when the polarity of the inverter is reversed. And an impedance element that reduces the charge, and a loop forming unit that forms a loop that discharges the charge charged in the capacitor between the capacitor and the impedance element when the polarity is inverted.

【0017】請求項2に示すように、上記ループ形成手
段は、極性反転時にコンデンサの充電電荷をインピーダ
ンス要素を介して放出させる経路を形成するようにイン
バータ部のスイッチング素子のスイッチングを制御する
スイッチング制御手段で構成することができる。さらに
具体的には、請求項3に示すように、上記インバータ部
として、スイッチング素子をブリッジ接続して構成され
たものを用い、直列接続されるスイッチング素子の接続
点間に上記コンデンサと負荷回路との並列回路を接続
し、直列接続されたスイッチング素子と直列に夫々整流
素子を挿入し、夫々の整流素子とスイッチング素子の接
続点間に、極性反転時にコンデンサに充電された電荷を
減少させるインピーダンス要素を接続するようにすれば
よい。
According to a second aspect of the present invention, the loop forming means controls the switching of the switching element of the inverter section so as to form a path for discharging the charge stored in the capacitor through the impedance element when the polarity is inverted. It can be configured by means. More specifically, as described in claim 3, as the inverter section, a switching element configured by bridge connection is used, and the capacitor and the load circuit are connected between connection points of the switching elements connected in series. Impedance element that connects the parallel circuit of, and inserts a rectifying element in series with each switching element connected in series, and reduces the charge charged in the capacitor during polarity reversal between the connection points of each rectifying element and switching element. Should be connected.

【0018】インバータ部を構成するスイッチング素子
として寄生ダイオードのリカバリータイムが遅いFET
を用いても、サージ電圧の発生を起こさないようにする
ために、請求項4に示すように、スイッチング素子とし
てFETを用いた場合において、スイッチング素子の寄
生ダイオードをバイパスし、上記コンデンサの充電電荷
をインピーダンス要素に放出するループ内を形成するル
ープ形成手段を備えることが好ましい。
FET having a slow recovery time of a parasitic diode as a switching element which constitutes the inverter section
In order to prevent a surge voltage from being generated even when the FET is used, when the FET is used as the switching element, the parasitic diode of the switching element is bypassed and the charge of the capacitor is charged. It is preferable to provide a loop forming means for forming an inside of a loop that discharges to the impedance element.

【0019】インバータ部の出力に接続されるコンデン
サの極性反転時の立上りを速くするために、請求項5に
示すように、上記インピーダンス要素としてインダクタ
ンス素子を用いることが好ましい。上記インピーダンス
要素として複数のインダクタンス素子を用いる場合にお
いては、インピーダンス要素を小型にするために、請求
項6に示すように互いのインダクタンス素子を電磁結合
させることが好ましい。
In order to speed up the rising of the capacitor connected to the output of the inverter section when the polarity is reversed, it is preferable to use an inductance element as the impedance element as described in claim 5. When a plurality of inductance elements are used as the impedance element, it is preferable that the inductance elements are electromagnetically coupled to each other in order to reduce the size of the impedance element.

【0020】なお、上記電源装置は、例えば、請求項7
に示すように、負荷回路が、放電灯とインダクタンス素
子との直列回路である場合に適用できる。また、請求項
8に示すように、上記スイッチング制御手段が出力電圧
波形が略矩形波となるようにスイッチング素子をスイッ
チング制御し、負荷回路に矩形波電力を供給することも
可能である。
The power supply device may be, for example, as defined in claim 7.
As shown in, the load circuit can be applied when it is a series circuit of a discharge lamp and an inductance element. Further, as described in claim 8, it is also possible that the switching control means performs switching control of the switching element so that the output voltage waveform becomes a substantially rectangular wave and supplies the rectangular wave power to the load circuit.

【0021】上記コンバータ部としては、請求項9に示
すように、直流電源とインバータ部との間を絶縁分離す
るトランスを備えるものも用いられる。請求項9の電源
装置において、請求項10に示すように、上記トランス
の2次巻線を、極性反転時にコンデンサに充電された電
荷を減少させるインピーダンス要素として兼用し、上記
トランスの1次側に直流電源への回生電流を限流する限
流手段もしくは阻止する阻止手段を設ければよい。
As the converter section, a section provided with a transformer for insulating and separating the DC power source and the inverter section from each other may be used. In the power supply device of claim 9, as in claim 10, the secondary winding of the transformer is also used as an impedance element for reducing the charge charged in the capacitor at the time of polarity reversal, and is connected to the primary side of the transformer. A current limiting unit for limiting the regenerative current to the DC power supply or a blocking unit for blocking the current may be provided.

【0022】また、請求項9の電源装置において、少な
くともトランスの2次側に流れる回生電流を抑制する場
合には、請求項11に示すように、上記トランスの2次
側に、極性反転時のコンデンサの充電電荷による回生電
流ループ内に限流要素を挿入すればよい。なお、極性反
転時以外の期間に限流要素の影響を除去するために、請
求項12に示すように、上記限流要素を極性反転期間以
外の期間に短絡させるスイッチング手段を設けることが
好ましい。
Further, in the power supply device according to claim 9, when suppressing the regenerative current flowing at least on the secondary side of the transformer, as shown in claim 11, the secondary side of the transformer is provided at the time of polarity reversal. It suffices to insert a current limiting element in the regenerative current loop due to the charge charged in the capacitor. In order to remove the influence of the current limiting element during the period other than the polarity reversal period, it is preferable to provide a switching means for short-circuiting the current limiting element during the period other than the polarity reversal period.

【0023】請求項11の電源装置を具体化する場合
に、請求項13に示すように、上記コンバータ部が2つ
の2次巻線を有するトランスを備え、夫々のトランスの
2次巻線の直列回路の両端に2個のスイッチング素子を
直列接続し、2次巻線の接続点とスイッチング素子の接
続点との間にコンデンサと負荷回路との並列回路を接続
し、極性反転時のコンデンサの充電電荷による電流を2
次巻線をバイパスにして放出するループを形成するルー
プ形成手段と、そのループ電流を限流する限流要素とを
備えるようにしてもよい。
When the power supply device of claim 11 is embodied, as shown in claim 13, the converter section includes a transformer having two secondary windings, and the secondary windings of the respective transformers are connected in series. Connect two switching elements in series at both ends of the circuit, connect a parallel circuit of a capacitor and a load circuit between the connection point of the secondary winding and the connection point of the switching element, and charge the capacitor when the polarity is reversed. The electric current due to electric charge is 2
You may make it provide with the loop formation means which forms a loop which bypasses the following winding and discharge | releases, and the current limiting element which limits the loop current.

【0024】請求項14に示すように、コンバータ部は
複数組のコンバータを用いて構成されたものであっても
よい。
According to the fourteenth aspect, the converter section may be configured by using a plurality of sets of converters.

【0025】[0025]

【作用】請求項1の発明は、上述のようにインバータ部
の極性反転時にコンデンサに充電された電荷を減少させ
るインピーダンス要素と、極性反転時にコンデンサとイ
ンピーダンス素子との間にコンデンサの充電電荷を放出
するループを形成するループ形成手段とを備えることに
より、極性反転時のコンデンサの充電電荷をインピーダ
ンス要素で減少させ、この充電電荷を電源としてインバ
ータ部及びコンバータ部を介して流れる電流を減少さ
せ、極性反転時に過電流が流れることを防止する。
According to the first aspect of the present invention, as described above, the impedance element for reducing the electric charge charged in the capacitor when the polarity of the inverter is inverted, and the charged electric charge of the capacitor is discharged between the capacitor and the impedance element when the polarity is inverted. And a loop forming means for forming a loop to reduce the charge charge of the capacitor at the time of polarity reversal by the impedance element, reduce the current flowing through the inverter unit and the converter unit using this charge charge as a power source, Prevents overcurrent from flowing during reversal.

【0026】請求項2の発明では、上記ループ形成手段
を、極性反転時にコンデンサの充電電荷をインピーダン
ス要素を介して放出させる経路を形成するようにインバ
ータ部のスイッチング素子のスイッチングを制御するス
イッチング制御手段で構成することにより、インバータ
部のスイッチング素子をループ形成手段に兼用して回路
構成を簡単にする。
According to a second aspect of the invention, the switching control means controls the switching of the switching element of the inverter so that the loop forming means forms a path for discharging the charge charged in the capacitor through the impedance element at the time of polarity reversal. With this configuration, the switching element of the inverter section is also used as the loop forming means to simplify the circuit configuration.

【0027】請求項4の発明では、スイッチング素子と
してFETを用いた場合において、スイッチング素子の
寄生ダイオードをバイパスし、上記コンデンサの充電電
荷をインピーダンス要素に放出するループ内を形成する
ループ形成手段を備えることにより、インバータ部を構
成するスイッチング素子として寄生ダイオードのリカバ
リータイムが遅いFETを用いた場合に、寄生ダイオー
ドを介して極性反転時のコンデンサの充電電荷を放出せ
ず、寄生ダイオードのオフ時にサージ電圧が発生するこ
とを防止する。
According to the invention of claim 4, when the FET is used as the switching element, a loop forming means is provided for bypassing the parasitic diode of the switching element and forming a loop for discharging the charge charged in the capacitor to the impedance element. As a result, when a FET having a slow recovery time of a parasitic diode is used as a switching element that constitutes the inverter unit, the charge stored in the capacitor at the time of polarity reversal is not discharged through the parasitic diode, and the surge voltage is generated when the parasitic diode is turned off. To prevent the occurrence of.

【0028】請求項5の発明では、上記インピーダンス
要素としてインダクタンス素子を用いることにより、コ
ンデンサから放出された充電電荷によるエネルギをイン
ダクタンス素子がコンデンサに放出し、極性反転後にコ
ンデンサを逆極性に急速に充電し、インバータ部の出力
に接続されるコンデンサの極性反転時の立上りを速くす
る。
According to the fifth aspect of the present invention, by using the inductance element as the impedance element, the inductance element releases the energy due to the charging charge released from the capacitor to the capacitor, and after the polarity is reversed, the capacitor is rapidly charged to the opposite polarity. However, the rising speed at the time of polarity reversal of the capacitor connected to the output of the inverter unit is accelerated.

【0029】請求項6に示すように、インピーダンス要
素としてインダクタンス素子を用い、互いにインダクタ
ンス素子を電磁結合させることにより、インダクタンス
素子を一体的にコイルボビンに巻装する形で構成可能と
し、インピーダンス要素を小型する。請求項10の発明
では、請求項9の電源装置のように、コンバータ部とし
て直流電源とインバータ部との間を絶縁分離するトラン
スを備えるものにおいて、トランスの2次巻線を、極性
反転時にコンデンサに充電された電荷を減少させるイン
ピーダンス要素として兼用し、2次巻線のインダクタン
ス成分でトランスの2次側の回生電流を抑制し、トラン
スの1次側に直流電源への回生電流を限流する限流手段
もしくは阻止する阻止手段を設け、トランスの1次側の
コンデンサの充電電荷により回生電流を抑制あるいは阻
止する。
As described in claim 6, by using the inductance element as the impedance element and electromagnetically coupling the inductance elements to each other, the inductance element can be integrally wound around the coil bobbin to form a small impedance element. To do. According to a tenth aspect of the present invention, as in the power supply apparatus according to the ninth aspect, the converter section is provided with a transformer that insulates and separates the DC power source from the inverter section. Also serves as an impedance element to reduce the electric charge charged in the transformer, suppresses the regenerative current on the secondary side of the transformer by the inductance component of the secondary winding, and limits the regenerative current to the DC power source on the primary side of the transformer. A current limiting means or a blocking means for blocking is provided, and the regenerative current is suppressed or blocked by the charge of the capacitor on the primary side of the transformer.

【0030】請求項11の発明では、請求項9の電源装
置において、トランスの2次側に、極性反転時のコンデ
ンサの充電電荷による回生電流ループ内に限流要素を挿
入することにより、トランスの2次側のコンデンサの充
電電荷により回生電流を抑制する。請求項12の発明で
は、限流要素を極性反転期間以外の期間に短絡させるス
イッチング手段を設けることにより、極性反転時以外の
期間に限流要素の影響を除去する。
According to the invention of claim 11, in the power supply device of claim 9, by inserting a current limiting element in the secondary side of the transformer in the regenerative current loop due to the charge charged in the capacitor at the time of polarity reversal, The regenerative current is suppressed by the charge of the capacitor on the secondary side. According to the twelfth aspect of the invention, the influence of the current limiting element is removed during the period other than the polarity reversal period by providing the switching means for short-circuiting the current limiting element during the period other than the polarity reversal period.

【0031】[0031]

【実施例】(実施例1)図1に本発明の一実施例を示
す。本実施例の電源装置も、基本的には、従来技術の項
で説明したものと同様に、直流電源VS の電圧をフライ
バックタイプのコンバータ部1で所定電圧に変換し、そ
の電圧変換された直流電力をフルブリッジ構成のインバ
ータ部2で交流電力に変換するものである。そして、本
実施例の特徴とする点は、フルブリッジ構成のインバー
タ部2における直列接続されたスイッチング素子Q1
2 の直列回路、及びスイッチング素子Q3 ,Q4 の直
列回路に直列に、コンバータ部1の整流用ダイオードD
1 ,D2 を夫々直列接続すると共に、ダイオードD1
2 のカソード間にインピーダンス要素Zを接続してあ
る。なお、整流用ダイオードD1 ,D2 はコンバータ部
1の構成要素であるが、図1では説明の都合上、インバ
ータ部2内に組み入れてある。
(Embodiment 1) FIG. 1 shows an embodiment of the present invention. In the power supply device of this embodiment, basically, the voltage of the DC power supply V S is converted into a predetermined voltage by the flyback type converter unit 1 and the voltage is converted in the same manner as described in the section of the prior art. The DC power is converted into AC power by the inverter unit 2 having a full bridge structure. The characteristic feature of the present embodiment is that the switching elements Q 1 connected in series in the inverter unit 2 having a full-bridge structure,
The rectifying diode D of the converter unit 1 is connected in series to the series circuit of Q 2 and the series circuit of the switching elements Q 3 and Q 4.
1 and D 2 are respectively connected in series, and the diode D 1 ,
An impedance element Z is connected between the cathodes of D 2 . Although the rectifying diodes D 1 and D 2 are components of the converter unit 1, they are incorporated in the inverter unit 2 in FIG. 1 for convenience of explanation.

【0032】上記電源装置の動作を図2を用いて説明す
る。インバータ部2のスイッチング素子Q1 〜Q4 は、
図2(b)〜(e)に示すように、低周波的にオン,オ
フされ、コンバータ部1のスイッチング素子Q0 は、図
2(a)に示すように、インバータ部2のスイッチング
素子Q1 ,Q4 あるいはスイッチング素子Q2 ,Q3
オンの期間に高周波的にオン,オフされる。
The operation of the power supply device will be described with reference to FIG. The switching elements Q 1 to Q 4 of the inverter unit 2 are
As shown in FIGS. 2B to 2E, the switching element Q 0 of the converter unit 1 is turned on and off at a low frequency, and the switching element Q 0 of the inverter unit 2 is switched to the switching element Q 0 of the inverter unit 2 as shown in FIG. While 1 , 1 and Q 4 or switching elements Q 2 and Q 3 are on, they are turned on and off at high frequency.

【0033】いま、スイッチング素子Q1 ,Q4 がオフ
であり、スイッチング素子Q2 ,Q 3 がオンである時刻
2 −t3 の期間では、スイッチング素子Q0 のオン期
間に、スイッチング素子Q0 を介して図2(f)に示す
電流i1 が流れ、この電流i 1 によりトランスT1 にエ
ネルギが蓄積される。そして、スイッチング素子Q0
オフ時にトランスT1 の2次巻線L2 に誘起される電圧
(黒丸方向を高電圧とする電圧)で、2次巻線L2 、ダ
イオードD2 、スイッチング素子Q3 、コンデンサ
1 、スイッチング素子Q2 、2次巻線L2 の経路で、
図2(g)に示す電流i2 が流れる。上記電流i1 ,i
2 は、スイッチング素子Q0 がオンする毎に断続的に流
れる。上記電流i2 によりコンデンサC1 の両端には図
2(i)に示す電圧が生じる。なお、コンデンサC1
両端電圧Vcは、コンデンサC1 の平滑作用により図2
(i)に示す矩形波状の電圧波形となる。
Now, the switching element Q1, QFourIs off
And the switching element Q2, Q 3Is on
t2-T3During the period of, switching element Q0On period of
In between, switching element Q0Shown in FIG. 2 (f) through
Current i1Flows and this current i 1By T1To
Nergi accumulates. And the switching element Q0of
Transformer T when off1Secondary winding L2Induced voltage
(Voltage with high voltage in black circle direction) Secondary winding L2, Da
Iodo D2, Switching element Q3, Capacitors
C1, Switching element Q2Secondary winding L2In the route of
The current i shown in FIG.2Flows. The current i1, I
2Is the switching element Q0Flows intermittently every time the
Be done. The current i2Capacitor C1Figure on both ends of
The voltage shown in 2 (i) is generated. The capacitor C1of
The voltage Vc between both ends is the capacitor C12 by the smoothing effect of
The voltage waveform has a rectangular waveform shown in (i).

【0034】時刻t3 においては、スイッチング素子Q
2 をオフすると共に、スイッチング素子Q1 をオンとす
る。これにより、コンデンサC1 に対してスイッチング
素子Q1 ,Q3 を介してインピーダンス要素Zが並列に
接続される。ここで、この種のインバータ部2を構成す
るスイッチング素子も、逆並列にダイオードが接続され
たもので構成してある。なお、FETを用いる場合に
は、寄生ダイオードにより上記ダイオードは必要ない
が、場合によってはダイオードを逆並列に接続すること
もある。
At time t 3 , the switching element Q
2 is turned off and the switching element Q 1 is turned on. As a result, the impedance element Z is connected in parallel to the capacitor C 1 via the switching elements Q 1 and Q 3 . Here, the switching element that constitutes the inverter unit 2 of this type is also configured by connecting diodes in antiparallel. When the FET is used, the above diode is not necessary due to the parasitic diode, but the diode may be connected in anti-parallel in some cases.

【0035】上記時刻t3 では、コンデンサC1 は矢印
で図示する方向と逆方向に充電されているため、コンデ
ンサC1 の充電電荷を電源として、コンデンサC1 、ス
イッチング素子Q3 (逆並列ダイオード)、インピーダ
ンス要素Z、スイッチング素子Q1 、コンデンサC1
経路で、電流i3 が流れる。なお、この時刻t3 では電
流の向きが図1中の矢印とは逆であるので、図2(h)
に示すように負の電流となる。
[0035] At the time t 3, since the capacitor C 1 is charged in a direction opposite to the direction shown by the arrow, as a power source to charge the charge of capacitor C 1, the capacitor C 1, the switching element Q 3 (anti-parallel diode ), The impedance element Z, the switching element Q 1 , and the capacitor C 1 pass the current i 3 . Note that at this time t 3 , the direction of the current is opposite to the arrow in FIG.
It becomes a negative current as shown in.

【0036】ここで、インピーダンス要素Zがインダク
タンス素子である場合には、コンデンサC1 とインピー
ダンス要素Zとの共振により、コンデンサC1 の充電電
荷で上記インピーダンス要素Zに蓄積されたエネルギ
が、インピーダンス要素Z、スイッチング素子Q1 、コ
ンデンサC1 、スイッチング素子Q3 (逆並列ダイオー
ド)、インピーダンス要素Zの経路で放出され、コンデ
ンサC1 を逆極性で充電される。このため、電流波形は
図2(h)に示す正弦波状(半波)となる。
[0036] Here, when the impedance element Z is an inductance element, the resonance between the capacitor C 1 and the impedance element Z, the energy stored in the impedance element Z in charges of the capacitor C 1 is the impedance element Z, the switching element Q 1 , the capacitor C 1 , the switching element Q 3 (an antiparallel diode), and the impedance element Z are discharged to the path, and the capacitor C 1 is charged with an opposite polarity. Therefore, the current waveform has a sine wave shape (half wave) shown in FIG.

【0037】時刻t3 −t4 の期間において、まずスイ
ッチング素子Q4 をオンとし、時刻t4 の時点でスイッ
チング素子Q3 をオフとすると共に、コンバータ部1の
スイッチング素子Q0 をオンとする。ここで、スイッチ
ング素子Q4 がオンとなった時点において、発明が解決
しようとする課題の項で説明したように、コンデンサC
1 の充電電荷を電源として、コンデンサC1 、スイッチ
ング素子Q4 、トランスT1 の2次巻線L2 、ダイオー
ドD1 、スイッチング素子Q1 、コンデンサC 1 の経路
で電流が流れようとするが、本実施例の場合には、上述
したインピーダンス要素Zの働きによりその時点までに
コンデンサC1 の充電電荷が放出されるか、あるいはコ
ンデンサC1 が逆極性に充電されているので、過大な電
流が流れることがない。
Time t3-TFourIn the period of
Touching element QFourIs turned on at time tFourAt the point of
Holding element Q3Is turned off and the converter unit 1
Switching element Q0To turn on. Where the switch
Element QFourInvention is solved when is turned on
As described in the section of the problem to be solved, the capacitor C
1The charge of the1,switch
Element QFour, Transformer T1Secondary winding L2, Daio
De D1, Switching element Q1, Capacitor C 1The route
The current is about to flow through, but in the case of this embodiment,
By the action of the impedance element Z
Capacitor C1Charge is discharged, or
Indexer C1Is charged in the opposite polarity,
There is no flow.

【0038】時刻t4 では、スイッチング素子Q1 ,Q
4 がオンし、上述したコンバータ部1のスイッチング素
子Q0 のオンにより、時刻t2 −t4 で説明したと同様
にして、図2(f)に示す電流i1 が流れ、これにより
トランスT1 の2次巻線L2に誘起される電圧により、
2次巻線L2 、ダイオードD1 、スイッチング素子
1 、コンデンサC1 、スイッチング素子Q4 、2次巻
線L2 の経路で図2(g)に示す電流i2 が流れる。こ
のとき、上述したインピーダンス要素Zに蓄積されたエ
ネルギを、インピーダンス要素Z、スイッチング素子Q
1 、コンデンサC1、スイッチング素子Q3 (逆並列ダ
イオード)、インピーダンス要素Zの経路で放出し、コ
ンデンサC1 を逆極性に充電する作用により、コンデン
サC1 の両端電圧の立上りが速くなっている。
Time tFourThen, switching element Q1, Q
FourIs turned on, and the switching element of the converter unit 1 described above is turned on.
Child Q0Is turned on, the time t2-TFourSame as explained in
Then, the current i shown in FIG.1Flows, and this
Transformer T1Secondary winding L2The voltage induced in
Secondary winding L2, Diode D1, Switching element
Q 1, Capacitor C1, Switching element QFourSecond volume
Line L2The current i shown in FIG.2Flows. This
, The impedance accumulated in the impedance element Z described above is
Nergi, impedance element Z, switching element Q
1, Capacitor C1, Switching element Q3(Anti-parallel data
(Iode), is emitted through the path of impedance element Z, and
Indexer C1The effect of charging the
SA C1The voltage across both ends rises faster.

【0039】時刻t4 以降のさらにスイッチング素子Q
4 がオフする時点(図2中の時刻t 1 がその時点に対応
する)までの期間に、図2(i)に示すようにコンデン
サC 1 は時刻t2 −t3 の場合と逆極性で充電される。
次に、スイッチング素子Q4 がオフとなる時刻t1
は、スイッチング素子Q 3 がオンされ、時刻t3 −t4
の期間で説明したと同様に、コンデンサC1 に蓄積され
た電荷がインピーダンス要素Zに放出される。但し、上
述の場合にはコンデンサC1 は図1の矢印方向の極性の
電圧を発生するように充電されているため、コンデンサ
1 、スイッチング素子Q1 (逆並列ダイオード)、イ
ンピーダンス要素Z、スイッチング素子Q3 、コンデン
サC1 の経路で、コンデンサC1 の経路で図1の矢印方
向で電流i3 が流れる。
Time tFourSubsequent switching element Q
FourIs turned off (time t in FIG. 2). 1Corresponds to that point
2), as shown in Fig. 2 (i).
SA C 1Is time t2-T3It is charged with the opposite polarity to the case of.
Next, the switching element QFourIs turned off at time t1so
Is the switching element Q 3Is turned on at time t3-TFour
As described in the period of1Accumulated in
Electric charge is released to the impedance element Z. However, above
In the case described above, the capacitor C1Is the polarity of the arrow
Capacitor because it is charged to generate voltage
C1, Switching element Q1(Anti-parallel diode), a
Impedance element Z, switching element Q3, Conden
SA C1In the path of, capacitor C1In the path of the arrow in Figure 1
The current i3Flows.

【0040】そして、時刻t1 −t2 の期間において、
まずスイッチング素子Q2 をオンとし、その後スイッチ
ング素子Q1 をオフとする。このときにも、コンデンサ
1の充電電荷が放電された後に、スイッチング素子Q
1 ,Q4 がオフで、スイッチング素子Q2 ,Q3 がオン
の状態となるので、コンデンサC1 、スイッチング素子
2 、トランスT1 の2次巻線L2 、ダイオードD2
スイッチング素子Q3、コンデンサC1 の経路で過大な
電流が流れることはない。なお、インピーダンス要素Z
に蓄積されたエネルギは、インピーダンス要素Z、スイ
ッチング素子Q 3 、コンデンサC1 、スイッチング素子
1 (逆並列ダイオード)、インピーダンス要素Zの経
路で放出され、コンデンサC1 を逆極性で充電する。
Then, time t1-T2In the period of
First, switching element Q2Turn on and then switch
Element Q1To turn off. Also at this time, the capacitor
C1After the charge is discharged from the switching element Q
1, QFourIs off, switching element Q2, Q3Is on
Since it becomes the state of1, Switching element
Q2, Transformer T1Secondary winding L2, Diode D2,
Switching element Q3, Capacitor C1Over the path of
No current flows. The impedance element Z
The energy stored in the
Touching element Q 3, Capacitor C1, Switching element
Q1(Anti-parallel diode), impedance element Z
Emitted on the road, capacitor C1Charge with reverse polarity.

【0041】以降は、上述した動作を繰り返すことによ
り、コンデンサC1 には、図2(i)に示す矩形波電圧
が発生し、この矩形波電圧が電源として負荷回路3に供
給される。ところで、上述の場合にはインピーダンス要
素Zがインダクタンス素子である場合について説明した
が、図3(a)〜(c)に示すように、抵抗R、あるい
は抵抗Rとインダクタンス素子Lの直列回路、または2
次側に抵抗Rが接続されたトランスT2 であってもよ
い。但し、抵抗RでコンデンサC1 に充電された充電電
荷を消費させると、インバータ部2の極性反転時(スイ
ッチング素子Q1 ,Q 4 の組とスイッチング素子Q2
3 の組のオン,オフ状態が逆転するとき)に、コンデ
ンサC1 を始めから充電する必要があり、このためコン
デンサC1 の両端電圧の立上りが鈍くなり、損失が増加
する。従って、インピーダンス要素Zとしてはインダク
タンス素子を用いることが好ましい。
After that, by repeating the above operation,
, Capacitor C1Is the rectangular wave voltage shown in FIG.
Is generated, and this rectangular wave voltage is supplied to the load circuit 3 as a power source.
Be paid. By the way, impedance is required in the above case.
The case where the element Z is an inductance element has been described.
However, as shown in FIGS. 3A to 3C, the resistance R or
Is a series circuit of a resistor R and an inductance element L, or 2
Transformer T with resistor R connected to the next side2Even
Yes. However, resistor R and capacitor C1Charged to the
When the load is consumed, when the polarity of the inverter unit 2 is reversed (switch
Touching element Q1, Q FourSet and switching element Q2
Q3When the on and off states of the pair of
Sensor C1Need to be charged from the beginning, which is why
Densa C1The voltage rises at both ends becomes slower and the loss increases
To do. Therefore, the impedance element Z is
It is preferable to use a chest element.

【0042】(実施例2)実施例1における負荷回路3
を、メタルハライドランプなどの放電灯LPとインダク
タンス素子L2 との直列回路とし、スイッチング素子Q
1 〜Q4 としてFETを用いた実施例を図4に示す。な
お、インピーダンス要素Zとしてインダクタンス素子L
1 を用いてある。
(Embodiment 2) Load circuit 3 in Embodiment 1
Is a series circuit of a discharge lamp LP such as a metal halide lamp and an inductance element L 2, and a switching element Q
An embodiment using FETs as 1 to Q 4 is shown in FIG. In addition, the inductance element L is used as the impedance element Z.
1 is used.

【0043】本実施例のインバータ部2のスイッチング
素子Q2 ,Q3 のオン状態からスイッチング素子Q1
4 がオンとなる状態に移行する極性反転時のスイッチ
ング動作を図5に示す。図5における時刻t1 におい
て、それまでオンしていたスイッチング素子Q2,Q3
を同図(c),(d)に示すようにオフとする。そし
て、時刻t2 までは図5(a)〜(d)に示すようにす
べてのスイッチング素子Q1 〜Q4 をオフとする。この
時刻t1 −t2 の期間はいわゆるデッドタイムと呼ばれ
るものである。
From the ON state of the switching elements Q 2 and Q 3 of the inverter unit 2 of this embodiment, the switching elements Q 1 and
FIG. 5 shows the switching operation at the time of polarity reversal in which Q 4 is turned on. At time t 1 in FIG. 5, the switching elements Q 2 and Q 3 that have been on until then are turned on.
Is turned off as shown in FIGS. Then, until the time t 2 and turns off all the switching elements Q 1 to Q 4, as shown in FIG. 5 (a) ~ (d) . This period of time t 1 -t 2 is what is called dead time.

【0044】時刻t2 では、図5(a)に示すようにま
ずスイッチング素子Q1 をオンとする。すると、コンデ
ンサC1 に蓄積された電荷が、コンデンサC1 、スイッ
チング素子Q3 の寄生ダイオードD3 、インダクタンス
素子L1 、スイッチング素子Q1 、コンデンサC1 の経
路で放出される。ここで、インダクタンス素子L1 とコ
ンデンサC1 との共振により、インダクタンス素子L1
に蓄積されたエネルギは、上記経路でコンデンサC1
放出され、それまでと逆極性でコンデンサC1が充電さ
れる。このときの上記経路には図5(f)に示す電流が
流れる。そして、インダクタンス素子L1 のエネルギが
すべて放出されると、スイッチング素子Q3 の寄生ダイ
オードD3 がオフとなり、上記経路の電流は流れなくな
る。その時点が時刻t3 である。このとき、コンデンサ
1 の両端電圧Vcは極性が逆でほぼ充電電荷をインダ
クタンス素子L1 に放出する前の電圧値となる。
At time t 2 , the switching element Q 1 is first turned on as shown in FIG. Then, the charge stored in the capacitor C 1 is a capacitor C 1, the parasitic diode D 3 of the switching element Q 3, the inductance element L 1, the switching element Q 1, is discharged in a path of the capacitor C 1. Here, due to the resonance between the inductance element L 1 and the capacitor C 1 , the inductance element L 1
Energy stored in is discharged to the capacitor C 1 in the above path, the capacitor C 1 is charged by it to the opposite polarity. At this time, the current shown in FIG. 5 (f) flows through the path. When the energy of the inductance element L 1 is all discharged, the parasitic diode D 3 of the switching element Q 3 is turned off, the current of the path does not flow. That time is time t 3 . At this time, the voltage Vc across the capacitor C 1 has the opposite polarity, and has almost the same voltage value as that before the charge is discharged to the inductance element L 1 .

【0045】そして、時刻t4 でスイッチング素子Q4
をオンとする。このときには、コンデンサC1 が逆極性
で充電されているので、このコンデンサC1 の充電電荷
を電源として、スイッチング素子Q1 ,Q4 及びコンバ
ータ部1を介して過大な電流が流れることはない。以上
のようにインバータ部2を反転動作させることにより、
極性反転時のコンデンサC1 の両端電圧VC の立上りが
良好に行われ、負荷回路がメタルハライドランプなどの
放電灯である場合に、放電灯に流れる電流がほぼ0とな
る期間が短くなるか、あるいは無くなり、このため立消
えを起こしたり、再点弧しにくかったりするといった問
題が生じることが少なくなる。
Then, at time t 4 , the switching element Q 4
To turn on. At this time, since the capacitor C 1 is charged with the opposite polarity, an excessive current does not flow through the switching elements Q 1 and Q 4 and the converter unit 1 by using the charge stored in the capacitor C 1 as a power source. By inverting the inverter unit 2 as described above,
When the voltage V C across the capacitor C 1 at the time of polarity reversal rises satisfactorily and the load circuit is a discharge lamp such as a metal halide lamp, the period during which the current flowing through the discharge lamp becomes almost 0 becomes short, Or it disappears, so that problems such as extinction and difficulty in re-ignition are less likely to occur.

【0046】なお、上記放電灯LPに直列に接続された
インダクタンス素子L2 は、高周波のリップル成分が放
電灯LPに加えられることを阻止するフィルタとしての
役目を果たし、放電灯LPが音響的共鳴現象を起こすこ
とを防止し、安定に放電灯LPを点灯させるために設け
てある。また、インダクタンス素子L2 としては、始動
用のイグナイタのパルストランスの2次巻線を兼用する
こともある。
The inductance element L 2 connected in series with the discharge lamp LP serves as a filter for preventing high frequency ripple components from being added to the discharge lamp LP, and the discharge lamp LP is acoustically resonant. It is provided to prevent the phenomenon from occurring and to stably turn on the discharge lamp LP. The inductance element L 2 may also serve as the secondary winding of the pulse transformer of the starting igniter.

【0047】上述した実施例1及び実施例2における極
性反転時にコンデンサC1 の充電電荷をインピーダンス
要素Zを介して放出させる経路を構成するようにインバ
ータ部2のスイッチング素子Q1 〜Q4 のスイッチング
を制御する動作は、インバータ部1の備えるスイッチン
グ制御手段で行うことは言うまでもない。 (実施例3)図6に本発明のさらに他の実施例を示す。
上述した実施例2のスイッチング素子Q1 ,Q2 として
寄生ダイオードのリカバリースピードの遅いFETを用
いた場合に、極性反転時にインダクタンス素子L1 から
コンデンサC1 にエネルギを移した後に、寄生ダイオー
ドがオフされたときに、サージ電圧が発生することがあ
る。そこで、この点を改善したものが本実施例である。
Switching of the switching elements Q 1 to Q 4 of the inverter unit 2 so as to form a path for discharging the charge charged in the capacitor C 1 through the impedance element Z at the time of polarity reversal in the above-described first and second embodiments. It is needless to say that the operation of controlling is performed by the switching control means included in the inverter unit 1. (Embodiment 3) FIG. 6 shows still another embodiment of the present invention.
When FETs having a slow recovery speed of the parasitic diode are used as the switching elements Q 1 and Q 2 of the above-described second embodiment, the parasitic diode is turned off after the energy is transferred from the inductance element L 1 to the capacitor C 1 at the time of polarity reversal. Surge voltage may occur. Therefore, the present embodiment improves on this point.

【0048】本実施例では、インダクタンス素子L1
両端と、スイッチング素子Q1 とダイオードD1 の接続
点、及びスイッチング素子Q3 とダイオードD2 の接続
点との間に挿入されたダイオードD12,D13により、イ
ンダクタンス素子L1 とスイッチング素子Q1 ,Q3
を切り離し、つまりはスイッチング素子Q1 ,Q3 の寄
生ダイオードを切り離し、コンデンサC1 とインダクタ
ンス素子L1 との共振経路を形成するために、コンデン
サC1 の両端及びインダクタンス素子L1 の両端の間に
ダイオードD10,D11を接続してある。
In the present embodiment, the diode D 12 inserted between both ends of the inductance element L 1 , the connection point of the switching element Q 1 and the diode D 1 , and the connection point of the switching element Q 3 and the diode D 2. , D 13 disconnects the inductance element L 1 from the switching elements Q 1 and Q 3 , that is, disconnects the parasitic diode of the switching elements Q 1 and Q 3 , and forms a resonance path between the capacitor C 1 and the inductance element L 1. To do this, diodes D 10 and D 11 are connected between both ends of the capacitor C 1 and the inductance element L 1 .

【0049】インバータ部2のスイッチング素子Q2
3 のオン状態からスイッチング素子Q1 ,Q4 がオン
となる状態に移行する極性反転時において、共振電流が
流れる経路は、コンデンサC1 、ダイオードD11、イン
ダクタンスL1 、ダイオードD12、トランジスタQ1
コンデンサC1 となる。このため、スイッチング素子Q
3 の寄生ダイオードを介する経路では共振電流が流れな
い。なお、同様にスイッチング素子Q1 ,Q4 のオン状
態からスイッチング素子Q2 ,Q3 がオンとなる状態に
移行する極性反転時には、スイッチング素子Q1 の寄生
ダイオードを介する経路では共振電流が流れない。従っ
て、寄生ダイオードのリカバリータイムの遅いFET
を、スイッチング素子Q1 ,Q3 として用いても、寄生
ダイオードのオフ時にサージ電圧を発生することがな
い。
The switching element Q 2 of the inverter unit 2 ,
At the time of polarity reversal in which the switching elements Q 1 and Q 4 are turned on from the on state of Q 3, the path through which the resonance current flows is the capacitor C 1 , the diode D 11 , the inductance L 1 , the diode D 12 , and the transistor. Q 1 ,
It becomes the capacitor C 1 . Therefore, the switching element Q
No resonance current flows in the path through the parasitic diode of 3 . Similarly, at the time of polarity reversal in which the switching elements Q 1 and Q 4 are turned on and the switching elements Q 2 and Q 3 are turned on, a resonance current does not flow in the path passing through the parasitic diode of the switching element Q 1. . Therefore, the FET with a slow recovery time of the parasitic diode
Is used as the switching elements Q 1 and Q 3 , no surge voltage is generated when the parasitic diode is turned off.

【0050】(実施例4)図7に本発明のさらに別の実
施例を示す。本実施例も、実施例3と同様に、実施例2
のスイッチング素子Q1 ,Q2 として寄生ダイオードの
リカバリースピードの遅いFETを用いた場合に、極性
反転時にインダクタンス素子L1 からコンデンサC1
エネルギを移した後に、寄生ダイオードがオフされたと
きに、サージ電圧が発生することを防止するものであ
る。
(Fourth Embodiment) FIG. 7 shows still another embodiment of the present invention. This embodiment is also the same as the third embodiment except that the second embodiment is used.
When FETs having a slow recovery speed of the parasitic diode are used as the switching elements Q 1 and Q 2 of, when the parasitic diode is turned off after the energy is transferred from the inductance element L 1 to the capacitor C 1 at the time of polarity reversal, It prevents the generation of surge voltage.

【0051】本実施例では、インバータ部2の組をなす
スイッチング素子Q1 ,Q4 及びスイッチング素子
2 ,Q3 のオン時にコンデンサC1 に充電される充電
電圧の極性に応じて、コンデンサC1 の充電電荷を放出
するインピーダンス要素Zを個別に設けたものである。
具体的には、スイッチング素子Q1 ,Q2 の接続点と、
ダイオードD2 とスイッチング素子Q3 の接続点との間
に、ダイオードD10とインダクタンス素子L11との直列
回路を接続し、スイッチング素子Q3 ,Q4 の接続点
と、ダイオードD 1 とスイッチング素子Q1 の接続点と
の間に、ダイオードD11とインダクタンス素子L12との
直列回路を接続してある。
In this embodiment, a set of inverter units 2 is formed.
Switching element Q1, QFourAnd switching element
Q2, Q3Capacitor C when turned on1Charged to
Depending on the polarity of the voltage, the capacitor C1Discharges the charge of
The impedance element Z is individually provided.
Specifically, the switching element Q1, Q2Connection point of
Diode D2And switching element Q3Between the connection point of
And the diode DTenAnd inductance element L11In series with
Connect the circuit, switching element Q3, QFourConnection point
And diode D 1And switching element Q1Connection point of
Between the diode D11And inductance element L12With
A series circuit is connected.

【0052】本実施例の場合、図5で説明したようにス
イッチング素子Q1 〜Q4 を動作させた場合には、実施
例3と同様にして、スイッチング素子Q3 の寄生ダイオ
ードを介する経路では共振電流を流さず、寄生ダイオー
ドのリカバリータイムの遅いFETを、スイッチング素
子Q1 ,Q3 として用いても、寄生ダイオードのオフ時
にサージ電圧を発生することがないようにできる。
In the case of this embodiment, when the switching elements Q 1 to Q 4 are operated as described with reference to FIG. 5, as in the case of the third embodiment, the path through the parasitic diode of the switching element Q 3 is changed. It is possible to prevent the surge voltage from being generated when the parasitic diode is turned off, even if FETs having no parasitic current and slow recovery time of the parasitic diode are used as the switching elements Q 1 and Q 3 .

【0053】ところで、スイッチング素子Q1 〜Q4
図5の場合とは別の方法でスイッチング動作させること
も可能である。その場合のスイッチング動作を図8を用
いて説明する。なお、図8も、インバータ部2のスイッ
チング素子Q2 ,Q3 のオン状態からスイッチング素子
1 ,Q4 がオンとなる状態に移行する極性反転時のス
イッチング動作を示す。
By the way, the switching elements Q 1 to Q 4 can be switched by a method other than that shown in FIG. The switching operation in that case will be described with reference to FIG. Note that FIG. 8 also shows the switching operation at the time of polarity reversal in which the switching elements Q 2 and Q 3 of the inverter unit 2 are switched from the ON state to the states in which the switching elements Q 1 and Q 4 are turned ON.

【0054】時刻t1 では、図8(c),(d)に示す
スイッチング素子Q2 ,Q3 のオン時において、さらに
スイッチング素子Q1 を図8(a)に示すようにオンと
する。これにより、コンデンサC1 の充電電荷が、コン
デンサC1 、ダイオードD11、インダクタンス素子
12、スイッチング素子Q1 、コンデンサC1 の経路で
放出され、コンデンサC1 とインダクタンス素子L12
の共振動作が開始される。
At time t 1 , when the switching elements Q 2 and Q 3 shown in FIGS. 8C and 8D are turned on, the switching element Q 1 is further turned on as shown in FIG. 8A. Thus, charges of the capacitor C 1 is a capacitor C 1, diode D 11, the inductance element L 12, the switching elements Q 1, is released through a path of the capacitor C 1, the resonance behavior of the capacitor C 1 and the inductance element L 12 Is started.

【0055】次に、時刻t2 において、図8(c)に示
すように、スイッチング素子Q3 をオフとする。なお、
このスイッチング素子Q3 のオフ時点は、スイッチング
素子Q1 のオン後であり、同図(d)に示すスイッチン
グ素子Q2 のオフ時点の以前であれば、特に制限はな
い。いま、時刻t3 でコンデンサC1 の充電電荷がすべ
てインダクタンス素子L1に放出されたとすると、イン
ダクタンス素子L12に蓄積されたエネルギにより、イン
ダクタンスL12、スイッチング素子Q1 、スイッチング
素子Q2 、スイッチング素子Q4 (寄生ダイオード
4 )、ダイオードD11の経路で放出される。このと
き、コンデンサC1 のインピーダンスにより、上記イン
ダクタンス素子L12のエネルギがコンデンサC1 に放出
されないので、この時点t3 後はコンデンサC1 の両端
電圧VC はほぼ零に維持される。
Next, at time t 2 , as shown in FIG. 8C, the switching element Q 3 is turned off. In addition,
The time when the switching element Q 3 is turned off is after the time when the switching element Q 1 is turned on, and before the time when the switching element Q 2 shown in FIG. Now, assuming that all the charges charged in the capacitor C 1 are released to the inductance element L 1 at time t 3 , the energy accumulated in the inductance element L 12 causes the inductance L 12 , the switching element Q 1 , the switching element Q 2 , and the switching element to switch. The light is emitted through the path of the element Q 4 (parasitic diode D 4 ) and the diode D 11 . At this time, the impedance of the capacitor C 1, because the energy of the inductance element L 12 is not released into the capacitor C 1, after which time t 3 is maintained at the voltage across V C is substantially zero capacitor C 1.

【0056】時刻t4 で図8(b)に示すようにスイッ
チング素子Q4 をオンとする。しかし、この場合には寄
生ダイオードD4 のオン状態が維持されるため、その後
も時刻t3 におけるインダクタンス素子L12の放出状態
が維持される。そして、時刻t5 で図8(d)に示すよ
うにスイッチング素子Q2 をオフとする。この場合、ス
イッチング素子Q2 のオフにより、スイッチング素子Q
2 を経由する上記経路が遮断され、インダクタンス素子
12、スイッチング素子Q1 、コンデンサC1 、ダイオ
ードD11、インダクタンス素子L12の経路で、インダク
タンス素子L12のエネルギが放出される。ここで、上記
インダクタンス素子L12のエネルギがすべてコンデンサ
1 に放出された時点である時刻t6 において、インバ
ータ部2の反転動作が完了する。
At time t 4 , the switching element Q 4 is turned on as shown in FIG. 8 (b). However, in this case, the parasitic diode D 4 is maintained in the ON state, and thus the emission state of the inductance element L 12 is maintained at the time t 3 thereafter. Then, at time t 5 , the switching element Q 2 is turned off as shown in FIG. In this case, since the switching element Q 2 is turned off, the switching element Q 2
The path passing through 2 is cut off, and the energy of the inductance element L 12 is released through the path of the inductance element L 12 , the switching element Q 1 , the capacitor C 1 , the diode D 11 , and the inductance element L 12 . Here, at time t 6 when the energy of the inductance element L 12 is completely discharged to the capacitor C 1 , the inversion operation of the inverter unit 2 is completed.

【0057】上述のようにスイッチング動作させると、
次の利点がある。図5のスイッチング動作では、デッド
タイム時にコンバータ部1からインバータ部2に電流を
供給する経路が確保されない。しかし、図8のように動
作させると、コンバータ部1からインバータ部2をみた
場合に、インバータ部2の極性反転時にも、必ず電流の
流れる経路が確保されている。この場合、インバータ部
2の極性反転時に、コンバータ部1から電流が供給され
ても、サージ電圧を発生しないという利点が得られる。
なお、このようなスイッチング動作を先の実施例におい
ても適用可能である。
When the switching operation is performed as described above,
It has the following advantages: In the switching operation of FIG. 5, the path for supplying the current from the converter unit 1 to the inverter unit 2 at the dead time is not secured. However, when the operation is performed as shown in FIG. 8, when the inverter unit 2 is viewed from the converter unit 1, even when the polarity of the inverter unit 2 is reversed, a current flow path is always ensured. In this case, there is an advantage that a surge voltage is not generated even when a current is supplied from the converter unit 1 when the polarity of the inverter unit 2 is reversed.
It should be noted that such a switching operation can also be applied to the previous embodiment.

【0058】(実施例5)図9は実施例4のインダクタ
ンス素子L11,L12を磁気結合されたものである。この
ようにインダクタンス素子L11,L12を磁気結合される
と、同一のコイルボビンにインダクタンス素子L11,L
12を巻くことができ、インダクタンス素子L11,L12
形状を小型にできる。なお、インダクタンスL11,L12
は、ダイオードD10,D11に加わる電圧ストレスを考慮
し、同極性となるように巻装してある。但し、ダイオー
ドD10,D11の電圧ストレスが問題とならない場合に
は、インダクタンスL11,L12を逆極性で巻装してもよ
い。また、本実施例のインダクタンス素子L11,L12
磁気結合させても、動作的に図5あるいは図8で説明し
たと同様に動作させることができる。
(Embodiment 5) FIG. 9 is a diagram in which the inductance elements L 11 and L 12 of Embodiment 4 are magnetically coupled. In this way is magnetically coupled inductance elements L 11, L 12, the inductance element L 11 in the same coil bobbin, L
12 can be wound, and the inductance elements L 11 and L 12 can be downsized. Note that the inductances L 11 , L 12
Are wound so as to have the same polarity in consideration of the voltage stress applied to the diodes D 10 and D 11 . However, if the voltage stress of the diodes D 10 and D 11 does not pose a problem, the inductances L 11 and L 12 may be wound with opposite polarities. Further, even if the inductance elements L 11 and L 12 of this embodiment are magnetically coupled, they can be operated in the same manner as described with reference to FIG. 5 or 8.

【0059】(実施例6)上述した各実施例の場合に
は、コンデンサC1 の充電電荷を放出するインピーダン
ス要素Zをフルブリッジ構成のインバータ部2の高電位
側に設けてあったが、本実施例では図10に示すように
インピーダンス要素Zをインバータ部2の低電位側に設
けたものである。なお、図10の場合には、スイッチン
グ素子Q1 〜Q4 としてトランジスタを用いてあり、ト
ランジスタQ2 ,Q3 に逆並列に接続されたダイオード
20,D21は、スイッチング素子としてFETを用いた
場合の寄生ダイオードに対応するものであり、インピー
ダンス要素Zとしてはインダクタンス素子L1 を用いて
ある。このように、インピーダンス要素Zをインバータ
部2の低電位側に設けても、上述した各実施例と同様の
効果が得られる。
(Embodiment 6) In each of the embodiments described above, the impedance element Z for discharging the charge stored in the capacitor C 1 was provided on the high potential side of the inverter unit 2 having the full bridge structure. In the embodiment, as shown in FIG. 10, the impedance element Z is provided on the low potential side of the inverter unit 2. In the case of FIG. 10, transistors are used as the switching elements Q 1 to Q 4 , and the diodes D 20 and D 21 connected in antiparallel to the transistors Q 2 and Q 3 use FETs as switching elements. In this case, the inductance element L 1 is used as the impedance element Z. As described above, even if the impedance element Z is provided on the low potential side of the inverter unit 2, the same effect as that of each of the above-described embodiments can be obtained.

【0060】(実施例7)上述した各実施例の場合に
は、インピーダンス要素Zを個別に設けていたが、本実
施例はコンバータ部1のトランスT1 の2次巻線L2
コンデンサC1 の充電電荷を減少させるインピーダンス
要素Zとして兼用したものである。なお、本実施例の場
合には、特に車両に搭載される照明装置用に用いた場合
について以下の説明を行う。上記照明装置としてはヘッ
ドライトなどがその対象となり、ヘッドライトとして例
えばメタルハライドランプなどの高圧放電灯が使用され
る。このような場合、コンバータ部1では、車両のバッ
テリーなどの10数ボルトの直流電源VS の電圧を、数
百ボルトまで昇圧する必要がある。なお、上述のメタル
ハライドランプなどの放電灯では、始動時に300V程
度の電圧が必要である。従って、発明が解決しようとす
る課題の項で説明した極性反転時の電流は極めて過大な
ものとなる。
(Embodiment 7) In each of the above-mentioned embodiments, the impedance element Z is individually provided, but in this embodiment, the secondary winding L 2 of the transformer T 1 of the converter unit 1 is connected to the capacitor C. It is also used as the impedance element Z for reducing the charged charge of 1 . In addition, in the case of the present embodiment, the following description will be made especially for the case of being used for a lighting device mounted on a vehicle. Headlights and the like are used as the illumination device, and high-pressure discharge lamps such as metal halide lamps are used as the headlights. In such a case, in the converter unit 1, it is necessary to boost the voltage of the DC power supply V S of several ten volts, such as a vehicle battery, to several hundred volts. A discharge lamp such as the metal halide lamp described above requires a voltage of about 300 V at the time of starting. Therefore, the current at the time of polarity reversal explained in the section of the problem to be solved by the invention becomes extremely large.

【0061】本実施例では、図11に示すように、コン
バータ部1のトランスT1 の2次巻線L2 を2巻線に
し、2次巻線L2 の両端(L21,L22の直列回路の両
端)にダイオードD1 ,D2 を介してスイッチング素子
1 ,Q2 を直列接続し、2次巻線L21,L22の接続点
とスイッチング素子Q1 ,Q2 の接続点との間にコンデ
ンサC1 を接続し、コンデンサC1 に負荷である放電灯
LPを接続してある。また、コンバータ部1にはダイオ
ードD0 を介して直流電源VS を供給するようにしてあ
る。
In this embodiment, as shown in FIG. 11, the secondary winding L 2 of the transformer T 1 of the converter section 1 is made into two windings, and both ends of the secondary winding L 2 (L 21 and L 22 The switching elements Q 1 and Q 2 are connected in series via the diodes D 1 and D 2 to both ends of the series circuit, and the connection point of the secondary windings L 21 and L 22 and the connection point of the switching elements Q 1 and Q 2 are connected. A capacitor C 1 is connected between the capacitor C 1 and, and a discharge lamp LP, which is a load, is connected to the capacitor C 1 . Further, the converter unit 1 is adapted to be supplied with the DC power supply V S via the diode D 0 .

【0062】本実施例の電源装置では、図12(a),
(b)に示すように、インバータ部2のスイッチング素
子Q1 ,Q2 を低周波的に交互にオン,オフし(数十〜
数百Hz)、同図(c)に示すようにスイッチング素子
0 を高周波的にオン,オフする(10kHz〜数百k
Hz)。いま、スイッチング素子Q1 のオン時には、ス
イッチング素子Q0 のオン,オフにより、図12(d)
に示す電流i1 が流れ、この電流i1 によりトランスT
1 の2次巻線L21に誘起される電圧により、2次巻線L
21、ダイオードD1 、スイッチング素子Q1 、コンデン
サC1 、2次巻線L21の経路で図12(e)に示す電流
2 が流れる。そして、この電流i2 によりコンデンサ
1 が充電され、図11に図示する極性の両端電圧が発
生する。
In the power supply device of this embodiment, as shown in FIG.
As shown in (b), the switching elements Q 1 and Q 2 of the inverter unit 2 are alternately turned on and off at low frequencies (several tens to
(Several hundreds of Hz), the switching element Q 0 is turned on and off at high frequency as shown in FIG.
Hz). Now, at the time of the on-switching elements Q 1, on the switching element Q 0, by off, FIG. 12 (d)
The current i 1 shown in the figure flows, and this current i 1 causes the transformer T
The voltage induced in the secondary winding L 21 of 1 causes the secondary winding L 21 to
The current i 2 shown in FIG. 12 (e) flows through the path of 21 , the diode D 1 , the switching element Q 1 , the capacitor C 1 , and the secondary winding L 21 . Then, this current i 2 charges the capacitor C 1 to generate a voltage across the polarities shown in FIG.

【0063】上記スイッチング素子Q1 がオフし、スイ
ッチング素子Q2 がオンすると、スイッチング素子Q0
のオン,オフに応じて、トランスT1 の2次巻線L22
誘起される電圧で、2次巻線L22、コンデンサC1 、ス
イッチング素子Q2 、ダイオードD2 、2次巻線L22
経路で、スイッチング素子Q1 のオン時と逆方向の電流
がコンデンサC1 に流される。
When the switching element Q 1 is turned off and the switching element Q 2 is turned on, the switching element Q 0
The voltage induced in the secondary winding L 22 of the transformer T 1 according to the on / off state of the secondary winding L 22 , the secondary winding L 22 , the capacitor C 1 , the switching element Q 2 , the diode D 2 , and the secondary winding L. In the route of 22 , a current in the direction opposite to that when the switching element Q 1 is turned on is passed through the capacitor C 1 .

【0064】上記動作を繰り返すことにより、スイッチ
ング素子Q1 ,Q2 のオン,オフに応じてコンデンサC
1 の両端には、図12(f)に示す矩形波電圧が発生
し、この矩形波電圧が放電灯LPに印加され、放電灯L
Pはいわゆる矩形波点灯される。なお、スイッチング素
子Q0 のスイッチングにより生じる高周波リップル成分
はコンデンサC1 を介して流れるので、放電灯LPには
ほぼ矩形波電圧が印加される。さらに、放電灯LPに高
周波リップル成分が印加されないようにする場合には、
放電灯LPと直列にインダクタンス素子を接続すればよ
い。
By repeating the above operation, the capacitor C is turned on and off according to the ON / OFF of the switching elements Q 1 and Q 2.
A rectangular wave voltage shown in FIG. 12 (f) is generated at both ends of 1 , and this rectangular wave voltage is applied to the discharge lamp LP,
P is lit by a so-called rectangular wave. Since the high frequency ripple component generated by the switching of the switching element Q 0 flows through the capacitor C 1 , almost rectangular wave voltage is applied to the discharge lamp LP. Furthermore, in order to prevent the high frequency ripple component from being applied to the discharge lamp LP,
An inductance element may be connected in series with the discharge lamp LP.

【0065】また、本実施例のスイッチング素子Q1
2 のオン,オフ切換時点には、両スイッチング素子Q
1 ,Q2 が同時にオンする同時オン期間を設けてある。
つまり、トランスT1 の2次巻線L21,L22に誘起され
る電圧による電流が流れていることを考慮して、上記同
時オン期間を設けてある。次に、スイッチング素子
1 ,Q2 のオン,オフが切り換わる極性反転時の動作
について説明する。いま、スイッチング素子Q1 がオン
した状態からスイッチング素子Q2 がオンする状態に切
り換えるとすれば、スイッチング素子Q2 がオンする直
前には、コンデンサC1 は図11中の図示する極性でコ
ンデンサC1 が充電されている。この状態で、スイッチ
ング素子Q2 がオンすると、コンデンサC1 の充電電荷
を電源として、コンデンサC1 、スイッチング素子
2 、ダイオードD2 、2次巻線L22、コンデンサC1
の経路で、電流が流れる。このときの電流は、2次巻線
22を介して流れ、2次巻線L22のインピーダンスによ
りそのピーク値が十分低い値に制限される。つまり、2
次巻線L22がインピーダンス要素Zして機能する。
In addition, the switching elements Q 1 ,
At the time of switching on and off of Q 2 , both switching elements Q
A simultaneous ON period is provided in which 1 and Q 2 are simultaneously turned ON.
That is, the simultaneous ON period is provided in consideration of the fact that the current due to the voltage induced in the secondary windings L 21 and L 22 of the transformer T 1 flows. Next, the operation at the time of polarity reversal in which the switching elements Q 1 and Q 2 are switched on and off will be described. Now, if switching from a state in which the switching element Q 1 is turned on in a state where the switching element Q 2 is turned on, just before the switching element Q 2 is turned on, the capacitor C in a polar capacitor C 1 is illustrated in FIG. 11 1 is charged. In this state, the switching element Q 2 is turned on, as a power source to charge the charge of capacitor C 1, the capacitor C 1, the switching element Q 2, diode D 2, 2 windings L 22, capacitor C 1
The current flows through the path. Current at this time flows via the secondary winding L 22, the peak value by the impedance of the secondary winding L 22 is limited to a sufficiently low value. That is, 2
The secondary winding L 22 functions as an impedance element Z.

【0066】なお、スイッチング素子Q2 のオンからス
イッチング素子Q1 のオンに切り換わる時にも、同様に
して2次巻線L21の限流作用で、過大な電流が流れるこ
とが防止される。ところで、上記2次巻線L21,L22
コンデンサC1 の充電電荷を放出する電流が流れると、
それに伴いトランスT1 の1次巻線L1 には直流電源V
S を介して回生電流を流す電圧が誘起されるが、この電
圧による電流はダイオードD0 により阻止される。この
ため、コンデンサC1 の充電電荷で、コンバータ部1及
びインバータ部2のスイッチング素子Q0 〜Q2 に過大
なストレスが加わることが防止される。
When the switching element Q 2 is turned on and the switching element Q 1 is turned on, the current limiting function of the secondary winding L 21 prevents the excessive current from flowing in the same manner. By the way, when a current for discharging the charge of the capacitor C 1 flows through the secondary windings L 21 and L 22 ,
Accordingly, the DC power source V is applied to the primary winding L 1 of the transformer T 1.
A voltage that causes a regenerative current to flow is induced through S , but the current due to this voltage is blocked by the diode D 0 . For this reason, it is possible to prevent excessive stress from being applied to the switching elements Q 0 to Q 2 of the converter section 1 and the inverter section 2 due to the charge of the capacitor C 1 .

【0067】なお、上述の場合には、ダイオードD0
ような直流電源VS への回生電流を阻止する阻止手段を
設けた場合の説明であったが、回生電流を限流する限流
手段、例えばインダクタンス素子などのインピーダンス
要素を設けるようにしてもよい。 (実施例8)ところで、実施例7のようにコンバータ部
1にダイオードD0 あるいは限流手段を設けると、電源
電圧の10V以下まで低下する可能性のある車両のバッ
テリなどの直流電源VS の場合には、ダイオードD0
限流手段による電圧降下が問題となる。例えば、ダイオ
ードD0 としてショットキーダイオードを用いたとして
も、0.5〜0.8V程度の電圧降下を生じる。
In the above description, the blocking means for blocking the regenerative current to the DC power source V S , such as the diode D 0 , has been described, but the current limiting means for limiting the regenerative current is provided. Alternatively, an impedance element such as an inductance element may be provided. (Embodiment 8) By the way, when the diode D 0 or the current limiting means is provided in the converter unit 1 as in the embodiment 7, the DC power supply V S such as the battery of the vehicle which may be reduced to 10 V or less of the power supply voltage. In this case, the voltage drop due to the diode D 0 and the current limiting means becomes a problem. For example, even if a Schottky diode is used as the diode D 0 , a voltage drop of about 0.5 to 0.8 V occurs.

【0068】そこで、この点を改善したものが本実施例
であり、本実施例では実施例7におけるダイオードD0
の代わりに、図13に示すように、オン抵抗の小さいM
OSFETQ6 を用い、このMOSFETQ6 を極性反
転期間に同期させてオフすることにより、コンバータ部
1に過電流が流れることを防止してある。なお、本実施
例ではインバータ部2をフルブリッジ構成とし、インバ
ータ部2に流れる過電流を防止する作用は、基本的には
実施例7で説明したと同様に2次巻線L2 で得るように
してある。
Therefore, this example is improved in this example, and in this example, the diode D 0 in Example 7 is used.
Instead of M, as shown in FIG.
Using OSFETQ 6, by turning off in synchronization with the MOSFET Q 6 in the polarity inversion period, it is to prevent the current from overflowing into the converter section 1. In the present embodiment, the inverter unit 2 has a full-bridge structure, and the function of preventing overcurrent flowing in the inverter unit 2 is basically obtained by the secondary winding L 2 as described in the seventh embodiment. I am doing it.

【0069】そして、本実施例の場合には、トランスT
1 に3次巻線L3 を設け、この3次巻線L3 に誘起され
る電圧が所定の極性で所定電圧に達したときに、オフと
なるスイッチング素子(例えば、ダイアックなどのサイ
リスタ)Q5 と抵抗R1 からなるバイアス回路を用い
て、MOSFETQ6 のオン,オフ制御を行うようにし
てある。
In the case of this embodiment, the transformer T
A switching element (for example, a thyristor such as a diac) Q that is turned off when the voltage induced in the tertiary winding L 3 reaches a predetermined voltage with a predetermined polarity by providing a tertiary winding L 3 in 1 A bias circuit composed of 5 and a resistor R 1 is used to control ON / OFF of the MOSFET Q 6 .

【0070】コンバータ部1及びインバータ部2の動作
は先の実施例で説明したと同様に動作するので説明は省
略し、本実施例の特徴とするインバータ部2の極性反転
時の動作について説明する。本実施例のインバータ部2
における組をなすスイッチング素子Q1 ,Q4 及びスイ
ッチング素子Q2 ,Q3 のオン,オフの切換時点には、
スイッチング素子Q 1 〜Q4 が同時にオンする短期間の
同時オン期間を設けてある。例えば、スイッチング素子
2 ,Q3 のオンからスイッチング素子Q1 ,Q4 のオ
ンに切り換えるときには、コンデンサC1 には図13に
図示する極性で充電されている。そして、スイッチング
素子Q1 ,Q4 がオンしたときには、コンデンサC1
充電電荷を電源として、コンデンサC1 、スイッチング
素子Q4 、2次巻線L2 、ダイオードD1 、スイッチン
グ素子Q1 、コンデンサC1 の経路で電流が流れる。な
お、この電流は2次巻線L2 により抑制される。
Operation of converter section 1 and inverter section 2
Will operate in the same way as described in the previous embodiment, so the description is omitted.
The polarity reversal of the inverter unit 2, which is a feature of this embodiment, is omitted.
The operation at that time will be described. Inverter unit 2 of this embodiment
Switching elements Q in1, QFourAnd Sui
Touching element Q2, Q3When switching on and off,
Switching element Q 1~ QFourFor a short period of time
There is a simultaneous ON period. For example, switching element
Q2, Q3From ON to switching element Q1, QFourOh
Capacitor C when switching to1In Figure 13
It is charged with the polarity shown. And switching
Element Q1, QFourIs turned on, the capacitor C1of
The charge C is used as a power source and the capacitor C1, Switching
Element QFourSecondary winding L2, Diode D1, Switchon
Element Q1, Capacitor C1The current flows through the path. Na
This current is the secondary winding L2Is suppressed by.

【0071】上記電流により、トランスT1 の1次巻線
1 及び3次巻線L3 に夫々電圧が誘起される。ここ
で、3次巻線L3 に誘起される電圧で、図14(d)に
示すように、スイッチング素子Q5 がオフされ(図中T
D で示す期間オフされ)、これによりMOSFETQ6
をオンとするゲート電圧がMOSFETQ6 に印加され
なくなり、MOSFETQ6 がオフする。このため、上
記極性反転時に2次巻線L2 に流れる電流により1次巻
線L1 に誘起される電圧で、直流電源VS に回生される
電流を遮断することができる。
The above currents induce voltages in the primary winding L 1 and the tertiary winding L 3 of the transformer T 1 , respectively. Here, as shown in FIG. 14D, the switching element Q 5 is turned off by the voltage induced in the tertiary winding L 3 (T in the figure).
It is turned off for a period indicated by D ), which causes MOSFET Q 6
The gate voltage for turning on is no longer applied to the MOSFET Q 6 , and the MOSFET Q 6 is turned off. Therefore, it is possible to interrupt the current regenerated in the DC power supply V S by the voltage induced in the primary winding L 1 by the current flowing in the secondary winding L 2 when the polarity is reversed.

【0072】なお、極性反転時を除く期間には、3次巻
線L3 に誘起される電圧で、スイッチング素子Q5 がオ
ンし、これによりMOSFETQ6 がオンとなっている
ので、コンバータ部1の動作にMOSFETQ6 が影響
を与えることはない。 (実施例9)本実施例では、図15に示すように、コン
バータ部1の2次巻線L2 に直列に限流用のインダクタ
ンス素子L4 を接続し、このインダクタンス素子L4
並列にインバータ部2の極性反転時にのみオフとなるス
イッチング素子Q7 を接続した構成としてある。
During the period except when the polarity is reversed, the switching element Q 5 is turned on by the voltage induced in the tertiary winding L 3 , and the MOSFET Q 6 is turned on. MOSFET Q 6 does not affect the operation of the above. (Embodiment 9) In the present embodiment, as shown in FIG. 15, a current limiting inductance element L 4 is connected in series to the secondary winding L 2 of the converter unit 1, and an inverter is connected in parallel with this inductance element L 4. A switching element Q 7 that is turned off only when the polarity of the portion 2 is inverted is connected.

【0073】図16はスイッチング素子Q7 を具体的に
示した回路図であり、スイッチング素子Q7 としてMO
SFETを用い、トランスT2 に設けた3次巻線L3
よりスイッチング素子Q7 のオン,オフを制御する構成
としてある。なお、3次巻線L3 は1次巻線L1 と同極
性に巻装してあり、この3次巻線L3 には過渡的なサー
ジ電圧がスイッチング素子Q7 に印加されることを阻止
するZNRなどのサージ吸収素子Q8 を並列に接続して
ある。
[0073] Figure 16 is a circuit diagram specifically showing the switching element Q 7, MO as a switching element Q 7
The SFET is used and on / off of the switching element Q 7 is controlled by the tertiary winding L 3 provided in the transformer T 2 . The tertiary winding L 3 is wound in the same polarity as the primary winding L 1, and a transient surge voltage is applied to the switching element Q 7 in the tertiary winding L 3. A surge absorbing element Q 8 such as a blocking ZNR is connected in parallel.

【0074】本実施例は、スイッチング素子Q1 ,Q4
あるいはスイッチング素子Q2 ,Q 3 のオン時に、スイ
ッチング素子Q0 がオフしたときにトランスT1 の3次
巻線L3 に誘起される電圧で、図17(d)に示すよう
に、スイッチング素子Q7 がオンとなる。このため、イ
ンダクタンス素子L4 が短絡され、上記スイッチング素
子Q1 ,Q4 あるいはスイッチング素子Q2 ,Q3 のオ
ン時には、従来の回路あるいは他の実施例で説明したと
同様に電源装置は動作する。
In this embodiment, the switching element Q1, QFour
Or switching element Q2, Q 3When turned on,
Touching element Q0Transformer T when is off1The third
Winding L3The voltage induced in the
And the switching element Q7Turns on. For this reason,
Inductance element LFourAre short-circuited and the switching element
Child Q1, QFourOr switching element Q2, Q3Oh
At the time of operation, as explained in the conventional circuit or other embodiment,
Similarly, the power supply operates.

【0075】そして、インバータ部2の極性反転時に
は、コンデンサC1 の充電電荷を電源として、2次巻線
2 を介して流れる電流により、3次巻線L3 に誘起さ
れる電圧で、図17(d)に示すようにMOSFETQ
7 がオフとなる。従って、上記極性反転時の電流は2次
巻線L2 及びインダクタンス素子L4 を介して流れ、小
さく抑制される。
When the polarity of the inverter section 2 is reversed, the voltage charged in the tertiary winding L 3 by the current flowing through the secondary winding L 2 using the charge charged in the capacitor C 1 as a power source As shown in 17 (d), MOSFETQ
7 is off. Therefore, the current at the time of the polarity reversal flows through the secondary winding L 2 and the inductance element L 4 and is suppressed to a small level.

【0076】ここで、コンデンサC1 の充電電荷で、ト
ランスT1 の2次巻線L2 に流れる電流が抑制されるた
め、1次巻線L1 に誘起される電圧により直流電源VS
を回生して流れる電流も抑制され、コンバータ部1の1
次側に上記回生電流を抑制する手段が不要となる。 (実施例10)本実施例は、図11に示す実施例7のト
ランスT1 の2次側がセンタータップ型である場合に適
用される実施例であり、図18に示すように、コンデン
サC1に直列に実施例9で説明したインダクタンス素子
4 とスイッチング素子Q7 との並列回路を接続したも
のである。本実施例の動作は実施例9で説明したと同様
であるので説明は省略する。
Here, since the current flowing in the secondary winding L 2 of the transformer T 1 is suppressed by the charge of the capacitor C 1 , the DC power supply V S is generated by the voltage induced in the primary winding L 1.
The current flowing through the regeneration of the
The means for suppressing the regenerative current on the secondary side is unnecessary. (Example 10) This embodiment is an example in which the secondary side of the transformer T 1 of the embodiment 7 shown in FIG. 11 is applied when a center tap, as shown in FIG. 18, a capacitor C 1 Is connected in series with the parallel circuit of the inductance element L 4 and the switching element Q 7 described in the ninth embodiment. Since the operation of this embodiment is the same as that described in the ninth embodiment, the description is omitted.

【0077】(実施例11)図15及び図16あるいは
図18に示す実施例9や実施例10の場合には、スイッ
チング素子としてのMOSFETQ7 のスイッチング制
御のための回路が必要になり、回路構成が複雑になる。
そこで、本実施例ではスイッチング素子Q7を個別に設
けることなく、極性反転時のコンデンサC1 の充電電荷
を減少させるようにしたものである。
(Embodiment 11) In the case of Embodiment 9 and Embodiment 10 shown in FIG. 15 and FIG. 16 or FIG. 18, a circuit for switching control of MOSFET Q 7 as a switching element is required, and circuit configuration Becomes complicated.
Therefore, in this embodiment, the charging charge of the capacitor C 1 at the time of polarity reversal is reduced without separately providing the switching element Q 7 .

【0078】具体的には、図19に示すように、コンデ
ンサC1 の両端に夫々のカソードを接続してアノードを
互いに接続したダイオードD30,D31の直列回路をコン
デンサC1 に並列接続し、上記ダイオードD30,D31
共通接続されたアノードと、トランスT1 の2次巻線L
2 とスイッチング素子Q2 の接続点との間にインダクタ
ンス素子L4 を接続した構成となっている。
Specifically, as shown in FIG. 19, a series circuit of diodes D 30 and D 31 whose cathodes are connected to both ends of the capacitor C 1 and whose anodes are connected to each other is connected in parallel to the capacitor C 1. , The commonly connected anodes of the diodes D 30 and D 31 , and the secondary winding L of the transformer T 1.
An inductance element L 4 is connected between 2 and the connection point of the switching element Q 2 .

【0079】インバータ部2の極性反転時を除き、本実
施例の電源装置の動作は先に説明した実施例と同様であ
るので、以下の説明では極性反転時の動作についてのみ
説明する。例えば、スイッチング素子Q2 ,Q3 のオン
の状態からスイッチング素子Q1 ,Q4 がオンする状態
に切り換わる場合について説明する。このときには、コ
ンデンサC1 は、図19に図示する極性で充電されてい
る。
Since the operation of the power supply device of this embodiment is the same as that of the above-described embodiment except when the polarity of the inverter section 2 is reversed, only the operation when the polarity is reversed will be described below. For example, a case will be described where the switching elements Q 2 and Q 3 are switched on and the switching elements Q 1 and Q 4 are switched on. At this time, the capacitor C 1 is charged with the polarity shown in FIG.

【0080】ここで、本実施例の場合には、スイッチン
グ素子Q1 ,Q4 をオンするときに、まずスイッチング
素子Q4 のみをオンとする。これにより、コンデンサC
1 、スイッチング素子Q4 、インダクタンス素子L4
ダイオードD30、コンデンサC1 の経路で、コンデンサ
1 の充電電荷が放出される。そして、コンデンサC1
の充電電荷が十分に放出された時点、あるいはコンデン
サC1 とインダクタンス素子L4 との共振により、イン
ダクタンス素子L4 に一旦移されたエネルギがコンデン
サC1 に戻され、コンデンサC1 が図示状態と逆極性で
充電された時点で、スイッチング素子Q1 をオンとす
る。このようにすれば、極性反転時にインバータ部2に
過大な電流が流れることがない。しかも、トランスT1
の2次巻線L2 を経由する経路でコンデンサC1 の充電
電荷が放出されることもないので、コンバータ部1側に
も過大な電流が流れることはない。
Here, in the case of the present embodiment, when turning on the switching elements Q 1 and Q 4 , first, only the switching element Q 4 is turned on. As a result, the capacitor C
1 , switching element Q 4 , inductance element L 4 ,
The charge of the capacitor C 1 is discharged through the path of the diode D 30 and the capacitor C 1 . And the capacitor C 1
Time charges of is fully released, or by resonance of the capacitor C 1 and the inductance element L 4, once the transferred energy in the inductance element L 4 is returned to the capacitor C 1, the capacitor C 1 and the state shown in The switching element Q 1 is turned on at the time of charging with the opposite polarity. By doing so, an excessive current does not flow in the inverter unit 2 when the polarity is reversed. Moreover, the transformer T 1
Since the charge charged in the capacitor C 1 is not discharged through the path passing through the secondary winding L 2 , the excessive current does not flow to the converter unit 1 side.

【0081】なお、スイッチング素子Q1 ,Q4 のオン
の状態からスイッチング素子Q2 ,Q3 がオンする状態
に切り換わるときには、まずスイッチング素子Q2 をオ
ンとし、コンデンサC1 、スイッチング素子Q2 、イン
ダクタンス素子L4 、ダイオードD31、コンデンサC1
の経路でコンデンサC1 の充電電荷を放出する。従っ
て、スイッチング素子Q2 ,Q3 のオンの状態からスイ
ッチング素子Q1 ,Q4がオンする状態に切り換わる場
合と同様にして、コンバータ部1及びインバータ部2に
過大な電流が流れることがない。
[0081] Incidentally, when switching from the ON state of the switching element Q 1, Q 4 to a state where the switching element Q 2, Q 3 is turned on, first the switching element Q 2 on, capacitor C 1, the switching element Q 2 , Inductance element L 4 , diode D 31 , capacitor C 1
The charge of the capacitor C 1 is discharged through the path. Therefore, as in the case where the switching elements Q 2 and Q 3 are switched from the ON state to the switching elements Q 1 and Q 4 , the excessive current does not flow in the converter unit 1 and the inverter unit 2. .

【0082】(実施例12)本実施例では、図20に示
すように、図11に示す実施例7におけるダイオードD
1 ,D2 に直列に限流要素としてのインダクタンス素子
41,L42を接続すると共に、コンデンサC1 及び放電
灯LPの並列回路と直列に限流要素としてのインダクタ
ンスL43を接続し、2次巻線L21,L22の接続点と、イ
ンダクタンス素子L41,L42とスイッチング素子Q1
2 との夫々の接続点との間に、ダイオードD32,D33
を接続した構成としてある。なお、インダクタンス素子
41〜L43は互いに電磁結合させ、夫々の極性を図示極
性に設定してある。
(Embodiment 12) In this embodiment, as shown in FIG. 20, the diode D in the embodiment 7 shown in FIG. 11 is used.
Inductors L 41 and L 42 as current limiting elements are connected in series to 1 and D 2 , and an inductance L 43 as current limiting element is connected in series with the parallel circuit of the capacitor C 1 and the discharge lamp LP. The connection point between the secondary windings L 21 and L 22 , the inductance elements L 41 and L 42, and the switching element Q 1 ,
Diodes D 32 and D 33 are connected between the respective connection points with Q 2.
Are connected. The inductance elements L 41 to L 43 are electromagnetically coupled to each other, and their polarities are set to the polarities shown in the figure.

【0083】本実施例の場合には、極性反転時を除く、
スイッチング素子Q1 ,Q2 のオン時の動作は、そのと
きの電流がインダクタンス素子L41〜L43を介して流れ
る点を除き、図21(a)〜(f)に示すように実施例
7の場合と同じである。なお、放電灯LPに流れるラン
プ電流iLPを図21(g)に示す。極性反転時の動作は
次のようになる。いま、スイッチング素子Q1 のオンか
らスイッチング素子Q2 のオンに切り換わるときには、
コンデンサC1 は図20に図示する極性に充電されてい
る。ここで、コンデンサC1 の両端電圧はVC とする。
このとき、トランスT1 に蓄積されたエネルギによりイ
ンダクタンス素子L 22に誘起される電圧がVL であると
し、VL <VC であると、図20中のイで示す経路で電
流が流れる。但し、このときの電流は、インダクタンス
素子L22及びインダクタンス素子L42,L43の限流作用
により抑制される。
In the case of this embodiment, except when the polarity is reversed,
Switching element Q1, Q2When turning on,
Current is inductance element L41~ L43Flow through
21A to 21F except that
It is the same as the case of 7. In addition, the run flowing to the discharge lamp LP
Current iLPIs shown in FIG. The operation when reversing the polarity is
It looks like this: Now switching element Q1Is it on?
Switching element Q2When is switched on,
Capacitor C1Is charged to the polarity shown in FIG.
It Where capacitor C1The voltage across both ends is VCAnd
At this time, the transformer T1The energy stored in
Inductance element L twenty twoThe voltage induced inLIs
And then VL<VCThen, the electric power is supplied through the route shown by a in FIG.
The flow flows. However, the current at this time is the inductance
Element Ltwenty twoAnd inductance element L42, L43Current limiting action
Is suppressed by.

【0084】そして、コンデンサC1 の両端電圧VC
低下することにより、ダイオードD 2 がオフとなると、
図20中のロで示す経路で電流が流れ、コンデンサC1
の充電電荷による電流が2次巻線L22の経由して流れな
くなる。従って、コンバータ部1の1次側の回生電流が
低減される。また、インダクタンス素子L43とコンデン
サC1 の共振によりコンデンサC1 が逆極性に充電され
るため、コンデンサC 1 に流れる電流に休止期間を生じ
ることを防止でき、負荷が放電灯LPである場合におけ
る立消えなどの問題を回避することができる。
Then, the capacitor C1Voltage V acrossCBut
By lowering the diode D 2Is turned off,
Current flows through the route indicated by B in FIG.1
The current due to the charging charge of the secondary winding Ltwenty twoDo not flow through
Become Therefore, the regenerative current on the primary side of the converter unit 1
Will be reduced. In addition, the inductance element L43And Conden
SA C1Resonance of capacitor C1Is charged in reverse polarity
Therefore, the capacitor C 1Causes a rest period in the current flowing through
This can be prevented only when the load is the discharge lamp LP.
It is possible to avoid problems such as fading.

【0085】なお、上記インダクタンス素子L41〜L43
及びダイオードD32,D33を、図22に示すように接続
してインバータ部1を構成してもよい。つまり、図22
の場合には2次巻線L21,L22を介することなく、コン
デンサC1 の充電電荷を放出する経路に、インダクタン
ス素子L43の代わりに、インダクタンス素子L41,L 42
を挿入するようにしたものである。
The inductance element L41~ L43
And diode D32, D33, As shown in FIG.
Then, the inverter unit 1 may be configured. That is, FIG.
In case of, secondary winding Ltwenty one, Ltwenty twoWithout going through
Densa C1The inductor to the path that discharges the charge
Element L43Instead of the inductance element L41, L 42
Is to be inserted.

【0086】(実施例13)本実施例では、図23に示
すように、図20に示す実施例12のコンバータ部1を
2組一体化したもので、基本的には実施例12と同様に
動作する。なお、図23の場合には、符号にダッシュを
付したもので1組、ダッシュを付していないもので1組
のコンバータを構成してある。なお、組数は2組以上で
あってもよい。このようにコンバータ部1を複数組で一
体化すると、スイッチング素子Q01,Q02として耐圧の
低いものを用いることができる。
(Embodiment 13) In this embodiment, as shown in FIG. 23, two sets of the converter section 1 of Embodiment 12 shown in FIG. 20 are integrated, and basically the same as Embodiment 12. Operate. In the case of FIG. 23, one set is formed by adding a dash to the reference numeral, and one set is formed by not adding a dash. The number of sets may be two or more. In this way, when a plurality of converter sections 1 are integrated, switching elements Q 01 and Q 02 having a low withstand voltage can be used.

【0087】(実施例14)図24に本実施例を示す。
本実施例では、負荷回路3に供給する電源として極性に
より異なる電圧値のものが必要な場合に対応する実施例
である。図24の場合には、コンデンサC1 の両端電圧
C が図示極性で生じるときの電圧が低く、逆極性の電
圧が生じるときの電圧が高いことが必要な場合に対応す
る。このとき、トランスT1 の2次巻線L22に誘起され
る電圧は低いので、コンデンサC1 の充電電荷により電
流を低減する限流要素としては、2次巻線L22のみを用
いてある。つまり、本実施例は図22に示す回路を変形
させて、負荷回路3に供給する電圧値が極性により異な
る場合に対応させたものである。
(Embodiment 14) FIG. 24 shows the present embodiment.
The present embodiment is an embodiment corresponding to the case where the power supply to the load circuit 3 needs to have different voltage values depending on the polarities. The case of FIG. 24 corresponds to the case where it is necessary that the voltage V C across the capacitor C 1 has a low voltage when generated with the illustrated polarity and the voltage when a voltage with the opposite polarity occurs is high. At this time, since the voltage induced in the secondary winding L 22 of the transformer T 1 is low, only the secondary winding L 22 is used as the current limiting element for reducing the current due to the charge charged in the capacitor C 1. . In other words, the present embodiment is a modification of the circuit shown in FIG. 22 to deal with the case where the voltage value supplied to the load circuit 3 differs depending on the polarity.

【0088】ところで、上述した各実施例では、負荷回
路3に対してほぼ矩形波状の電圧を印加する場合につい
て説明したが、台形波状あるいは正弦波状のものであっ
てもよい。なお、正弦波状とする場合には、スイッチン
グ素子Q0 のオンデューティを正弦波の波高値に応じて
変化させることにより実現することができる。また、直
流電源VS は、交流電源を整流あるいは整流平滑して得
たもの、DC−DCコンバートしたもの、あるいは車両
用のバッテリーなどどのようなものであってもよい。さ
らに、コンバータ部1は、上述したフライバックタイプ
のもの以外に、フォワードタイプやチョッパタイプのも
のでも構わない。さらにまた、特に限定してないスイッ
チング素子は、バイポーラトランジスタ、IGBT、M
CT、サイリスタなどのいずれであってもよい。但し、
FET以外のスイッチング素子の場合には逆並列にダイ
オードを接続する必要があることは言うまでもない。
By the way, in each of the above-described embodiments, the case of applying a voltage having a substantially rectangular wave shape to the load circuit 3 has been described, but a trapezoidal wave shape or a sine wave shape may be applied. The sinusoidal shape can be realized by changing the on-duty of the switching element Q 0 according to the peak value of the sinusoidal wave. Further, the DC power supply V S is that the AC power obtained by rectifying or rectified and smoothed, those that have been DC-DC conversion, or whatever such as a battery for vehicles. Further, the converter unit 1 may be a forward type or a chopper type other than the flyback type described above. Furthermore, switching elements not particularly limited include bipolar transistors, IGBTs, M
It may be a CT, a thyristor, or the like. However,
It goes without saying that in the case of a switching element other than the FET, it is necessary to connect a diode in antiparallel.

【0089】[0089]

【発明の効果】請求項1の発明は、上述のように直流電
源と、直流電源の電圧変換を行うコンバータ部と、コン
バータ部から供給される直流電力を交流電力に変換する
インバータ部と、インバータ部の出力に接続されたコン
デンサと、このコンデンサと並列接続されコンデンサの
両端電圧が電源として供給される負荷回路と、インバー
タ部の極性反転時に、コンデンサに充電された電荷を減
少させるインピーダンス要素と、極性反転時にコンデン
サとインピーダンス素子との間にコンデンサの充電電荷
を放出するループを形成するループ形成手段とを備えて
いるので、極性反転時のコンデンサの充電電荷をインピ
ーダンス要素で減少させることができ、この充電電荷を
電源としてインバータ部及びコンバータ部を介して流れ
る電流を減少させ、極性反転時に過電流が流れることを
防止することができる。
As described above, the invention of claim 1 is a DC power supply, a converter section for converting the voltage of the DC power supply, an inverter section for converting DC power supplied from the converter section to AC power, and an inverter. A capacitor connected to the output of the unit, a load circuit connected in parallel with the capacitor and supplied with the voltage across the capacitor as a power source, and an impedance element that reduces the electric charge charged in the capacitor when the polarity of the inverter unit is reversed. Since a loop forming means is formed between the capacitor and the impedance element to form a loop for discharging the charge charged in the capacitor at the time of polarity reversal, the charge charge of the capacitor at the time of polarity reversal can be reduced by the impedance element, This charge is used as a power source to reduce the current flowing through the inverter and converter. It is possible to prevent an overcurrent from flowing in the polarity inversion time.

【0090】請求項2の発明では、上記ループ形成手段
を、極性反転時にコンデンサの充電電荷をインピーダン
ス要素を介して放出させる経路を形成するようにインバ
ータ部のスイッチング素子のスイッチングを制御するス
イッチング制御手段で構成してあるので、インバータ部
のスイッチング素子をループ形成手段に兼用して回路構
成を簡単にすることができる。
According to a second aspect of the present invention, the loop control means controls the switching of the switching element of the inverter so as to form a path for discharging the charge stored in the capacitor through the impedance element when the polarity is inverted. Since the switching element of the inverter section is also used as the loop forming means, the circuit configuration can be simplified.

【0091】請求項4の発明では、スイッチング素子と
してFETを用いた場合において、スイッチング素子の
寄生ダイオードをバイパスし、上記コンデンサの充電電
荷をインピーダンス要素に放出するループ内を形成する
ループ形成手段を備えているので、インバータ部を構成
するスイッチング素子として寄生ダイオードのリカバリ
ータイムが遅いFETを用いた場合に、寄生ダイオード
を介して極性反転時のコンデンサの充電電荷を放出せ
ず、寄生ダイオードのオフ時にサージ電圧が発生するこ
とを防止することができる。
According to the fourth aspect of the invention, when the FET is used as the switching element, the parasitic diode of the switching element is bypassed, and loop forming means for forming a loop for discharging the charge charged in the capacitor to the impedance element is provided. Therefore, when an FET with a slow recovery time of the parasitic diode is used as the switching element that constitutes the inverter part, the charge stored in the capacitor at the time of polarity reversal is not discharged through the parasitic diode, and the surge occurs when the parasitic diode is turned off. It is possible to prevent a voltage from being generated.

【0092】請求項4の発明では、上記インピーダンス
要素としてインダクタンス素子を用いているので、コン
デンサから放出された充電電荷によるエネルギをインダ
クタンス素子がコンデンサに放出し、極性反転後にコン
デンサを逆極性に急速に充電することができ、インバー
タ部の出力に接続されるコンデンサの極性反転時の立上
りを速くすることができる。
According to the fourth aspect of the present invention, since the inductance element is used as the impedance element, the inductance element discharges the energy due to the charging charge discharged from the capacitor to the capacitor, and after the polarity is reversed, the capacitor is rapidly changed to the opposite polarity. It can be charged, and the rise of the capacitor connected to the output of the inverter unit at the time of polarity reversal can be accelerated.

【0093】請求項5に示すように、インピーダンス要
素としてインダクタンス素子を用い、互いにインダクタ
ンス素子を電磁結合させているので、インダクタンス素
子を一体的にコイルボビンに巻装する形で構成でき、イ
ンピーダンス要素を小型することができる。請求項6の
発明では、インピーダンス要素として複数のインダクタ
ンス素子を用いる場合においては、請求項6に示すよう
に互いのインダクタンス素子を電磁結合させているの
で、インダクタンス素子をコイルボビンに一体に巻装し
たコイルで形成可能とし、インピーダンス要素を小型に
する。
As described in claim 5, since the inductance element is used as the impedance element and the inductance elements are electromagnetically coupled to each other, the inductance element can be integrally wound around the coil bobbin, and the impedance element can be miniaturized. can do. According to the invention of claim 6, when a plurality of inductance elements are used as the impedance element, the inductance elements are electromagnetically coupled to each other as shown in claim 6, so that the inductance element is wound around the coil bobbin integrally. The impedance element can be made compact.

【0094】請求項10の発明では、請求項9の電源装
置のように、コンバータ部として直流電源とインバータ
部との間を絶縁分離するトランスを備えるものにおい
て、トランスの2次巻線を、極性反転時にコンデンサに
充電された電荷を減少させるインピーダンス要素として
兼用してあるので、2次巻線のインダクタンス成分でト
ランスの2次側の回生電流を抑制することができ、また
トランスの1次側に直流電源への回生電流を限流する限
流手段もしくは阻止する阻止手段を設けてあるので、ト
ランスの1次側のコンデンサの充電電荷により回生電流
を抑制あるいは阻止することができる。
According to a tenth aspect of the invention, as in the power supply apparatus of the ninth aspect, in the transformer provided with a transformer for insulating and separating the DC power source and the inverter part, the secondary winding of the transformer has a polarity. Since it is also used as an impedance element to reduce the electric charge charged in the capacitor at the time of inversion, the regenerative current on the secondary side of the transformer can be suppressed by the inductance component of the secondary winding, and it can be added to the primary side of the transformer. Since the current limiting means for limiting the regenerative current to the DC power source or the blocking means for blocking the regenerative current is provided, the regenerative current can be suppressed or blocked by the charge of the capacitor on the primary side of the transformer.

【0095】請求項11の発明では、請求項9の電源装
置において、トランスの2次側に、極性反転時のコンデ
ンサの充電電荷による回生電流ループ内に限流要素を挿
入してあるので、トランスの2次側のコンデンサの充電
電荷により回生電流を抑制することができる。請求項1
2の発明では、限流要素を極性反転期間以外の期間に短
絡させるスイッチング手段を設けてあるので、極性反転
時以外の期間に限流要素の影響を除去することができ
る。
According to the eleventh aspect of the invention, in the power supply device according to the ninth aspect, the current limiting element is inserted in the regenerative current loop due to the charge charged in the capacitor at the time of polarity reversal on the secondary side of the transformer. The regenerative current can be suppressed by the charge of the secondary side capacitor. Claim 1
In the second aspect of the invention, since the switching means for short-circuiting the current limiting element during the period other than the polarity reversal period is provided, it is possible to eliminate the influence of the current limiting element during the period other than the polarity reversal period.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】同上の動作説明図である。FIG. 2 is an operation explanatory diagram of the above.

【図3】(a)〜(c)は夫々別構成のインピーダンス
要素を示す回路図である。
3A to 3C are circuit diagrams showing impedance elements having different configurations.

【図4】実施例2の回路図である。FIG. 4 is a circuit diagram of a second embodiment.

【図5】同上のインバータ部の極性反転時の動作説明図
である。
FIG. 5 is an operation explanatory diagram when the polarity of the above inverter unit is reversed.

【図6】実施例3の回路図である。FIG. 6 is a circuit diagram of a third embodiment.

【図7】実施例4の回路図である。FIG. 7 is a circuit diagram of a fourth embodiment.

【図8】同上のインバータ部の極性反転時の動作説明図
である。
FIG. 8 is an explanatory diagram of an operation when the polarity of the above inverter unit is reversed.

【図9】実施例5の回路図である。FIG. 9 is a circuit diagram of a fifth embodiment.

【図10】実施例6の回路図である。FIG. 10 is a circuit diagram of a sixth embodiment.

【図11】実施例7の回路図である。FIG. 11 is a circuit diagram of a seventh embodiment.

【図12】同上の動作説明図である。FIG. 12 is an explanatory diagram of an operation of the above.

【図13】実施例8の回路図である。FIG. 13 is a circuit diagram of an eighth embodiment.

【図14】同上の動作説明図である。FIG. 14 is an explanatory diagram of an operation of the above.

【図15】実施例9の回路図である。FIG. 15 is a circuit diagram of the ninth embodiment.

【図16】同上の要部を具体的に示した回路図である。FIG. 16 is a circuit diagram specifically showing the main part of the above.

【図17】同上の動作説明図である。FIG. 17 is an explanatory diagram of the same operation as above.

【図18】実施例10の回路図である。FIG. 18 is a circuit diagram of the tenth embodiment.

【図19】実施例11の回路図である。FIG. 19 is a circuit diagram of the eleventh embodiment.

【図20】実施例12の回路図である。FIG. 20 is a circuit diagram of a twelfth embodiment.

【図21】同上の動作説明図である。FIG. 21 is an operation explanatory diagram of the above.

【図22】実施例12の変形実施例の回路図である。FIG. 22 is a circuit diagram of a modification of the twelfth embodiment.

【図23】実施例13の回路図である。FIG. 23 is a circuit diagram of the thirteenth embodiment.

【図24】実施例14の回路図である。FIG. 24 is a circuit diagram of a fourteenth embodiment.

【図25】従来例の回路図である。FIG. 25 is a circuit diagram of a conventional example.

【図26】他の従来例の回路図である。FIG. 26 is a circuit diagram of another conventional example.

【符号の説明】[Explanation of symbols]

1 コンバータ部 2 インバータ部 3 負荷回路 VS 直流電源 Q0 〜Q4 スイッチング素子 C1 コンデンサ D0 ,D1 ,D2 ,D10〜D13 ダイオード Z インピーダンス要素 L1 ,L11,L12 インダクタンス素子 L2 ,L21,L22 2次巻線 T1 トランス LP 放電灯1 the converter circuit 2 inverter 3 the load circuit V S DC power supply Q 0 to Q 4 switching elements C 1 capacitor D 0, D 1, D 2 , D 10 ~D 13 diode Z impedance elements L 1, L 11, L 12 inductance Element L 2 , L 21 , L 22 Secondary winding T 1 Transformer LP Discharge lamp

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 俊朗 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiro Nakamura 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 直流電源と、直流電源の電圧変換を行う
コンバータ部と、コンバータ部から供給される直流電力
を交流電力に変換するインバータ部と、インバータ部の
出力に接続されたコンデンサと、このコンデンサと並列
接続されコンデンサの両端電圧が電源として供給される
負荷回路と、インバータ部の極性反転時に、コンデンサ
に充電された電荷を減少させるインピーダンス要素と、
極性反転時にコンデンサとインピーダンス素子との間に
コンデンサの充電電荷を放出するループを形成するルー
プ形成手段とを備えて成ることを特徴とする電源装置。
1. A DC power supply, a converter section for converting the voltage of the DC power supply, an inverter section for converting DC power supplied from the converter section to AC power, and a capacitor connected to the output of the inverter section. A load circuit that is connected in parallel with the capacitor and is supplied with the voltage across the capacitor as a power source, and an impedance element that reduces the charge charged in the capacitor when the polarity of the inverter unit is reversed.
A power supply device comprising: a loop forming means for forming a loop for discharging a charge charged in the capacitor between the capacitor and the impedance element at the time of polarity reversal.
【請求項2】 上記ループ形成手段を、極性反転時にコ
ンデンサの充電電荷をインピーダンス要素を介して放出
させる経路を形成するようにインバータ部のスイッチン
グ素子のスイッチングを制御するスイッチング制御手段
で構成して成ることを特徴とする請求項1記載の電源装
置。
2. The loop forming means is constituted by a switching control means for controlling switching of a switching element of an inverter unit so as to form a path for discharging a charge charged in a capacitor through an impedance element when polarity is reversed. The power supply device according to claim 1, wherein:
【請求項3】 上記インバータ部として、スイッチング
素子をブリッジ接続して構成されたものを用い、直列接
続されるスイッチング素子の接続点間に上記コンデンサ
と負荷回路との並列回路を接続し、直列接続されたスイ
ッチング素子と直列に夫々整流素子を挿入し、夫々の整
流素子とスイッチング素子の接続点間に、極性反転時に
コンデンサに充電された電荷を減少させるインピーダン
ス要素を接続して成ることを特徴とする請求項2記載の
電源装置。
3. The inverter unit is constituted by connecting switching elements in a bridge connection, and the parallel circuit of the capacitor and the load circuit is connected between the connection points of the switching elements connected in series to connect in series. Rectifying element is inserted in series with each switching element, and an impedance element that reduces the electric charge charged in the capacitor at the time of polarity reversal is connected between the connection points of each rectifying element and the switching element. The power supply device according to claim 2.
【請求項4】 スイッチング素子としてFETを用いた
場合において、スイッチング素子の寄生ダイオードをバ
イパスし、上記コンデンサの充電電荷をインピーダンス
要素に放出するループ内を形成するループ形成手段を備
えて成ることを特徴とする請求項2記載の電源装置。
4. When a FET is used as a switching element, the parasitic diode of the switching element is bypassed, and a loop forming means for forming a loop for discharging the charge charged in the capacitor to the impedance element is provided. The power supply device according to claim 2.
【請求項5】 上記インピーダンス要素としてインダク
タンス素子を用いて成ることを特徴とする請求項1乃至
請求項4のいずれかに記載の電源装置。
5. The power supply device according to claim 1, wherein an inductance element is used as the impedance element.
【請求項6】 上記インピーダンス要素として複数のイ
ンダクタンス素子を用いる場合において、互いのインダ
クタンス素子を電磁結合させて成ることを特徴とする請
求項5記載の電源装置。
6. The power supply device according to claim 5, wherein, when a plurality of inductance elements are used as the impedance element, the inductance elements are electromagnetically coupled to each other.
【請求項7】 負荷回路が、放電灯とインダクタンス素
子との直列回路であることを特徴とする請求項1乃至請
求項6のいずれかに記載の電源装置。
7. The power supply device according to claim 1, wherein the load circuit is a series circuit of a discharge lamp and an inductance element.
【請求項8】 上記スイッチング制御手段が出力電圧波
形が略矩形波となるようにスイッチング素子をスイッチ
ング制御して成ることを特徴とする請求項1乃至請求項
7のいずれかに記載の電源装置。
8. The power supply device according to claim 1, wherein the switching control means controls the switching of the switching element so that the output voltage waveform becomes a substantially rectangular wave.
【請求項9】 上記コンバータ部が直流電源とインバー
タ部との間を絶縁分離するトランスを備えて成ることを
特徴とする請求項1記載の電源装置。
9. The power supply device according to claim 1, wherein the converter section includes a transformer that insulates and separates between the DC power supply and the inverter section.
【請求項10】 上記トランスの2次巻線を、極性反転
時にコンデンサに充電された電荷を減少させるインピー
ダンス要素として兼用し、上記トランスの1次側に直流
電源への回生電流を限流する限流手段もしくは阻止する
阻止手段を設けて成ることを特徴とする請求項9記載の
電源装置。
10. The secondary winding of the transformer is also used as an impedance element for reducing the electric charge charged in the capacitor at the time of polarity reversal, and the regenerative current to the DC power source is limited to the primary side of the transformer. 10. The power supply device according to claim 9, further comprising a flow means or a blocking means for blocking.
【請求項11】 上記トランスの2次側に、極性反転時
のコンデンサの充電電荷による回生電流ループ内に限流
要素を挿入して成ることを特徴とする請求項9記載の電
源装置。
11. The power supply device according to claim 9, wherein a current limiting element is inserted in the regenerative current loop due to the charge charged in the capacitor during polarity reversal on the secondary side of the transformer.
【請求項12】 上記限流要素を極性反転期間以外の期
間に短絡させるスイッチング手段を設けて成ることを特
徴とする請求項11記載の電源装置。
12. The power supply device according to claim 11, further comprising switching means for short-circuiting the current limiting element in a period other than the polarity inversion period.
【請求項13】 上記コンバータ部が2つの2次巻線を
有するトランスを備え、夫々のトランスの2次巻線の直
列回路の両端に2個のスイッチング素子を直列接続し、
2次巻線の接続点とスイッチング素子の接続点との間に
コンデンサと負荷回路との並列回路を接続し、極性反転
時のコンデンサの充電電荷による電流を2次巻線をバイ
パスにして放出するループを形成するループ形成手段
と、そのループ電流を限流する限流要素とを備えて成る
ことを特徴とする請求項11記載の電源装置。
13. The converter section includes a transformer having two secondary windings, and two switching elements are connected in series at both ends of a series circuit of the secondary windings of each transformer.
A parallel circuit of a capacitor and a load circuit is connected between the connection point of the secondary winding and the connection point of the switching element, and the current due to the charging charge of the capacitor at the time of polarity reversal is discharged by bypassing the secondary winding. The power supply device according to claim 11, further comprising: a loop forming unit that forms a loop, and a current limiting element that limits the loop current.
【請求項14】 コンバータ部を複数組のコンバータを
用いて構成して成ることを特徴とする請求項12記載の
電源装置。
14. The power supply device according to claim 12, wherein the converter section is configured by using a plurality of sets of converters.
JP13965893A 1993-06-10 1993-06-10 Power supply Expired - Lifetime JP3266697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13965893A JP3266697B2 (en) 1993-06-10 1993-06-10 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13965893A JP3266697B2 (en) 1993-06-10 1993-06-10 Power supply

Publications (2)

Publication Number Publication Date
JPH06351259A true JPH06351259A (en) 1994-12-22
JP3266697B2 JP3266697B2 (en) 2002-03-18

Family

ID=15250400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13965893A Expired - Lifetime JP3266697B2 (en) 1993-06-10 1993-06-10 Power supply

Country Status (1)

Country Link
JP (1) JP3266697B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030195A1 (en) * 2002-09-25 2004-04-08 Sawafuji Electric Co., Ltd. Rectangular wave inverter with surge being supressed
JP2005340064A (en) * 2004-05-28 2005-12-08 Harison Toshiba Lighting Corp High pressure discharge lamp lighting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030195A1 (en) * 2002-09-25 2004-04-08 Sawafuji Electric Co., Ltd. Rectangular wave inverter with surge being supressed
JP2005340064A (en) * 2004-05-28 2005-12-08 Harison Toshiba Lighting Corp High pressure discharge lamp lighting device
JP4578861B2 (en) * 2004-05-28 2010-11-10 ハリソン東芝ライティング株式会社 High pressure discharge lamp lighting device

Also Published As

Publication number Publication date
JP3266697B2 (en) 2002-03-18

Similar Documents

Publication Publication Date Title
US7541791B2 (en) Switch mode power converter having multiple inductor windings equipped with snubber circuits
US5448467A (en) Electrical power converter circuit
US8441812B2 (en) Series resonant converter having a circuit configuration that prevents leading current
JP4013995B2 (en) DC-DC converter
KR970006380B1 (en) Ac/dc converter
JPH07298636A (en) Self-excited inverter
JPH06260291A (en) Lighting circuit for vehicle discharge lamp
KR20060107396A (en) Switchable voltage converter
JP5548569B2 (en) DC power supply
JP3280602B2 (en) Lighting circuit of discharge lamp
JP2001224172A (en) Power converter
JPH07154967A (en) Dc-dc converter and computer using it
KR101595927B1 (en) Dc-dc converter circuit
JP2001298944A (en) Dc-dc converter
JP3266697B2 (en) Power supply
EP1396926A1 (en) DC-DC converter with active clamp circuit
JP3426070B2 (en) Resonant forward converter
US6417629B1 (en) Push-pull based voltage-clamping electronic ballast
KR101656021B1 (en) Series resonant converter
US20090251061A1 (en) Apparatus for Operating at Least One Discharge Lamp
JP3400594B2 (en) Power supply
JP3259391B2 (en) Inverter device
JP3400592B2 (en) Power supply
JPH07107742A (en) Series resonance converter
KR100889738B1 (en) Step up and down type active clamp DC-DC converter using input-output coupled inductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

EXPY Cancellation because of completion of term