JP3259391B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JP3259391B2
JP3259391B2 JP01112393A JP1112393A JP3259391B2 JP 3259391 B2 JP3259391 B2 JP 3259391B2 JP 01112393 A JP01112393 A JP 01112393A JP 1112393 A JP1112393 A JP 1112393A JP 3259391 B2 JP3259391 B2 JP 3259391B2
Authority
JP
Japan
Prior art keywords
switching element
inductor
turned
switching
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01112393A
Other languages
Japanese (ja)
Other versions
JPH06225540A (en
Inventor
正二郎 木戸
俊朗 中村
春男 永瀬
隆 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP01112393A priority Critical patent/JP3259391B2/en
Publication of JPH06225540A publication Critical patent/JPH06225540A/en
Application granted granted Critical
Publication of JP3259391B2 publication Critical patent/JP3259391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直流入力電源を任意の
低周波電圧に変換して負荷回路を駆動するインバータ装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting a DC input power into an arbitrary low frequency voltage to drive a load circuit.

【0002】[0002]

【従来の技術】図11は従来のインバータ装置の回路図
である。V1 は直流電源であり、例えば12Vの車載用
のバッテリよりなる。CHPは昇圧チョッパーであり、
昇圧用のインダクタL0 、L1 とスイッチング素子Q
0 、逆流阻止用のダイオードD0及び平滑用のコンデン
サC0 よりなり、低圧の直流電源V1 を昇圧して、例え
ば300V程度の電圧Vcを作成している。スイッチン
グ素子Q0 がオンのときに、インダクタL0 にエネルギ
ーを蓄積し、スイッチング素子Q0 がオフのときに、そ
のエネルギーを直流電源V1 に重畳して、昇圧された電
圧VcをコンデンサC0 に供給する。INVは降圧チョ
ッパー兼用の矩形波インバータであり、スイッチング素
子Q1 ,Q2 ,Q3 ,Q4 と、ダイオードD1 ,D2
3 ,D4 、限流用インダクタL2 、負荷回路Zよりな
り、スイッチング素子Q1 ,Q2 ,Q 3,Q4 のスイッ
チング周波数及びデューティを制御することにより、負
荷回路Zへの供給電力を制御している。負荷回路Zは、
放電灯LPと、ローパスフィルタ用のインダクタL3
びコンデンサC1 よりなり、インバータINVから負荷
回路Zへ流れる電流は、略三角波状の高周波リップルを
含むので、この高周波リップルをインダクタL3 とコン
デンサC1 で構成されるローパスフィルタにより減少さ
せて、放電灯LPに矩形波電力を供給するものである。
放電灯LPは高圧放電灯よりなり、例えば自動車の前照
灯に用いられるものである。
2. Description of the Related Art FIG. 11 is a circuit diagram of a conventional inverter device.
It is. V1 Is a DC power supply, for example, 12V for vehicle
Battery. CHP is a boost chopper,
Inductor L for boost0 , L1 And switching element Q
0 , Backflow preventing diode D0And smoothing condensate
Sa C0 And a low-voltage DC power supply V1 And boost,
For example, a voltage Vc of about 300 V is created. Switchon
Element Q0 Is on, the inductor L0 Energy
The switching element Q0 Is off,
Energy from DC power supply V1 Superimposed on the
Voltage Vc to capacitor C0 To supply. INV is a step-down cho
A rectangular wave inverter that also serves as
Child Q1 , QTwo , QThree , QFour And the diode D1 , DTwo ,
DThree , DFour , Current limiting inductor LTwo , From the load circuit Z
Switching element Q1 , QTwo , Q Three, QFour The switch
By controlling the switching frequency and duty,
The power supply to the load circuit Z is controlled. The load circuit Z is
Discharge lamp LP and inductor L for low-pass filterThree Passing
And capacitor C1 And load from inverter INV
The current flowing to the circuit Z has a substantially triangular-wave-like high-frequency ripple.
Therefore, this high-frequency ripple isThree And con
Densa C1 Reduced by a low-pass filter consisting of
Thus, rectangular wave power is supplied to the discharge lamp LP.
The discharge lamp LP is composed of a high-pressure discharge lamp, for example, a headlight of an automobile.
It is used for lamps.

【0003】図12はインバータINVの動作波形図で
ある。スイッチング素子Q1 ,Q3は高周波動作(数1
0〜数100KHz)、スイッチング素子Q2 ,Q4
低周波動作(数10〜数100Hz)を行う。スイッチ
ング素子Q1 ,Q4 が同時にオンのとき、コンデンサC
0 からスイッチング素子Q1 、インダクタL2 、負荷回
路Z、スイッチング素子Q4 、コンデンサC0 の経路で
電流が流れ、負荷回路Zに電力を供給する。このとき、
インダクタL2 にはエネルギーが蓄えられる。次に、ス
イッチング素子Q1 がオフ、スイッチング素子Q4 がオ
ンのときに、インダクタL2 のエネルギーが転流して電
源となり、インダクタL2 、負荷回路Z、スイッチング
素子Q4 、ダイオードD2 、インダクタL2 の経路で放
出される。負荷回路Zへの供給電力は、スイッチング素
子Q1 のスイッチング周波数やデューティを可変とする
ことにより制御される。次に、極性反転を行う場合は、
図12に示すように、まず、スイッチング素子Q2 、Q
3 を同時オンして、次に、スイッチング素子Q3 のみを
オフして、ダイオードD1 をオンさせることにより、降
圧チョッパー動作をさせる。
FIG. 12 is an operation waveform diagram of the inverter INV. The switching elements Q 1 and Q 3 operate at high frequency (Equation 1).
0 Number of 100 KHz), the switching element Q 2, Q 4 performs low-frequency operation (several tens to several hundreds of 100 Hz). When the switching elements Q 1 and Q 4 are simultaneously turned on, the capacitor C
From 0 , a current flows through the path of the switching element Q 1 , the inductor L 2 , the load circuit Z, the switching element Q 4 , and the capacitor C 0 , and supplies power to the load circuit Z. At this time,
Energy is stored in the inductor L 2. Next, when the switching element Q 1 is off, the switching element Q 4 is ON, the energy of the inductor L 2 becomes commutated to power, the inductor L 2, the load circuit Z, the switching element Q 4, a diode D 2, inductor It is released in the path of L 2. Supplying power to the load circuit Z is controlled by the switching frequency and duty of the switching elements Q 1 and variable. Next, when performing polarity inversion,
As shown in FIG. 12, first, the switching elements Q 2 , Q
3 co turned on, then off only switching element Q 3, by turning on the diode D 1, it causes the step-down chopper operation.

【0004】[0004]

【発明が解決しようとする課題】上述の従来例にあって
は、回路構造が複雑で、部品点数が多いため、インバー
タ装置全体の形状が大きくなる傾向があり、搭載スペー
スが限られる用途(例えば、自動車、飛行機等のような
移動体)においては、設置場所を確保するのが難しいな
どの欠点があった。
In the above-mentioned conventional example, since the circuit structure is complicated and the number of parts is large, the overall shape of the inverter device tends to be large, and applications where mounting space is limited (for example, Mobile bodies such as automobiles and airplanes) have drawbacks such as difficulty in securing an installation location.

【0005】そこで、図13に示すように、昇圧チョッ
パー回路とインバータ回路とでスイッチング素子Q1
2 ,Q3 ,Q4 を共有化した方式(特願平3−343
224号)が提案されている。図14はその動作波形図
であり、(a)はスイッチング素子Q1 、(b)はスイ
ッチング素子Q3 、(c)はスイッチング素子Q2
(d)はスイッチング素子Q4 の動作を示している。こ
の方式では、負荷のインピーダンス変動に対して十分な
電力制御が効かない場合があった。具体的に例を挙げる
と、図13において、負荷Zのインピーダンスが低く、
負荷Zの両端電圧が直流電源V1 の電圧よりも低い場合
には、インダクタL2 に流れる電流がゼロにはならな
い。したがって、例えば、負荷Zへの出力線が接地ライ
ンGNDと短絡した場合のように、負荷Zの異常時に
は、直流電源V1 からの電力供給を停止する。このた
め、スイッチング素子Q1 〜Q4 をオフにすると、イン
ダクタL2に蓄えられたエネルギーのため、インダクタ
2 の両端に異常な高電圧が発生し、スイッチング素子
1 〜Q4 にダメージを与える。そのため、スイッチン
グ素子Q1 〜Q4 の両端にスナバー回路等を付加する方
法等が考えられるが、負荷Zが低インピーダンスのとき
に大電力を供給する必要がある場合においては、そのス
ナバー回路等の保護回路の形状が大きくなり、インバー
タ装置自体が大きくなるという欠点があった。
[0005] Therefore, as shown in FIG. 13, the switching elements Q 1 ,
A method in which Q 2 , Q 3 , and Q 4 are shared (Japanese Patent Application No. 3-343)
224) has been proposed. FIGS. 14A and 14B are operation waveform diagrams, wherein FIG. 14A shows the switching element Q 1 , FIG. 14B shows the switching element Q 3 , FIG. 14C shows the switching element Q 2 ,
(D) shows the operation of the switching element Q 4. In this method, there is a case where sufficient power control is not effective with respect to load impedance fluctuation. As a specific example, in FIG. 13, the impedance of the load Z is low,
When the voltage across the load Z is lower than the voltage of the DC power source V 1 was, the current flowing through the inductor L 2 is not zero. Thus, for example, as in the case of the output line to the load Z is short-circuited to the ground line GND, when the load Z abnormality, stops the power supply from the DC power source V 1. Therefore, turning off the switching element Q 1 to Q 4, for energy stored in the inductor L 2, both ends abnormally high voltage of the inductor L 2 is generated, the damage to the switching element Q 1 to Q 4 give. Therefore, a method of adding a snubber circuit or the like to both ends of the switching elements Q 1 to Q 4 can be considered. However, when it is necessary to supply a large amount of power when the load Z has a low impedance, the snubber circuit or the like can be used. There is a drawback that the shape of the protection circuit becomes large and the inverter device itself becomes large.

【0006】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、例えば、負荷短絡
時のように、負荷回路への出力電圧が直流電源の電源電
圧と比べて小さい場合にも、容易に電力制御を行うこと
ができる電源装置を簡単な回路構成で小型に提供するこ
とにある。
The present invention has been made in view of such a point, and an object of the present invention is to make an output voltage to a load circuit compare with a power supply voltage of a DC power supply, for example, when a load is short-circuited. An object of the present invention is to provide a power supply device that can easily perform power control even in a small size with a simple circuit configuration and small size.

【0007】[0007]

【課題を解決するための手段】図1は本発明の電源装置
の基本構成を示している。負荷回路Zの構成は、図11
に示した従来例と同様であり、放電灯LPとインダクタ
3 の直列回路にコンデンサC1 を並列接続したもので
ある。負荷回路Zの一端は、インダクタL1 とスイッチ
ング素子Q1 を介して直流電源V1 の正極に接続される
と共に、スイッチング素子Q2 を介して直流電源V1
負極に接続されている。また、負荷回路Zの他端は、イ
ンダクタL2 とスイッチング素子Q3 を介して直流電源
1 の正極に接続されると共に、スイッチング素子Q4
を介して直流電源V1 の負極に接続されている。各スイ
ッチング素子Q1 ,Q3 にはダイオードD1 ,D3 がそ
れぞれ逆並列接続されている。インダクタL1 とL2
磁気結合されており、昇圧トランスを構成している。ま
た、極性は図示された方向に設定されている。
FIG. 1 shows a basic configuration of a power supply unit according to the present invention. The configuration of the load circuit Z is shown in FIG.
In a similar to that in the conventional example shown, in which a capacitor C 1 connected in parallel to a series circuit of the discharge lamp LP and the inductor L 3. One end of the load circuit Z is connected to the positive pole of the DC power supply V 1 through the inductor L 1 and the switching element Q 1, is connected to the negative electrode of the DC power source V 1 through the switching element Q 2. The other end of the load circuit Z is connected to the positive pole of the DC power supply V 1 through the inductor L 2 and the switching element Q 3, a switching element Q 4
It is connected to the negative electrode of the DC power source V 1 via. Diodes D 1 and D 3 are connected in anti-parallel to the switching elements Q 1 and Q 3 , respectively. Inductor L 1 and L 2 are magnetically coupled to constitute a step-up transformer. Further, the polarity is set in the illustrated direction.

【0008】[0008]

【作用】図2は本発明の動作波形図である。スイッチン
グ素子Q1 ,Q3 は低周波(数Hz〜数百Hz)で交互
にオン・オフする。スイッチング素子Q2 はスイッチン
グ素子Q1 がオンしている区間で、スイッチング素子Q
4 はスイッチング素子Q 3 がオンしている区間で、それ
ぞれ高周波(数kHz〜数百kHz)でオン・オフす
る。このスイッチング素子Q2 ,Q4 の動作により昇降
圧チョッパーの動作を行う。また、スイッチング素子Q
1 ,Q2 及びスイッチング素子Q3 ,Q4 のスイッチン
グ動作の切り替えにより、負荷回路Zに供給する電圧の
極性を切り替える。
FIG. 2 is an operation waveform diagram of the present invention. Switchon
Element Q1 , QThree Alternates at low frequency (several Hz to several hundred Hz)
On and off. Switching element QTwo Is switchon
Element Q1 The switching element Q
Four Is the switching element Q Three Is in the section where
ON / OFF at high frequency (several kHz to several hundred kHz)
You. This switching element QTwo , QFour Up and down by the action of
Operate the pressure chopper. Also, the switching element Q
1 , QTwo And switching element QThree , QFour The switchon
Of the voltage supplied to the load circuit Z by switching the
Switch polarity.

【0009】例えば、t1 〜t2 の区間において、スイ
ッチング素子Q1 ,Q2 がオンのとき、直流電源V1
らスイッチング素子Q1 、インダクタL1 、スイッチン
グ素子Q2 、直流電源V1 の経路で電流が流れ、インダ
クタL1 にはスイッチング素子Q2 がオフする直前のピ
ーク電流値に応じたエネルギーが蓄えられる。次に、ス
イッチング素子Q2 がオフすると、インダクタL1 に蓄
えられたエネルギーは、インダクタL1 と、それに磁気
結合しているインダクタL2 から電流として放出され
る。この電流は、インダクタL1 から、負荷回路Z、イ
ンダクタL2 、ダイオードD3 、スイッチング素子Q1
を経て、インダクタL1 に戻る経路で流れる。このと
き、コンデンサC1 は、図2に示すような極性で電圧V
1 が充電される。
For example, in a section between t 1 and t 2 , when the switching elements Q 1 and Q 2 are on, the DC power supply V 1 switches the switching element Q 1 , the inductor L 1 , the switching element Q 2 , and the DC power supply V 1 current flows through a path, energy switching element Q 2 is corresponding to the peak current value immediately before oFF is stored in the inductor L 1. Next, when the switching element Q 2 is turned off, the energy stored in the inductor L 1 is an inductor L 1, it is released as a current from the inductor L 2 which are magnetically coupled. This current flows from the inductor L 1 to the load circuit Z, inductor L 2 , diode D 3 , switching element Q 1
Through, through a path back to the inductor L 1. At this time, the capacitor C 1 has the polarity as shown in FIG.
c 1 is charged.

【0010】続いて、t2 〜t3 の区間においては、ス
イッチング素子Q1 ,Q2 を共にオフにして、スイッチ
ング素子Q3 がオン、スイッチング素子Q4 が高周波で
オン/オフすることにより、コンデンサC1 の極性を反
転させる。スイッチング素子Q3 ,Q4 がオンのとき、
インダクタL2 にはエネルギーが蓄積される。次に、ス
イッチング素子Q3 がオン、スイッチング素子Q4 がオ
フのとき、インダクタL1 ,L2 から負荷回路Zに対し
てエネルギーを放出する。
Subsequently, in a section from t 2 to t 3 , both the switching elements Q 1 and Q 2 are turned off, the switching element Q 3 is turned on, and the switching element Q 4 is turned on / off at a high frequency. reversing the polarity of the capacitor C 1. When the switching elements Q 3 and Q 4 are on,
Energy is accumulated in the inductor L 2. Next, the switching element Q 3 is turned on, when the switching element Q 4 is off, releasing the energy from the inductor L 1, L 2 to the load circuit Z.

【0011】以上のような動作により、コンデンサC1
の両端電圧Vc1 及び放電灯LPに流れる電流Izは、
図2に示すように、低周波の矩形波となる。図中、f1
はスイッチング素子Q2 ,Q4 が高周波でスイッチング
する周波数であり、f2 は負荷に流れる電流Izが低周
波で交番する周波数である。この回路では、負荷回路Z
が短絡等の状態でも、負荷回路Zへ電力を供給する際
に、直流電源V1 が切り離されているために、インダク
タL1 ,L2 に蓄積されているエネルギーがすべて放出
されれば、スイッチング素子Q1 ,Q2 ,Q3 ,Q4
すべてオフしても問題ない。したがって、負荷回路Zの
両端電圧Vc1 が直流電源V1 の電圧より低くても良く
なり、制御性が図13の従来例に比べて良くなった。ま
た、図11の従来例と比べても、回路構成が簡単にな
り、インバータ装置自体が小型化される。
With the above operation, the capacitor C 1
The current Iz flowing through the voltage across Vc 1 and the discharge lamp LP,
As shown in FIG. 2, a low-frequency rectangular wave is obtained. In the figure, f 1
Is the frequency at which the switching elements Q 2 and Q 4 switch at a high frequency, and f 2 is the frequency at which the current Iz flowing through the load alternates at a low frequency. In this circuit, the load circuit Z
Is short-circuited or the like, when supplying power to the load circuit Z, if all the energy stored in the inductors L 1 and L 2 is released because the DC power supply V 1 is disconnected, the switching is performed. It is no problem to turn off all the elements Q 1 , Q 2 , Q 3 , Q 4 . Therefore, the voltage Vc 1 across the load circuit Z may be lower than the voltage of the DC power supply V 1 , and the controllability is improved as compared with the conventional example of FIG. Further, as compared with the conventional example of FIG. 11, the circuit configuration is simplified, and the inverter device itself is downsized.

【0012】[0012]

【実施例】図3は本発明の第1実施例の回路図であり、
図4は本実施例の動作波形図である。本実施例では、ス
イッチング素子Q1 ,Q2 ,Q3 ,Q4 として、バイポ
ーラトランジスタが使用されている。また、スイッチン
グ素子Q2 ,Q4 には、それぞれダイオードD2 ,D4
を逆並列接続すると共に、ダイオードD5 ,D6 を直列
接続してある。これらのダイオードD2 ,D4 ,D5
6 は、スイッチング素子Q2 ,Q4 に対して逆方向に
電圧が印加されることを防止するために付加されてい
る。その他の構成は、図1に示す基本構成と同様であ
る。なお、負荷回路Zにおいて、負荷LPに高周波成分
が流れても良ければ、ローパスフィルタ用のインダクタ
3 やコンデンサC1 は不要である。
FIG. 3 is a circuit diagram of a first embodiment of the present invention.
FIG. 4 is an operation waveform diagram of the present embodiment. In this embodiment, bipolar transistors are used as the switching elements Q 1 , Q 2 , Q 3 , and Q 4 . The switching elements Q 2 and Q 4 have diodes D 2 and D 4 respectively.
Are connected in anti-parallel, and diodes D 5 and D 6 are connected in series. These diodes D 2 , D 4 , D 5 ,
D 6, a voltage is added to prevent from being applied in the opposite direction to the switching element Q 2, Q 4. Other configurations are the same as the basic configuration shown in FIG. Note that in the load circuit Z, if you are ready high-frequency component flows to the load LP, inductor L 3 and capacitor C 1 of the low-pass filter is not required.

【0013】以下、本実施例の動作について説明する。
基本的な動作は図1及び図2に示した基本構成と同様で
あるが、負荷回路Zに対する極性反転時における制御を
容易化するために、スイッチング素子Q1 ,Q3 の動作
タイミングが多少異なる。まず、図4のt1 〜t2 間で
は、スイッチング素子Q1 ,Q2 がオンのときには、直
流電源V1 、スイッチング素子Q1 、インダクタL1
ダイオードD5 、スイッチング素子Q2 、直流電源V1
を介して電流が流れる。また、スイッチング素子Q1
オン、スイッチング素子Q2 がオフになると、インダク
タL1 、負荷回路Z、インダクタL2 、ダイオードD
3 、スイッチング素子Q1 、インダクタL 1 を介して電
流が流れる。また、図4のt2 付近において、コンデン
サC1 の電圧Vc1 の極性が反転するときには、スイッ
チング素子Q1 ,Q3 のオン、オフを瞬時に切り替える
ことは、実際には困難であるため、スイッチング素子Q
1 ,Q3 を同時にオンさせた後、オフさせる制御を行
う。次に、図4のt2 〜t3 間では、スイッチング素子
3 ,Q4 がオンのときには、直流電源V1 、スイッチ
ング素子Q3 、インダクタL2 、ダイオードD6 、スイ
ッチング素子Q4 、直流電源V1 を介して電流が流れ
る。また、スイッチング素子Q3 がオン、スイッチング
素子Q4 がオフになると、インダクタL2 、負荷回路
Z、インダクタL1 、ダイオードD1 、スイッチング素
子Q3 、インダクタL2 を介して電流が流れる。以上の
動作により、負荷電流Izとしては、図4に示すような
低周波の矩形波電流が流れる。本実施例の効果は基本構
成と同様であり、例えば、短絡時のように、負荷が低イ
ンピーダンスであり、且つ小型で制御が容易なインバー
タ装置を構成できるものである。
Hereinafter, the operation of this embodiment will be described.
The basic operation is the same as the basic configuration shown in FIGS.
However, control at the time of polarity reversal for the load circuit Z
In order to facilitate the switching element Q1 , QThree Behavior
Timing is slightly different. First, t in FIG.1 ~ TTwo Between
Is the switching element Q1 , QTwo Is on,
Power supply V1 , Switching element Q1 , Inductor L1 ,
Diode DFive , Switching element QTwo , DC power supply V1 
The current flows through. Also, the switching element Q1 But
ON, switching element QTwo Is turned off,
L1 , Load circuit Z, inductor LTwo , Diode D
Three , Switching element Q1 , Inductor L 1 Through
The current flows. Also, t in FIG.Two Nearby, Conden
Sa C1 Voltage Vc1 When the polarity of the
Ching element Q1 , QThree Switch on and off instantly
Is difficult in practice, the switching element Q
1 , QThree Are turned on at the same time and then turned off.
U. Next, t in FIG.Two ~ TThree Between the switching elements
QThree , QFour Is on, the DC power supply V1 ,switch
Element QThree , Inductor LTwo , Diode D6 , Sui
Switching element QFour , DC power supply V1 Current flows through
You. Also, the switching element QThree Is on, switching
Element QFour Turns off, the inductor LTwo , Load circuit
Z, inductor L1 , Diode D1 , Switching element
Child QThree , Inductor LTwo The current flows through. More than
Due to the operation, the load current Iz becomes as shown in FIG.
A low-frequency rectangular wave current flows. The effect of this embodiment is the basic structure.
This is the same as when the load is low, such as when a short circuit occurs.
Invar with low impedance and easy to control
Data device.

【0014】図5は本発明の第2実施例の回路図であ
り、図6は本実施例の動作波形図である。本実施例で
は、スイッチング素子Q2 ,Q4 としてパワーMOSF
ETを使用しており、また、直流電源V1 の高電位側に
配置している。スイッチング素子Q2 のドライブ回路の
構成を図7に例示する。高周波の信号はインバータN1
により反転されて、トランジスタTr1 ,Tr2 のベー
スに入力されている。NPNトランジスタTr1 のコレ
クタは電源Vccに、PNPトランジスタTr2 のコレ
クタはアースに接続されている。各トランジスタTr
1 ,Tr2 のエミッタは、直流カット用のコンデンサC
2 を介してパルストランスPTの1次巻線に接続されて
いる。パルストランスPTの2次巻線に得られる高周波
の電圧は、抵抗R1 ,R2 を介してスイッチング素子Q
2 のゲートに入力されている。また、低電位側のスイッ
チング素子Q1 ,Q3 は低周波で駆動されるが、パルス
トランスを介さずに駆動できるので、スイッチング素子
のドライブ回路を小型化できる。したがって、インバー
タ装置を小型化できる。
FIG. 5 is a circuit diagram of a second embodiment of the present invention, and FIG. 6 is an operation waveform diagram of the second embodiment. In this embodiment, power MOSFs are used as the switching elements Q 2 and Q 4.
If you are using ET, also arranged on the higher potential side of the DC power source V 1. Illustrating the configuration of a drive circuit of the switching element Q 2 in FIG. The high-frequency signal is output from the inverter N 1
And input to the bases of the transistors Tr 1 and Tr 2 . The collector of the NPN transistor Tr 1 is connected to the power supply Vcc, and the collector of the PNP transistor Tr 2 is connected to the ground. Each transistor Tr
The emitters of 1 and Tr 2 are DC cut capacitors C
2 is connected to the primary winding of the pulse transformer PT. The high-frequency voltage obtained in the secondary winding of the pulse transformer PT is applied to the switching element Q via the resistors R 1 and R 2.
Input to the gate of 2 . Further, although the switching elements Q 1 and Q 3 on the low potential side are driven at a low frequency, they can be driven without using a pulse transformer, so that the drive circuit for the switching elements can be downsized. Therefore, the inverter device can be downsized.

【0015】図8は本発明の第3の実施例の回路図であ
る。本実施例では、図3の実施例において、昇圧トラン
スの構成を、インダクタL1 ,L2 の2分割から、イン
ダクタL1 ,L11,L2 ,L21の4分割にすることによ
り、直流電源V1 からコンデンサC1 の電圧Vc1 への
昇圧比を高くすることが容易になる。
FIG. 8 is a circuit diagram of a third embodiment of the present invention. In this embodiment, in the embodiment of FIG. 3, the configuration step-up transformer, the two divided inductors L 1, L 2, by the four-divided inductors L 1, L 11, L 2 , L 21, DC it is facilitated from the power supply V 1 increases the step-up ratio of the voltage Vc 1 of the capacitor C 1.

【0016】図9は本発明の第4の実施例の回路図であ
り、図10はその動作波形図である。この実施例は、第
1の期間に高周波的にオン・オフされて第2の期間でオ
フされる第1のスイッチング素子Q1 と、第2の期間に
高周波的にオン・オフされて第1の期間でオフされる第
2のスイッチング素子Q2 と、第1及び第2のスイッチ
ング素子Q1 ,Q2 の直列回路が接続される直流電源V
1 と、第1及び第2のスイッチング素子Q1 ,Q2 の接
続点に一端を接続された第1のインダクタL1と、第1
のインダクタL1 を介して第1のスイッチング素子Q1
に並列接続されて第2のスイッチング素子Q2 と同期し
て高周波的にオン・オンされる第3のスイッチング素子
3 と、第1のインダクタL1 を介して第2のスイッチ
ング素子Q2 に並列接続されて第1のスイッチング素子
1 と同期して高周波的にオン・オンされる第4のスイ
ッチング素子Q4 と、第3及び第4のスイッチング素子
3 ,Q4 の接続点に接続された負荷回路Zと第2のイ
ンダクタL2 の直列回路と、前記直列回路を介して第3
のスイッチング素子Q3 に並列接続されて第1の期間に
オフされて第2の期間にオンされる第5のスイッチング
素子Q5 と、前記直列回路を介して第4のスイッチング
素子Q4 に並列接続されて第1の期間にオンされて第2
の期間にオフされる第6のスイッチング素子Q6 とから
成るものである。第1のインダクタL1 と第2のインダ
クタL2 は磁気結合しており、昇圧トランスを構成して
いる。また、その極性は図示された方向となっている。
FIG. 9 is a circuit diagram of a fourth embodiment of the present invention.
FIG. 10 is an operation waveform diagram thereof. This embodiment is a
It is turned on and off at a high frequency in the first period and is turned on in the second period.
The first switching element Q1 And in the second period
The second is turned on / off at a high frequency and turned off in the first period
2 switching element QTwo And first and second switches
Element Q1 , QTwo DC power supply V to which the series circuit of
1 And the first and second switching elements Q1 , QTwo Contact
A first inductor L having one end connected to the connection point1And the first
Inductor L1 Through the first switching element Q1 
Connected in parallel to the second switching element QTwo Synchronized with
Switching element that is turned on and on in a high-frequency manner
QThree And a first inductor L1 Through a second switch
Element QTwo Connected in parallel to the first switching element
Q1 A fourth switch which is turned on and on at a high frequency in synchronization with
Switching element QFour And third and fourth switching elements
Q Three , QFour The load circuit Z connected to the connection point
Nacta LTwo And a third circuit via the series circuit.
Switching element QThree Connected in parallel during the first period
Fifth switching turned off and turned on in second period
Element QFive And a fourth switching through the series circuit.
Element QFour Connected in parallel during the first period and
Switching element Q that is turned off during the period6 And from
It consists of First inductor L1 And the second indah
Kuta LTwo Are magnetically coupled to form a step-up transformer
I have. The polarity is in the direction shown.

【0017】本実施例の動作原理は、上述の各実施例と
同じであり、まず、インダクタL1にエネルギーを蓄積
して、次に、インダクタL1 ,L2 から負荷回路Zに対
してエネルギーを放出する昇降圧チョッパーの動作を行
う。負荷回路Zの極性反転は、インダクタL1 にエネル
ギーを蓄積するときの電流の方向を変えることにより行
う。この回路の長所は、インダクタL1 ,L2 の巻数比
2 /N1 を大きく取ることにより、スイッチング素子
1 ,Q2 ,Q3 ,Q4 の耐電圧を下げることができ、
また、昇圧トランスの巻線数も全体として、図8の実施
例と比べて容易に少なくすることができ、昇圧トランス
の小型化、及びスイッチング素子の低耐圧化が図れる。
特に、スイッチング素子がMOSFETのような半導体
の場合、低耐圧化により導電時のオン抵抗の低減が容易
になるため、スイッチング素子のロスが低減されて、放
熱設計等が容易になり、小型化が可能になる。
The operating principle of this embodiment is the same as the above-described embodiments, firstly, to accumulate energy in the inductor L 1, then the energy to the load circuit Z from the inductor L 1, L 2 The operation of the step-up / step-down chopper that discharges air is performed. Polarity inversion of the load circuit Z is carried out by changing the direction of current when storing energy in the inductor L 1. The advantage of this circuit is that the withstand voltage of the switching elements Q 1 , Q 2 , Q 3 , Q 4 can be reduced by increasing the turns ratio N 2 / N 1 of the inductors L 1 , L 2 ,
Further, the number of windings of the step-up transformer can be easily reduced as a whole as compared with the embodiment of FIG. 8, and the size of the step-up transformer can be reduced, and the withstand voltage of the switching element can be reduced.
In particular, when the switching element is a semiconductor such as a MOSFET, the reduction of the withstand voltage facilitates the reduction of the on-resistance at the time of conduction. Therefore, the loss of the switching element is reduced, the heat radiation design and the like are facilitated, and the size is reduced. Will be possible.

【0018】図10は本実施例の動作波形図である。図
10のt1 〜t2 の区間で、スイッチング素子Q6 がオ
ンである場合において、スイッチング素子Q1 ,Q4
オンのとき、直流電源V1 、スイッチング素子Q1 、イ
ンダクタL1 、ダイオードD 4 、スイッチング素子Q
4 、直流電源V1 を通る経路で電流が流れる。また、ス
イッチング素子Q1 ,Q4 がオフのときは、インダクタ
1 、負荷回路Z、インダクタL2 、ダイオードD6
スイッチング素子Q6 、ダイオードD2 、インダクタL
1 を通る経路で電流が流れる。また、t2 〜t3 の区間
で、スイッチング素子Q5 がオンである場合において、
スイッチング素子Q3 ,Q2 がオンのとき、直流電源V
1 、スイッチング素子Q3 、ダイオードD3 、インダク
タL1 、スイッチング素子Q2 、直流電源V1 を通る経
路で電流が流れる。また、スイッチング素子Q3 ,Q2
がオフのときは、インダクタL1 、ダイオードD1 、ス
イッチング素子Q5 、ダイオードD5 、インダクタL
2 、負荷回路Z、インダクタL 1 を通る経路で電流が流
れる。これらの動作により、負荷電流Izとしては、図
10に示すような低周波(数十Hz〜数百Hz)の矩形
波電流が流れる。
FIG. 10 is an operation waveform diagram of the present embodiment. Figure
10 t1 ~ TTwo , The switching element Q6 But
The switching element Q1 , QFour But
When on, DC power supply V1 , Switching element Q1 ,I
Nacta L1 , Diode D Four , Switching element Q
Four , DC power supply V1 A current flows in a path passing through. Also,
Switching element Q1 , QFour Is off, the inductor
L1 , Load circuit Z, inductor LTwo , Diode D6 ,
Switching element Q6 , Diode DTwo , Inductor L
1 A current flows in a path passing through. Also, tTwo ~ TThree Section of
And the switching element QFive Is on,
Switching element QThree , QTwo Is on, the DC power supply V
1 , Switching element QThree , Diode DThree , Indac
L1 , Switching element QTwo , DC power supply V1 Passing through
Current flows in the road. Also, the switching element QThree , QTwo 
Is off, the inductor L1 , Diode D1 ,
Switching element QFive , Diode DFive , Inductor L
Two , Load circuit Z, inductor L 1 Current flows through the path
It is. By these operations, the load current Iz is
A low-frequency (several tens to several hundreds Hz) rectangle as shown in FIG.
Wave current flows.

【0019】[0019]

【発明の効果】本発明によれば負荷が電源電圧に対し
て相対的に低インピーダンスになっても、スイッチング
素子と負荷を介して直流電源が短絡されることがないの
で、容易に電力制御が可能なインバータ装置を提供でき
るという効果がある。
According to the present invention, even if the load has a relatively low impedance with respect to the power supply voltage, the DC power supply is not short-circuited via the switching element and the load, so that power control can be easily performed. There is an effect that it is possible to provide an inverter device that can perform the operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基本構成を示す回路図である。FIG. 1 is a circuit diagram showing a basic configuration of the present invention.

【図2】本発明の基本構成の動作波形図である。FIG. 2 is an operation waveform diagram of the basic configuration of the present invention.

【図3】本発明の第1の実施例の回路図である。FIG. 3 is a circuit diagram of a first embodiment of the present invention.

【図4】本発明の第1の実施例の動作波形図である。FIG. 4 is an operation waveform diagram of the first embodiment of the present invention.

【図5】本発明の第2の実施例の回路図である。FIG. 5 is a circuit diagram of a second embodiment of the present invention.

【図6】本発明の第2の実施例の動作波形図である。FIG. 6 is an operation waveform diagram of the second embodiment of the present invention.

【図7】本発明の第2の実施例に用いるドライブ回路の
回路図である。
FIG. 7 is a circuit diagram of a drive circuit used in a second embodiment of the present invention.

【図8】本発明の第3の実施例の回路図である。FIG. 8 is a circuit diagram of a third embodiment of the present invention.

【図9】本発明の第4の実施例の回路図である。FIG. 9 is a circuit diagram of a fourth embodiment of the present invention.

【図10】本発明の第4の実施例の動作波形図である。FIG. 10 is an operation waveform diagram of the fourth embodiment of the present invention.

【図11】第1の従来例の回路図である。FIG. 11 is a circuit diagram of a first conventional example.

【図12】第1の従来例の動作波形図である。FIG. 12 is an operation waveform diagram of the first conventional example.

【図13】第2の従来例の回路図である。FIG. 13 is a circuit diagram of a second conventional example.

【図14】第2の従来例の動作波形図である。FIG. 14 is an operation waveform diagram of the second conventional example.

【符号の説明】[Explanation of symbols]

1 直流電源 LP 放電灯 Q1 スイッチング素子 Q2 スイッチング素子 Q3 スイッチング素子 Q4 スイッチング素子 L1 インダクタ L2 インダクタ L3 インダクタ C1 コンデンサ D1 ダイオード D3 ダイオードV 1 DC power source LP discharge lamp Q 1 switching element Q 2 switching element Q 3 switching element Q 4 switching elements L 1 inductor L 2 inductor L 3 Inductor C 1 capacitor D 1 diode D 3 diode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神原 隆 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平4−359895(JP,A) 実開 昭61−195785(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/5387 H05B 41/24 H05B 41/282 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Takashi Kamihara, Inventor 1048, Oaza Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-4-359895 (JP, A) Jpn. (JP, U) (58) Field surveyed (Int. Cl. 7 , DB name) H02M 7/48 H02M 7/5387 H05B 41/24 H05B 41/282

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源と、低周波でオン・オフされ
る第1のスイッチング素子と、第1のスイッチング素子
がオンである期間に高周波でオン・オフされ、第1のス
イッチング素子がオフである期間にはオフされる第2の
スイッチング素子と、第1のスイッチング素子を介して
直流電源の一端に接続されると共に第2のスイッチング
素子を介して直流電源の他端に接続される第1のインダ
クタと、第1のスイッチング素子がオフのときにオンさ
れる第3のスイッチング素子と、第3のスイッチング素
子がオンである期間に高周波でオン・オフされ、第3の
スイッチング素子がオフである期間にはオフされる第4
のスイッチング素子と、第3のスイッチング素子を介し
て直流電源の一端に接続されると共に第4のスイッチン
グ素子を介して直流電源の他端に接続される第2のイン
ダクタと、第1のインダクタと第2のスイッチング素子
の接続点に一端が接続されて第2のインダクタと第4の
スイッチング素子の接続点に他端が接続された負荷回路
、第1及び第3のスイッチング素子にそれぞれ逆並列
に接続されたダイオードとから構成されるインバータ装
置。
A first switching element that is turned on and off at a low frequency; and a first switch that is turned on and off at a high frequency while the first switching element is on .
A second switching element that will be turned off during switching element is off, the other end of the DC power source via the second switching element is connected to one end of the DC power source through a first switching element a first inductor connected, the first switching element and the third switching element that is turned in the off, the third on-off switching element is in a high frequency in the period is on, the third
The on period switching device is turned off Ru is off 4
A switching element, a second inductor connected to one end of the DC power supply via a third switching element, and connected to the other end of the DC power supply via a fourth switching element, and a first inductor. A load circuit having one end connected to the connection point of the second switching element and the other end connected to the connection point of the second inductor and the fourth switching element; and antiparallel to the first and third switching elements, respectively.
Inverter device comprising a diode connected to the inverter.
【請求項2】 第1のインダクタと第2のインダクタ
は磁気結合されていることを特徴とする請求項1記載の
インバータ装置。
2. The inverter device according to claim 1, wherein the first inductor and the second inductor are magnetically coupled.
【請求項3】 負荷回路は、放電灯と第3のインダク
タの直列回路にコンデンサを並列接続して成ることを特
徴とする請求項1記載のインバータ装置。
3. The inverter device according to claim 1, wherein the load circuit is configured by connecting a capacitor in parallel to a series circuit of the discharge lamp and the third inductor.
【請求項4】 第1の期間に高周波的にオン・オフさ
れて第2の期間でオフされる第1のスイッチング素子
と、第2の期間に高周波的にオン・オフされて第1の期
間でオフされる第2のスイッチング素子と、第1及び第
2のスイッチング素子の直列回路が接続される直流電源
と、第1及び第2のスイッチング素子の接続点に一端を
接続された第1のインダクタと、第1のインダクタを介
して第1のスイッチング素子に並列接続されて第2のス
イッチング素子と同期して高周波的にオン・オンされる
第3のスイッチング素子と、第1のインダクタを介して
第2のスイッチング素子に並列接続されて第1のスイッ
チング素子と同期して高周波的にオン・オンされる第4
のスイッチング素子と、第3及び第4のスイッチング素
子の接続点に接続された負荷回路と第2のインダクタの
直列回路と、前記直列回路を介して第3のスイッチング
素子に並列接続されて第1の期間にオフされて第2の期
間にオンされる第5のスイッチング素子と、前記直列回
路を介して第4のスイッチング素子に並列接続されて第
1の期間にオンされて第2の期間にオフされる第6のス
イッチング素子とから成ることを特徴とするインバータ
装置。
4. A first switching element which is turned on and off at a high frequency in a first period and is turned off during a second period, and a first period which is turned on and off at a high frequency in a second period A second switching element that is turned off in step 1, a DC power supply to which a series circuit of the first and second switching elements is connected, and a first power supply having one end connected to a connection point between the first and second switching elements. An inductor, a third switching element connected in parallel to the first switching element via the first inductor, and turned on and on at a high frequency in synchronization with the second switching element; The fourth switching element is connected in parallel to the second switching element and turned on and on at a high frequency in synchronization with the first switching element.
, A series circuit of a load circuit and a second inductor connected to a connection point of the third and fourth switching elements, and a first circuit connected in parallel to the third switching element via the series circuit. A fifth switching element that is turned off during the period and turned on during the second period; and a fifth switching element that is connected in parallel to the fourth switching element via the series circuit and is turned on during the first period and during the second period. And a sixth switching element to be turned off.
JP01112393A 1993-01-26 1993-01-26 Inverter device Expired - Fee Related JP3259391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01112393A JP3259391B2 (en) 1993-01-26 1993-01-26 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01112393A JP3259391B2 (en) 1993-01-26 1993-01-26 Inverter device

Publications (2)

Publication Number Publication Date
JPH06225540A JPH06225540A (en) 1994-08-12
JP3259391B2 true JP3259391B2 (en) 2002-02-25

Family

ID=11769244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01112393A Expired - Fee Related JP3259391B2 (en) 1993-01-26 1993-01-26 Inverter device

Country Status (1)

Country Link
JP (1) JP3259391B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4927655B2 (en) * 2007-07-20 2012-05-09 住友重機械工業株式会社 Buck-boost converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397879A (en) * 1989-09-08 1991-04-23 Matsushita Electric Ind Co Ltd Gaseous oxygen and hydrogen generator

Also Published As

Publication number Publication date
JPH06225540A (en) 1994-08-12

Similar Documents

Publication Publication Date Title
US7663898B2 (en) Switching power supply with direct conversion off AC power source
JP4426115B2 (en) General self-drive synchronous rectification scheme for synchronous rectifier with floating gate
US6380694B1 (en) Variable structure circuit topology for HID lamp electronic ballasts
JPH06260291A (en) Lighting circuit for vehicle discharge lamp
JPH06153512A (en) Power supply device
WO2006030569A1 (en) Discharge lamp lighting device
JP3259391B2 (en) Inverter device
WO2008042069A2 (en) Circuit for powering a high intensity discharge lamp
US20100320923A1 (en) Discharge lamp lighting apparatus
JP3379556B2 (en) Circuit device having switching element
JP3211476B2 (en) Inverter device
JPH06311757A (en) Inverter
JPH097778A (en) Power supply device, discharge lamp lighting device, and lighting system
JP2543259B2 (en) Power supply
JPH06124790A (en) High pressure electric discharge lamp lighting device and electric discharge lamp lighting device
JPH06311755A (en) Inverter
JPH06310287A (en) Discharge lamp lighting device
JP2672692B2 (en) EL lighting circuit
CN101730357A (en) Discharge lamp lighting circuit
JP3266697B2 (en) Power supply
JPH1169777A (en) Power-supply device
JP2604296Y2 (en) Lighting circuit for discharge lamp
JPH0834699B2 (en) Power supply
JP3073792B2 (en) Inverter device
JP2812649B2 (en) Inverter circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees