JPH06350347A - 歪補償増幅回路の補償最適化方法 - Google Patents
歪補償増幅回路の補償最適化方法Info
- Publication number
- JPH06350347A JPH06350347A JP5158173A JP15817393A JPH06350347A JP H06350347 A JPH06350347 A JP H06350347A JP 5158173 A JP5158173 A JP 5158173A JP 15817393 A JP15817393 A JP 15817393A JP H06350347 A JPH06350347 A JP H06350347A
- Authority
- JP
- Japan
- Prior art keywords
- adjustment
- range
- circuit
- points
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】主増幅器３で発生する相互変調歪を補償するた
め、歪検出ループと歪除去ループとからなる自己調整形
フィードフォワード回路において、それぞれのループに
設けられたベクトル調整回路２，７の減衰量，位相量を
最適値に設定する制御回路１８の動作時間を短縮する。 【構成】制御回路１８に設けた最適化回路１７の動作
が、ベクトル調整回路２，７の全調整範囲を、４分割，
３点測定によって順次１／２に範囲を減縮して最適値を
決定するようにした。
め、歪検出ループと歪除去ループとからなる自己調整形
フィードフォワード回路において、それぞれのループに
設けられたベクトル調整回路２，７の減衰量，位相量を
最適値に設定する制御回路１８の動作時間を短縮する。 【構成】制御回路１８に設けた最適化回路１７の動作
が、ベクトル調整回路２，７の全調整範囲を、４分割，
３点測定によって順次１／２に範囲を減縮して最適値を
決定するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話システムの
無線中継増幅装置に用いられる歪補償増幅回路に関し、
特に、その回路における歪補償量の最適化方法に関する
ものである。
無線中継増幅装置に用いられる歪補償増幅回路に関し、
特に、その回路における歪補償量の最適化方法に関する
ものである。
【０００２】
【従来の技術】自動車電話システムにおいて、移動機を
搭載した自動車が、無線基地局からの電波の届かない不
感地帯に位置したとき通話が途絶えるのを防ぐために、
不感地帯に複数の無線中継装置が分散配置されている。
この無線中継装置は、基地局及び移動機からの電波を受
信して中継増幅し、移動機及び基地局に対して電波を送
出する。この場合、多チャネルの電波を同時に増幅する
ため非線形の振幅，位相歪による相互変調歪が発生する
ことを抑える必要がある。そのため、多周波共通増幅器
の非線形歪補償回路として自己調整形フィードフォワー
ド（ＳＡＦＦ：Ｓｅｌｆ−Ａｄｊｕｓｔｉｎｇ−Ｆｅｅ
ｄ−Ｆｏｒｗａｒｄ）回路と呼ばれる歪補償増幅回路が
用いられている。
搭載した自動車が、無線基地局からの電波の届かない不
感地帯に位置したとき通話が途絶えるのを防ぐために、
不感地帯に複数の無線中継装置が分散配置されている。
この無線中継装置は、基地局及び移動機からの電波を受
信して中継増幅し、移動機及び基地局に対して電波を送
出する。この場合、多チャネルの電波を同時に増幅する
ため非線形の振幅，位相歪による相互変調歪が発生する
ことを抑える必要がある。そのため、多周波共通増幅器
の非線形歪補償回路として自己調整形フィードフォワー
ド（ＳＡＦＦ：Ｓｅｌｆ−Ａｄｊｕｓｔｉｎｇ−Ｆｅｅ
ｄ−Ｆｏｒｗａｒｄ）回路と呼ばれる歪補償増幅回路が
用いられている。
【０００３】図１１は本発明を適用しようとするフィー
ドフォワード形歪補償増幅回路例図である。図におい
て、１は方向性結合器、２はベクトル調整器、３は主増
幅器、４は方向性結合器、５は遅延線、６は遅延線、７
はベクトル調整器、８は補助増幅器、９は方向性結合
器、１０，１１はパイロット信号発生器、１２は制御回
路である。方向性結合器１と４の間の回路は誤差（歪）
検出ループ（Ｄループ）であり、入力信号ａが主増幅器
３で多周波信号が増幅されるとき発生する相互変調歪，
雑音などの誤差成分を検出する。方向性結合器４と９の
間の回路は誤差（歪）除去ループ（Ｃループ）であり、
Ｄループで検出された誤差成分を補助増幅器８で所望の
値に増幅して位相を反転し、遅延線６を介して方向性結
合器９に入力される誤差成分を含んだ信号に逆相加算す
る。このようにして主増幅器３で増幅された信号の誤差
成分が除去（相殺）されて出力される。ベクトル調整回
路２，７及びその制御回路１２は、パイロット信号発生
器１０，１１からそれぞれパイロット信号をＤループ，
Ｃループに注入し、Ｄループで誤差成分を取り出しＣル
ープで除去するための最適調整値を設定するために設け
られている。
ドフォワード形歪補償増幅回路例図である。図におい
て、１は方向性結合器、２はベクトル調整器、３は主増
幅器、４は方向性結合器、５は遅延線、６は遅延線、７
はベクトル調整器、８は補助増幅器、９は方向性結合
器、１０，１１はパイロット信号発生器、１２は制御回
路である。方向性結合器１と４の間の回路は誤差（歪）
検出ループ（Ｄループ）であり、入力信号ａが主増幅器
３で多周波信号が増幅されるとき発生する相互変調歪，
雑音などの誤差成分を検出する。方向性結合器４と９の
間の回路は誤差（歪）除去ループ（Ｃループ）であり、
Ｄループで検出された誤差成分を補助増幅器８で所望の
値に増幅して位相を反転し、遅延線６を介して方向性結
合器９に入力される誤差成分を含んだ信号に逆相加算す
る。このようにして主増幅器３で増幅された信号の誤差
成分が除去（相殺）されて出力される。ベクトル調整回
路２，７及びその制御回路１２は、パイロット信号発生
器１０，１１からそれぞれパイロット信号をＤループ，
Ｃループに注入し、Ｄループで誤差成分を取り出しＣル
ープで除去するための最適調整値を設定するために設け
られている。
【０００４】制御回路１２には、図１１で示すように、
パイロット信号を受信検出する受信回路１３と、Ａ／Ｄ
変換器１４と、ディジタル信号領域で最適化動作を行な
う最適化回路１５と、最適化回路１５からの出力をアナ
ログ量の振幅・位相制御信号に変換するＤ／Ａ変換器１
６とが設けられている。図１２（Ａ）は、ベクトル調整
回路２及び７の詳細回路図であり、制御回路１２から出
力される振幅・位相制御信号がそれぞれ入力される可変
電子減衰器と可変電子移相器が備えられている。同図
（Ｂ），（Ｃ）はそれぞれの制御電圧に対する減衰量、
移相量の特性例図である。
パイロット信号を受信検出する受信回路１３と、Ａ／Ｄ
変換器１４と、ディジタル信号領域で最適化動作を行な
う最適化回路１５と、最適化回路１５からの出力をアナ
ログ量の振幅・位相制御信号に変換するＤ／Ａ変換器１
６とが設けられている。図１２（Ａ）は、ベクトル調整
回路２及び７の詳細回路図であり、制御回路１２から出
力される振幅・位相制御信号がそれぞれ入力される可変
電子減衰器と可変電子移相器が備えられている。同図
（Ｂ），（Ｃ）はそれぞれの制御電圧に対する減衰量、
移相量の特性例図である。
【０００５】図１３は制御回路１２の最適化動作を示す
フローチャートであり、（Ａ）はＤループ，Ｃループの
順で図１１のスイッチＳ1 ，Ｓ2 を切替えて最適化ベク
トル調整が行なわれることを示し、（Ｂ）はそれぞれの
ベクトル調整が位相調整，振幅調整の順で行なわれるこ
とを示している。ベクトル調整制御は、各ループにパイ
ロット信号を注入し、信号ベクトルの２要素である振幅
及び位相がそれぞれ最適値になるようにパイロットレベ
ル検出を行いながら、ベクトル調整回路の可変減衰器及
び可変移相器を調整する。このような最適化調整制御動
作はマイクロプロセッサによって行なわれるが図示は省
略した。
フローチャートであり、（Ａ）はＤループ，Ｃループの
順で図１１のスイッチＳ1 ，Ｓ2 を切替えて最適化ベク
トル調整が行なわれることを示し、（Ｂ）はそれぞれの
ベクトル調整が位相調整，振幅調整の順で行なわれるこ
とを示している。ベクトル調整制御は、各ループにパイ
ロット信号を注入し、信号ベクトルの２要素である振幅
及び位相がそれぞれ最適値になるようにパイロットレベ
ル検出を行いながら、ベクトル調整回路の可変減衰器及
び可変移相器を調整する。このような最適化調整制御動
作はマイクロプロセッサによって行なわれるが図示は省
略した。
【０００６】
【発明が解決しようとする課題】上述の従来回路におい
て、制御回路１２の最適化回路１５における最適化方法
は、ベクトル調整回路の振幅・位相の各調整範囲全体の
測定点、例えば分解能が８ビットであれば２５６＋１＝
２５７点について測定を行い、測定値が極小となる最適
制御点を求めていた。そのため、最適点を決定するまで
に時間がかかるという欠点があった。
て、制御回路１２の最適化回路１５における最適化方法
は、ベクトル調整回路の振幅・位相の各調整範囲全体の
測定点、例えば分解能が８ビットであれば２５６＋１＝
２５７点について測定を行い、測定値が極小となる最適
制御点を求めていた。そのため、最適点を決定するまで
に時間がかかるという欠点があった。
【０００７】本発明の目的は、最適点を決定するまでの
測定点の数を減らし、短時間で自己調整が行なわれる歪
補償増幅回路の補償最適方法を提供することにある。
測定点の数を減らし、短時間で自己調整が行なわれる歪
補償増幅回路の補償最適方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の歪補償増幅回路
の補償最適化方法は、主増幅器で発生する相互変調歪を
補償するため、入力パイロット信号を第１のベクトル調
整回路を介して前記主増幅器で増幅した信号と前記入力
パイロット信号を第１の遅延線を介してタイミングを合
わせた信号とにより歪成分を検出する歪検出ループと、
前記歪成分を第２のベクトル調整回路を介して補助増幅
器によってレベルを合わせた逆相信号と前記主増幅器で
増幅した信号を第２の遅延線を介してタイミングを合わ
せた信号とにより歪成分を相殺して出力する歪除去ルー
プと、前記歪検出ループから出力される歪成分および前
記歪除去ループの出力信号を検出してそれぞれ前記第１
のベクトル調整回路および前記第２のベクトル調整回路
の減衰量と位相量を調整する制御回路とから構成された
歪補償増幅回路の前記制御回路による補償最適化方法に
おいて、
の補償最適化方法は、主増幅器で発生する相互変調歪を
補償するため、入力パイロット信号を第１のベクトル調
整回路を介して前記主増幅器で増幅した信号と前記入力
パイロット信号を第１の遅延線を介してタイミングを合
わせた信号とにより歪成分を検出する歪検出ループと、
前記歪成分を第２のベクトル調整回路を介して補助増幅
器によってレベルを合わせた逆相信号と前記主増幅器で
増幅した信号を第２の遅延線を介してタイミングを合わ
せた信号とにより歪成分を相殺して出力する歪除去ルー
プと、前記歪検出ループから出力される歪成分および前
記歪除去ループの出力信号を検出してそれぞれ前記第１
のベクトル調整回路および前記第２のベクトル調整回路
の減衰量と位相量を調整する制御回路とから構成された
歪補償増幅回路の前記制御回路による補償最適化方法に
おいて、
【０００９】まず、前記第１および第２のベクトル調整
回路の調整範囲を４等分した両端の２点を除く３点の調
整制御信号に対応する前記ループの検出値を比較しその
最小値を示す点を判定し、該判定点の検出値を保持する
とともに該判定点を中心とする前記調整範囲の１／２の
範囲を次回の調整範囲とし、次に、該次回の調整範囲を
新たな調整範囲として４等分した３点のうち両側の２点
における検出値を求め前回保持された検出値を含む３点
の検出値に対して前回同様の処理判定を行うことにより
順次繰り返し調整範囲を狭めて最小値を判定し所定の分
解能に達したとき、該判定点の調整制御信号を出力して
最適化処理を終了するようにしたことを特徴とするもの
である。
回路の調整範囲を４等分した両端の２点を除く３点の調
整制御信号に対応する前記ループの検出値を比較しその
最小値を示す点を判定し、該判定点の検出値を保持する
とともに該判定点を中心とする前記調整範囲の１／２の
範囲を次回の調整範囲とし、次に、該次回の調整範囲を
新たな調整範囲として４等分した３点のうち両側の２点
における検出値を求め前回保持された検出値を含む３点
の検出値に対して前回同様の処理判定を行うことにより
順次繰り返し調整範囲を狭めて最小値を判定し所定の分
解能に達したとき、該判定点の調整制御信号を出力して
最適化処理を終了するようにしたことを特徴とするもの
である。
【００１０】
【実施例】図１は本発明を適用した歪補償増幅回路の構
成例図である。図において、１〜１１は図１１の従来回
路と同じ要素であり、制御回路１８の中の最適化回路１
７が本発明による適用回路である。１９は各回路に所定
のクロックを供給する各種クロック発生回路である。図
２は本発明の作用の説明図であり、図３は本発明の動作
フローチャートである。
成例図である。図において、１〜１１は図１１の従来回
路と同じ要素であり、制御回路１８の中の最適化回路１
７が本発明による適用回路である。１９は各回路に所定
のクロックを供給する各種クロック発生回路である。図
２は本発明の作用の説明図であり、図３は本発明の動作
フローチャートである。
【００１１】図１〜図３によって本発明の作用を説明す
る。図２（ａ）はベクトル調整回路２及び７における振
幅及び位相の調整可変範囲とその測定対象点を示す。こ
の例では、全範囲を１６分割した分解能で、測定対象点
の数は１７点である。（ｂ）は全範囲内に検出ベクトル
ｆ（ｘ）が極小値を示す最適点が１つあることを示す検
出レベル特性であり、単調減少→極小値→単調増加特性
を示し測定変動は極めて小さい。（ｃ）は図３のフロー
チャートに従った測定点（矢印）と各測定点が代表する
範囲（斜線）Ａ〜Ｉを示す。
る。図２（ａ）はベクトル調整回路２及び７における振
幅及び位相の調整可変範囲とその測定対象点を示す。こ
の例では、全範囲を１６分割した分解能で、測定対象点
の数は１７点である。（ｂ）は全範囲内に検出ベクトル
ｆ（ｘ）が極小値を示す最適点が１つあることを示す検
出レベル特性であり、単調減少→極小値→単調増加特性
を示し測定変動は極めて小さい。（ｃ）は図３のフロー
チャートに従った測定点（矢印）と各測定点が代表する
範囲（斜線）Ａ〜Ｉを示す。
【００１２】まず、図３のフローチャートの第１回目と
して全調整範囲を４等分したときの１／４，１／２，３
／４の３点について、ステップＳ１として全範囲の１／
２点（中心点）における制御信号をベクトル調整器に与
えてパイロット信号を検出しその検出レベルｆ（ｘ）を
測定してラッチする。次に、ステップＳ２として１／４
点と３／４点における検出レベルｆ（ｘ）を順次測定
し、ステップＳ３でこの３点の検出レベルｆ（ｘ）を比
較し最小値を示す測定点を判定する。この３点のそれぞ
れは図３のように範囲Ａ，Ｂ，Ｃを代表するため、その
判定点の範囲に最適値（極小値）が存在することが判
る。ここまでの動作により全範囲の１／２の範囲すなわ
Ｂ範囲に測定範囲がしぼられる。
して全調整範囲を４等分したときの１／４，１／２，３
／４の３点について、ステップＳ１として全範囲の１／
２点（中心点）における制御信号をベクトル調整器に与
えてパイロット信号を検出しその検出レベルｆ（ｘ）を
測定してラッチする。次に、ステップＳ２として１／４
点と３／４点における検出レベルｆ（ｘ）を順次測定
し、ステップＳ３でこの３点の検出レベルｆ（ｘ）を比
較し最小値を示す測定点を判定する。この３点のそれぞ
れは図３のように範囲Ａ，Ｂ，Ｃを代表するため、その
判定点の範囲に最適値（極小値）が存在することが判
る。ここまでの動作により全範囲の１／２の範囲すなわ
Ｂ範囲に測定範囲がしぼられる。
【００１３】次に、ステップＳ４において第１回目の判
定結果の測定点の範囲Ｂ内に他の測定対象点があるか否
かを判断する。他の測定対象点があるとき、ステップＳ
５において範囲Ｂを新たな調整範囲とするとともに範囲
Ｂを抽出した第１回目の検出値ｆ（ｘ）をラッチする。
このラッチされた検出値ｆ（ｘ）はステップＳ２に戻っ
たとき第２回目の中心点の範囲Ｄを代表する検出値とな
る。第１回目同様に、範囲Ｂを４等分した他の２点（範
囲Ｅ，Ｆをそれぞれ代表する）について測定を行い、ラ
ッチされた中心点の検出値を含めて比較し最小値を示す
測定点を判定する。この場合、範囲Ｆに極小値が含まれ
ることが判る。
定結果の測定点の範囲Ｂ内に他の測定対象点があるか否
かを判断する。他の測定対象点があるとき、ステップＳ
５において範囲Ｂを新たな調整範囲とするとともに範囲
Ｂを抽出した第１回目の検出値ｆ（ｘ）をラッチする。
このラッチされた検出値ｆ（ｘ）はステップＳ２に戻っ
たとき第２回目の中心点の範囲Ｄを代表する検出値とな
る。第１回目同様に、範囲Ｂを４等分した他の２点（範
囲Ｅ，Ｆをそれぞれ代表する）について測定を行い、ラ
ッチされた中心点の検出値を含めて比較し最小値を示す
測定点を判定する。この場合、範囲Ｆに極小値が含まれ
ることが判る。
【００１４】次に、第３回目とてして第２回同様の処理
により範囲Ｇ，Ｈ，Ｉの検出値を比較し、範囲Ｈに極小
値があることが判る。この範囲Ｈ内には他の測定対象点
がないので求めようとする分解能に達したことが判り、
ステップＳ４からステップＳ６に進み、所望の最適値が
求められ最適化処理が終了する。以上の作用から、図２
の例の場合、従来方法によると全範囲の測定点の数は１
７点であるのに対し、本発明では、範囲Ａ，Ｂ，Ｃ，
Ｅ，Ｆ，Ｈ，Ｉを代表する７点を測定するだけで最適値
に収れんさせることができる。すなわち、１回目は３点
測定、２回目以降は２点測定によって順次調整範囲を１
／２に減らすことができるため最適点を決定するまでの
時間が従来に比べて短くなる。表１は従来方法と本発明
の方法の測定点の数の比較表である。
により範囲Ｇ，Ｈ，Ｉの検出値を比較し、範囲Ｈに極小
値があることが判る。この範囲Ｈ内には他の測定対象点
がないので求めようとする分解能に達したことが判り、
ステップＳ４からステップＳ６に進み、所望の最適値が
求められ最適化処理が終了する。以上の作用から、図２
の例の場合、従来方法によると全範囲の測定点の数は１
７点であるのに対し、本発明では、範囲Ａ，Ｂ，Ｃ，
Ｅ，Ｆ，Ｈ，Ｉを代表する７点を測定するだけで最適値
に収れんさせることができる。すなわち、１回目は３点
測定、２回目以降は２点測定によって順次調整範囲を１
／２に減らすことができるため最適点を決定するまでの
時間が従来に比べて短くなる。表１は従来方法と本発明
の方法の測定点の数の比較表である。
【００１５】
【表１】
【００１６】例えば、８ビットで分解能が２５６のとき
従来の２５７点測定に対し本発明では１５点測定で最適
値を決定することができる。この場合の時間を比較する
と、１点当たりの測定時間を５０ｍｓｅｃとすると、従
来は５０ｍｓｅｃ×２５７＝１２．８５ｓｅｃかかるの
に対し、本発明では５０ｍｓｅｃ×１５＝０．７５ｓｅ
ｃで最適点に到達する。以上の歪補償調整は、中継装置
を製作した時、据付調整時、及び運用中の保守点検時に
行なわれるが、それぞれ短時間で調整作業が終了する。
従来の２５７点測定に対し本発明では１５点測定で最適
値を決定することができる。この場合の時間を比較する
と、１点当たりの測定時間を５０ｍｓｅｃとすると、従
来は５０ｍｓｅｃ×２５７＝１２．８５ｓｅｃかかるの
に対し、本発明では５０ｍｓｅｃ×１５＝０．７５ｓｅ
ｃで最適点に到達する。以上の歪補償調整は、中継装置
を製作した時、据付調整時、及び運用中の保守点検時に
行なわれるが、それぞれ短時間で調整作業が終了する。
【００１７】次に、上述の処理動作の詳細について説明
する。図４は図１の本発明の主要部をなす最適化回路１
７の詳細回路例図であり、その前後のＡ／Ｄ変換回路１
４，Ｄ／Ａ変換回路１６，各種クロック発生回路１９を
含めて示してある。図において、２１は全ビット照合回
路、２２はメモリ部、２３はデコード回路、２４はＲＯ
Ｍである。Ａ／Ｄ変換回路１４には５つの変換器Ａ／Ｄ
（１）〜Ａ／Ｄ（５）が設けられており、各種クロック
発生回路１９からのクロックＣＳ1 〜ＣＳ5 にそれぞれ
従ってデータ出力Ｄ0 〜Ｄ7 が出力され全ビット照合回
路２１に与えられる。
する。図４は図１の本発明の主要部をなす最適化回路１
７の詳細回路例図であり、その前後のＡ／Ｄ変換回路１
４，Ｄ／Ａ変換回路１６，各種クロック発生回路１９を
含めて示してある。図において、２１は全ビット照合回
路、２２はメモリ部、２３はデコード回路、２４はＲＯ
Ｍである。Ａ／Ｄ変換回路１４には５つの変換器Ａ／Ｄ
（１）〜Ａ／Ｄ（５）が設けられており、各種クロック
発生回路１９からのクロックＣＳ1 〜ＣＳ5 にそれぞれ
従ってデータ出力Ｄ0 〜Ｄ7 が出力され全ビット照合回
路２１に与えられる。
【００１８】図５は全ビット照合回路２１における第１
の例を示す回路例図であり、図６は同じく第２の例を示
す回路例図である。まず、図５の第１の例では、Ａ／Ｄ
変換器Ａ／Ｄ（１）〜Ａ／Ｄ（３）を考え、検出電圧の
高いデータ出力Ｄ7 からＤ0 まで順々に比較する。すな
わち、Ａ／Ｄ（１）からＬ（ローレベル）が出力され、
Ａ／Ｄ（２）とＡ／Ｄ（３）からＨ（ハイレベル）が出
力される場合、この３つの出力の排他的論理和をとると
Ｈが出力され３つのアンド回路の一方に入力され、他方
に入力されるＡ／Ｄ（１）〜Ａ／Ｄ（３）の出力とのア
ンドをとるとＡ／Ｄ（１）の出力が最も低いことがわか
りＡ／Ｄ（１）と判定される。
の例を示す回路例図であり、図６は同じく第２の例を示
す回路例図である。まず、図５の第１の例では、Ａ／Ｄ
変換器Ａ／Ｄ（１）〜Ａ／Ｄ（３）を考え、検出電圧の
高いデータ出力Ｄ7 からＤ0 まで順々に比較する。すな
わち、Ａ／Ｄ（１）からＬ（ローレベル）が出力され、
Ａ／Ｄ（２）とＡ／Ｄ（３）からＨ（ハイレベル）が出
力される場合、この３つの出力の排他的論理和をとると
Ｈが出力され３つのアンド回路の一方に入力され、他方
に入力されるＡ／Ｄ（１）〜Ａ／Ｄ（３）の出力とのア
ンドをとるとＡ／Ｄ（１）の出力が最も低いことがわか
りＡ／Ｄ（１）と判定される。
【００１９】次に、図６の第２の例では、まず（Ａ）に
おいて、Ａ／Ｄ（１）〜Ａ／Ｄ（３）の出力がともにＨ
のときを示し、３つのアンド回路の出力がすべてＬとな
りＡ／Ｄ（１）〜Ａ／Ｄ（３）の区別がつかないのでＤ
6 のゲートを開けて次の（Ｂ）で出力データＤ6 を比較
する。（Ｂ）において、Ａ／Ｄ（３）の出力データのみ
Ｈであるのでその結果２つのアンド回路の出力がＬとな
りＡ／Ｄ（１）とＡ／Ｄ（２）の区別がつかない。そこ
で、Ｄのゲートを開けて次の（Ｃ）で出力データＤ5 を
比較する。（Ｃ）において、Ａ／Ｄ（３）の出力Ｄ5 を
強制的にＨとしてＡ／Ｄ（１）とＡ／Ｄ（２）の出力Ｄ
5 を比較する。この結果Ａ／Ｄ（１）の出力が最も低い
ことがわかりＡ／Ｄ（１）と判定される。ここで動作を
中止してＤ4 〜Ｄ0 の比較は行わない。しかし、出力デ
ータＤ5 を比較しても最も低い変換器出力が判定できな
いときは、さらに順次Ｄ0 まで比較動作を続ける。
おいて、Ａ／Ｄ（１）〜Ａ／Ｄ（３）の出力がともにＨ
のときを示し、３つのアンド回路の出力がすべてＬとな
りＡ／Ｄ（１）〜Ａ／Ｄ（３）の区別がつかないのでＤ
6 のゲートを開けて次の（Ｂ）で出力データＤ6 を比較
する。（Ｂ）において、Ａ／Ｄ（３）の出力データのみ
Ｈであるのでその結果２つのアンド回路の出力がＬとな
りＡ／Ｄ（１）とＡ／Ｄ（２）の区別がつかない。そこ
で、Ｄのゲートを開けて次の（Ｃ）で出力データＤ5 を
比較する。（Ｃ）において、Ａ／Ｄ（３）の出力Ｄ5 を
強制的にＨとしてＡ／Ｄ（１）とＡ／Ｄ（２）の出力Ｄ
5 を比較する。この結果Ａ／Ｄ（１）の出力が最も低い
ことがわかりＡ／Ｄ（１）と判定される。ここで動作を
中止してＤ4 〜Ｄ0 の比較は行わない。しかし、出力デ
ータＤ5 を比較しても最も低い変換器出力が判定できな
いときは、さらに順次Ｄ0 まで比較動作を続ける。
【００２０】図７は最小値検出の測定手順例を示すタイ
ムチャートである。図の最上段は図４におけるＤ／Ａ変
換回路１６の測定ポイントデータを示し、ＣＬＫ0 は各
種クロック発生回路１９からＤ／Ａ変換回路１６に与え
られるクロックを示す。以下Ａ／Ｄ（１）〜Ａ／Ｄ
（５）の出力を示す。まず、スタート時、Ｄ／Ａ変換回
路１６の測定ポイントが６４→１２８→１９２となるよ
うにＲＯＭ２４のアドレスを５０ｍｓｅｃ間隔で与え
る。４等分した両端のデータを除きＡ／Ｄ（２）〜Ａ／
Ｄ（４）の出力データＤ0 〜Ｄ7 を比較する。最小値を
検出してメモリ部２２へ移す。この例では“６４”のメ
モリＦＦ（２）のＱだけが“Ｈ”となる。次に、測定ポ
イントが３２→９６となるようなＲＯＭ２４のアドレス
を５０ｍｓｅｃ間隔で与える。上記の測定ポイントデー
タ３２をＤ／Ａから送出後、５０ｍｓｅｃ間隔でＡ／Ｄ
（２）の両隣、すなわちＡ／Ｄ（１），Ａ／Ｄ（３）に
クロックＣＳ1 ，ＣＳ3 を与えて測定ポイントデータ３
２→９６のＡ／Ｄ値を測定する。
ムチャートである。図の最上段は図４におけるＤ／Ａ変
換回路１６の測定ポイントデータを示し、ＣＬＫ0 は各
種クロック発生回路１９からＤ／Ａ変換回路１６に与え
られるクロックを示す。以下Ａ／Ｄ（１）〜Ａ／Ｄ
（５）の出力を示す。まず、スタート時、Ｄ／Ａ変換回
路１６の測定ポイントが６４→１２８→１９２となるよ
うにＲＯＭ２４のアドレスを５０ｍｓｅｃ間隔で与え
る。４等分した両端のデータを除きＡ／Ｄ（２）〜Ａ／
Ｄ（４）の出力データＤ0 〜Ｄ7 を比較する。最小値を
検出してメモリ部２２へ移す。この例では“６４”のメ
モリＦＦ（２）のＱだけが“Ｈ”となる。次に、測定ポ
イントが３２→９６となるようなＲＯＭ２４のアドレス
を５０ｍｓｅｃ間隔で与える。上記の測定ポイントデー
タ３２をＤ／Ａから送出後、５０ｍｓｅｃ間隔でＡ／Ｄ
（２）の両隣、すなわちＡ／Ｄ（１），Ａ／Ｄ（３）に
クロックＣＳ1 ，ＣＳ3 を与えて測定ポイントデータ３
２→９６のＡ／Ｄ値を測定する。
【００２１】１回目の測定でＡ／Ｄ（２）はポイント６
４のＡ／Ｄ値を記憶している。………（ａ） ２回目の測定（ＣＳ1 ）でＡ／Ｄ（１）はポイント３２
のＡ／Ｄ値を記憶している。………（ｂ） ３回目の測定（ＣＳ1 ）でＡ／Ｄ（３）はポイント９６
のＡ／Ｄ値を記憶している。………（ｃ） （ａ）（ｂ）（ｃ）のＤ0 〜Ｄ7 を比較して、測定２回
目のメモリ（ＦＦ）（測定１回目のメモリＦＦ（１）〜
ＦＦ（５）とは別に、例えば、ＦＦ（６）〜（８）のメ
モリを持つ）部に最小値を移す。例では、測定ポイント
９６に対応するメモリＦＦ（８）のＱが“Ｈ”になる。
このようにして得た１回目の結果のメモリＦＦ（２）と
２回目の結果メモリＦＦ（８）のＱ＝“Ｈ”から３回目
の測定にはいる。Ａ／Ｄ（３）の両隣すなわちＡ／Ｄ
（２），Ａ／Ｄ（４）に５０ｍＳ間隔でクロックＣ
Ｓ2 ，ＣＳ4 を与える。
４のＡ／Ｄ値を記憶している。………（ａ） ２回目の測定（ＣＳ1 ）でＡ／Ｄ（１）はポイント３２
のＡ／Ｄ値を記憶している。………（ｂ） ３回目の測定（ＣＳ1 ）でＡ／Ｄ（３）はポイント９６
のＡ／Ｄ値を記憶している。………（ｃ） （ａ）（ｂ）（ｃ）のＤ0 〜Ｄ7 を比較して、測定２回
目のメモリ（ＦＦ）（測定１回目のメモリＦＦ（１）〜
ＦＦ（５）とは別に、例えば、ＦＦ（６）〜（８）のメ
モリを持つ）部に最小値を移す。例では、測定ポイント
９６に対応するメモリＦＦ（８）のＱが“Ｈ”になる。
このようにして得た１回目の結果のメモリＦＦ（２）と
２回目の結果メモリＦＦ（８）のＱ＝“Ｈ”から３回目
の測定にはいる。Ａ／Ｄ（３）の両隣すなわちＡ／Ｄ
（２），Ａ／Ｄ（４）に５０ｍＳ間隔でクロックＣ
Ｓ2 ，ＣＳ4 を与える。
【００２２】２回目の測定でＡ／Ｄ（３）はポイント９
６のＡ／Ｄ値を記憶している。………（ｄ） ３回目の測定でＡ／Ｄ（２）はポイント８０のＡ／Ｄ値
を記憶している。………（ｅ） ３回目の測定でＡ／Ｄ（４）はポイント１１２のＡ／Ｄ
値を記憶している。………（ｆ） （ｄ）（ｅ）（ｆ）のＤ0 〜Ｄ7 を比較して、測定３回
目のメモリＦＦ（９）〜（１１）のうちＦＦ（９）のＱ
が“Ｈ”になる。すなわち、ポイント８０が最小値であ
る。以下この作業を繰り返し、７回目の測定でＦＦ（２
２）のＱが“Ｈ”になり、ポイント７７が最適値である
ことが判定される。
６のＡ／Ｄ値を記憶している。………（ｄ） ３回目の測定でＡ／Ｄ（２）はポイント８０のＡ／Ｄ値
を記憶している。………（ｅ） ３回目の測定でＡ／Ｄ（４）はポイント１１２のＡ／Ｄ
値を記憶している。………（ｆ） （ｄ）（ｅ）（ｆ）のＤ0 〜Ｄ7 を比較して、測定３回
目のメモリＦＦ（９）〜（１１）のうちＦＦ（９）のＱ
が“Ｈ”になる。すなわち、ポイント８０が最小値であ
る。以下この作業を繰り返し、７回目の測定でＦＦ（２
２）のＱが“Ｈ”になり、ポイント７７が最適値である
ことが判定される。
【００２３】次に、上述の例における測定ポイントの比
較判定手順を図によって説明する。図８，図９，図１０
は上述の例の比較判定手順を３種類の表現によって示し
た説明図である。図８はＡ／Ｄ変換回１４の中の５つの
変換器Ａ／Ｄ（１）〜Ａ／Ｄ（５）が、右方向へ順次１
回目から７回目のそれぞれで動作する状態を示してい
る。例えば、１回目は３つの変換器Ａ／Ｄ（２）〜Ａ／
Ｄ（４）が動作してＡ／Ｄ（２）の出力（６４）ビット
目のデータが最小値を示し、そのデータを一次記憶して
その両側のＡ／Ｄ（１）とＡ／Ｄ（３）のデータと比較
する。２回目以降は前回の最小ポイントのデータと、そ
の両側のＡ／Ｄ変換器の出力データとの３ボイントで比
較判定が行われる。このようにして７回目はＡ／Ｄ
（２）とＡ／Ｄ（５）のデータと前々回のＡ／Ｄ（１）
とを比較し、Ａ／Ｄ（２）の出力（７７）ビット目が最
適値と判定される。
較判定手順を図によって説明する。図８，図９，図１０
は上述の例の比較判定手順を３種類の表現によって示し
た説明図である。図８はＡ／Ｄ変換回１４の中の５つの
変換器Ａ／Ｄ（１）〜Ａ／Ｄ（５）が、右方向へ順次１
回目から７回目のそれぞれで動作する状態を示してい
る。例えば、１回目は３つの変換器Ａ／Ｄ（２）〜Ａ／
Ｄ（４）が動作してＡ／Ｄ（２）の出力（６４）ビット
目のデータが最小値を示し、そのデータを一次記憶して
その両側のＡ／Ｄ（１）とＡ／Ｄ（３）のデータと比較
する。２回目以降は前回の最小ポイントのデータと、そ
の両側のＡ／Ｄ変換器の出力データとの３ボイントで比
較判定が行われる。このようにして７回目はＡ／Ｄ
（２）とＡ／Ｄ（５）のデータと前々回のＡ／Ｄ（１）
とを比較し、Ａ／Ｄ（２）の出力（７７）ビット目が最
適値と判定される。
【００２４】図９の場合、同心円の内側から外側に順次
比較１回目〜７回目を表す。５つのＡ／Ｄ変換器
（１）〜（５）は円周上の５箇所にあるものとし、４角
の中の（数字）は測定ビットを示している。各比較判定
結果の進行ルートは太線で示してある。結果は図８と同
じくＡ／Ｄ（２）の出力（７７）ビット目が最適値と判
定されている。
比較１回目〜７回目を表す。５つのＡ／Ｄ変換器
（１）〜（５）は円周上の５箇所にあるものとし、４角
の中の（数字）は測定ビットを示している。各比較判定
結果の進行ルートは太線で示してある。結果は図８と同
じくＡ／Ｄ（２）の出力（７７）ビット目が最適値と判
定されている。
【００２５】図１０は第２回目からの比較判定手順を示
し、右方向へ順次測定比較判定がなされる様子を示した
図である。第１回目の判定結果、円で囲った６４ビット
目の値を記憶し、２回目はその両側の３２ビット目と９
６ビット目のデータを比較する。円で囲った数字は判定
結果の測定ビットを示している。このようにして、右端
の第７回目の７７ビット目が最適値であると判定され
る。
し、右方向へ順次測定比較判定がなされる様子を示した
図である。第１回目の判定結果、円で囲った６４ビット
目の値を記憶し、２回目はその両側の３２ビット目と９
６ビット目のデータを比較する。円で囲った数字は判定
結果の測定ビットを示している。このようにして、右端
の第７回目の７７ビット目が最適値であると判定され
る。
【００２６】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、調整作業時間が短くなり、実用上の
効果が大きい。
施することにより、調整作業時間が短くなり、実用上の
効果が大きい。
【図１】本発明を適用する回路例図である。
【図２】本発明の作用説明図である。
【図３】本発明の動作フローチャートである。
【図４】本発明を適用する部分回路例図である。
【図５】本発明の部分回路例図である。
【図６】本発明の部分回路例図である。
【図７】本発明の動作を説明するタイムチャートであ
る。
る。
【図８】本発明の動作手順の説明図である。
【図９】本発明の動作手順の説明図である。
【図１０】本発明の動作手順の説明図である。
【図１１】本発明を適用しようとする従来の回路例図で
ある。
ある。
【図１２】図１１の部分回路例図と特性例図である。
【図１３】図１１の回路の動作フローチャートである。
１，４，９ 方向性結合器 ２，７ ベクトル調整回路 ３ 主増幅器 ５，６ 遅延線 ８ 補償増幅器 １０，１１ パイロット信号発生器 １２，１８ 制御回路 １３ 受信回路 １４ Ａ／Ｄ変換器 １５，１７ 最適化回路 １６ Ｄ／Ａ変換器 １９ 各種クロック発生回路 Ｓ１〜Ｓ６ ステップ番号
Claims (1)
- 【請求項１】 主増幅器で発生する相互変調歪を補償す
るため、入力パイロット信号を第１のベクトル調整回路
を介して前記主増幅器で増幅した信号と前記入力パイロ
ット信号を第１の遅延線を介してタイミングを合わせた
信号とにより歪成分を検出する歪検出ループと、前記歪
成分を第２のベクトル調整回路を介して補助増幅器によ
ってレベルを合わせた逆相信号と前記主増幅器で増幅し
た信号を第２の遅延線を介してタイミングを合わせた信
号とにより歪成分を相殺して出力する歪除去ループと、
前記歪検出ループから出力される歪成分および前記歪除
去ループの出力信号を検出してそれぞれ前記第１のベク
トル調整回路および前記第２のベクトル調整回路の減衰
量と位相量を調整する制御回路とから構成された歪補償
増幅回路の前記制御回路による補償最適化方法におい
て、 まず、前記第１および第２のベクトル調整回路の調整範
囲を４等分した両端の２点を除く３点の調整制御信号に
対応する前記ループの検出値を比較しその最小値を示す
点を判定し、該判定点の検出値を保持するとともに該判
定点を中心とする前記調整範囲の１／２の範囲を次回の
調整範囲とし、次に、該次回の調整範囲を新たな調整範
囲として４等分した３点のうち両側の２点における検出
値を求め前回保持された検出値を含む３点の検出値に対
して前回同様の処理判定を行うことにより順次繰り返し
調整範囲を狭めて最小値を判定し所定の分解能に達した
とき、該判定点の調整制御信号を出力して最適化処理を
終了するようにしたことを特徴とする歪補償増幅回路の
補償最適化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158173A JP2732200B2 (ja) | 1993-06-04 | 1993-06-04 | 歪補償増幅回路の補償最適化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158173A JP2732200B2 (ja) | 1993-06-04 | 1993-06-04 | 歪補償増幅回路の補償最適化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350347A true JPH06350347A (ja) | 1994-12-22 |
| JP2732200B2 JP2732200B2 (ja) | 1998-03-25 |
Family
ID=15665874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158173A Expired - Fee Related JP2732200B2 (ja) | 1993-06-04 | 1993-06-04 | 歪補償増幅回路の補償最適化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732200B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087065A (ja) * | 2001-09-07 | 2003-03-20 | Hitachi Kokusai Electric Inc | 電力増幅器 |
-
1993
- 1993-06-04 JP JP5158173A patent/JP2732200B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087065A (ja) * | 2001-09-07 | 2003-03-20 | Hitachi Kokusai Electric Inc | 電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2732200B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1511182B1 (en) | Table reference predistortor | |
| JPH03502995A (ja) | 対数極信号処理 | |
| US20040157573A1 (en) | Circuit and method for DC offset calibration and signal processing apparatus using the same | |
| US10277261B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| US5818372A (en) | D/A converter circuit having offset voltage application device | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| US7212584B2 (en) | Distortion compensator | |
| JP3402363B2 (ja) | 送信ダイバーシチ方式送信機における遅延時間制御方式。 | |
| JPH06350347A (ja) | 歪補償増幅回路の補償最適化方法 | |
| JP2861749B2 (ja) | 出力レベル制御回路 | |
| JP2773524B2 (ja) | ディジタル移動無線受信機 | |
| JP3619162B2 (ja) | 可変利得電力増幅器に利得制御信号を与える方法 | |
| US6657492B1 (en) | System for estimating a non-linear characteristic of an amplifier | |
| JP4769583B2 (ja) | 歪補償増幅装置 | |
| US7027791B2 (en) | Analog baseband signal processing system and method | |
| EP0687080B1 (en) | Receive signal level detection system | |
| JP3529439B2 (ja) | 歪補償増幅回路とその補償最適化方法 | |
| EP1079516B1 (en) | Alternating gain and phase control system and method | |
| JPH07336153A (ja) | フィードフォワード増幅器 | |
| JP2001024449A (ja) | 歪補償増幅回路の補償最適化方法 | |
| JPH0794983A (ja) | フィードフォワード増幅器 | |
| JP2001237703A (ja) | 任意波形発生器 | |
| JP2818478B2 (ja) | 利得制御装置 | |
| JP2022157212A (ja) | 歪補償装置、歪補償方法及びプログラム | |
| JP2001203538A (ja) | フィードフォワード増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |