JPH06349894A - Electronic component equipment - Google Patents

Electronic component equipment

Info

Publication number
JPH06349894A
JPH06349894A JP16029693A JP16029693A JPH06349894A JP H06349894 A JPH06349894 A JP H06349894A JP 16029693 A JP16029693 A JP 16029693A JP 16029693 A JP16029693 A JP 16029693A JP H06349894 A JPH06349894 A JP H06349894A
Authority
JP
Japan
Prior art keywords
substrate
chip
integrated circuit
positioning
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16029693A
Other languages
Japanese (ja)
Inventor
Ryoichi Morimoto
亮一 森本
Yoshitsugu Hori
良嗣 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP16029693A priority Critical patent/JPH06349894A/en
Publication of JPH06349894A publication Critical patent/JPH06349894A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Abstract

PURPOSE:To accurately position an integrated circuit parts on a board, and improve workability at the time of mounting, when the integrated circuit parts is mounted on the board. CONSTITUTION:Bumps 25 for position alignment which largely protrude more downward than each bump 24 for signal are formed on the lower side surface of a chip 21, and each land 27 is formed in the position corresponding with each of the bumps 25 for position alignment on a board 26. When the chip 21 is mounted on the board 26, a connection part 25B of each of the bumps 25 for position alignment is heated and fused. By the effect of the surface tension of the connection parts 25B turned into the state of liquid, the chip 21 is positioned accurately on the board 26.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】例えば、LSI,VLSI等の集
積回路部品を基板のランドに実装するのに好適に用いら
れる電子部品装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component device suitably used for mounting integrated circuit components such as LSI and VLSI on a land of a substrate.

【0002】[0002]

【従来の技術】一般に、LSI等の集積回路部品は各電
極を基板の各ランドに溶融接合または固相拡散接合等の
接合方法を用いて実装される。
2. Description of the Related Art Generally, an integrated circuit component such as an LSI is mounted on each land of a substrate by a bonding method such as fusion bonding or solid phase diffusion bonding.

【0003】そこで、図17および図18に溶融接合を
用いた場合の電子部品装置を第1の従来技術として示
す。
Therefore, FIGS. 17 and 18 show an electronic component device using fusion bonding as a first conventional technique.

【0004】図中、1は集積回路部品としてのチップを
示し、該チップ1は後述するチップ本体2,回路部3,
各バンプ4から構成されている。そして、該チップ1は
後述の基板5上に、各バンプ4を介して電気的に接続さ
れる。
In the figure, 1 indicates a chip as an integrated circuit component, and the chip 1 is a chip body 2, a circuit portion 3, which will be described later.
It is composed of each bump 4. Then, the chip 1 is electrically connected to a substrate 5 described later through each bump 4.

【0005】2はチップ本体を示し、該チップ本体2は
セラミック,樹脂等の絶縁性材料により方形状に形成さ
れ、回路部3を内蔵している。そして、該チップ本体2
の下側表面の中央部位は回路部3を取付ける回路取付部
2Aとなり、回路部3は多数の半導体素子とそれらを相
互に接続する配線等(いずれも図示せず)から大略構成
されている。
Reference numeral 2 denotes a chip body, which is formed in a square shape from an insulating material such as ceramic or resin and has a circuit portion 3 therein. And the chip body 2
The central portion of the lower surface serves as a circuit mounting portion 2A to which the circuit portion 3 is attached, and the circuit portion 3 is generally composed of a large number of semiconductor elements and wirings (not shown) for connecting them to each other.

【0006】4,4,…は前記チップ本体2の下側面に
多数設けられ回路部3に接続された電極としてのバンプ
を示し、該各バンプ4は回路取付部2Aの外側から取囲
むようにチップ本体2の下側面にそれぞれ微小な間隔
(例えば150μm程度)をもって設けられている。そ
して、該各バンプ4は基端側の電極部4Aと、先端側の
接続部4Bとからなり、前記電極部4Aは導電性材料に
より直径80μm程度の直径をもった薄肉な平板状に形
成されている。また、該各バンプ4の接続部4Bは、例
えば、150度前後の比較的低温で溶融するハンダ等の
導電性材料により半球状に形成され、チップ2の下側面
から基板5に向けて突出している。
Reference numerals 4, 4, ... Depict bumps provided as electrodes on the lower surface of the chip body 2 and connected to the circuit portion 3. Each of the bumps 4 is surrounded from the outside of the circuit mounting portion 2A. They are provided on the lower surface of the chip body 2 with a minute interval (for example, about 150 μm). Each of the bumps 4 is composed of a base end side electrode portion 4A and a tip end side connection portion 4B, and the electrode portion 4A is formed of a conductive material in a thin flat plate shape having a diameter of about 80 μm. ing. The connecting portion 4B of each bump 4 is formed in a hemispherical shape by a conductive material such as solder that melts at a relatively low temperature of about 150 degrees, and protrudes from the lower surface of the chip 2 toward the substrate 5. There is.

【0007】5はセラミック材料,ガラス材料,樹脂材
料等の絶縁性材料により薄板状に形成された基板を示
し、該基板5の表面には銅等の導電性材料により形成さ
れた配線部(図示せず)が設けられている。6,6,…
は、該配線部に形成されたランドを示し、該各ランド6
は前記チップ1の各バンプ4に対応した位置に、各バン
プ4の電極部4A表面とほぼ同等な面積をもって形成さ
れている。
Reference numeral 5 denotes a substrate formed in a thin plate shape with an insulating material such as a ceramic material, a glass material or a resin material, and a wiring portion formed with a conductive material such as copper on the surface of the substrate 5 (see FIG. (Not shown). 6, 6, ...
Indicates a land formed on the wiring portion, and each land 6
Is formed at a position corresponding to each bump 4 of the chip 1 with an area approximately equal to the surface of the electrode portion 4A of each bump 4.

【0008】従来技術による電子部品装置は上述のよう
な構成を有するもので、次に、チップ1を基板5に実装
する作業手順について述べる。
The electronic component device according to the prior art has the structure as described above. Next, a work procedure for mounting the chip 1 on the substrate 5 will be described.

【0009】まず、基板5上の各ランド6とその周辺に
フラックスを塗布し、チップ1の各バンプ4を基板5の
各ランド6に当接させるようにチップ1を基板5上に位
置決めする。そして、この状態のまま周囲から加熱し
て、各バンプ4の接続部4Bを溶融させ、各ランド6に
接合する。また、接合後には、フラックスや実装作業中
に付着したゴミ等を洗浄する。
First, flux is applied to each land 6 on the substrate 5 and its periphery, and the chip 1 is positioned on the substrate 5 so that each bump 4 of the chip 1 abuts each land 6 of the substrate 5. Then, in this state, the connection portion 4B of each bump 4 is melted by heating from the surroundings and bonded to each land 6. After joining, the flux and dust adhering during mounting work are cleaned.

【0010】以上のような作業手順をもって、チップ1
の各バンプ4は基板5の各ランド6に電気的に接続さ
れ、チップ1は基板5に実装される。
With the above-described work procedure, the chip 1
The bumps 4 are electrically connected to the lands 6 of the substrate 5, and the chip 1 is mounted on the substrate 5.

【0011】なお、上述した第1の従来技術は、各バン
プ4と各ランド6の接合に溶融接合を採用した場合を例
に挙げたが、各バンプ4と各ランド6の接合に固相拡散
接合を採用してもよく、この場合には各バンプ4の接続
部4Bに高融点の導電性材料が用いられる。そして、固
相拡散接合を行うときには、チップ1の各バンプ4を基
板5の各ランド6に当接させるように、ボンディングツ
ール(図示せず)を用いてチップ1を基板5上に加圧
し、この状態で外部から加熱し各バンプ4と各ランド6
を密着させるようにして固相拡散接合させることによ
り、チップ1と基板5を接続する。
The first prior art described above has exemplified the case where fusion bonding is adopted for bonding each bump 4 and each land 6, but solid phase diffusion is carried out for bonding each bump 4 and each land 6. Bonding may be adopted, and in this case, a conductive material having a high melting point is used for the connecting portion 4B of each bump 4. Then, when performing solid phase diffusion bonding, the chip 1 is pressed onto the substrate 5 using a bonding tool (not shown) so that each bump 4 of the chip 1 is brought into contact with each land 6 of the substrate 5, In this state, each bump 4 and each land 6 is heated from the outside.
The chips 1 and the substrate 5 are connected to each other by solid-phase diffusion bonding so as to be in close contact with each other.

【0012】次に、第2の従来技術を図19および図2
0に示す。
Next, the second conventional technique will be described with reference to FIGS.
It shows in 0.

【0013】図中、11は集積回路部品としてのフラッ
トパッケージを示し、該フラットパッケージ11は樹脂
材料等により方形状に形成されたパッケージ本体12
と、該パッケージ本体12内に設けられた回路部13
と、前記パッケージ本体12から前,後,左,右に突出
して設けられた電極としてのリード端子14,14,…
とから構成されている。
In the figure, reference numeral 11 denotes a flat package as an integrated circuit component, and the flat package 11 is a package body 12 formed in a square shape from a resin material or the like.
And a circuit portion 13 provided in the package body 12
And lead terminals 14, 14 as electrodes provided so as to project from the package body 12 to the front, rear, left, and right.
It consists of and.

【0014】そして、前記各リード端子14はそれぞれ
隣合ったリード端子14と微小な間隔をもって多数列設
され、その途中部分は後述の基板15に向けて屈曲し、
先端部はパッケージ本体12に対して外向きに屈曲し、
各ランド16への当接部14Aとなっている。また、該
各リード端子14の基端側はパッケージ本体12の内部
で回路部13の各入出力端子(図示せず)と電気的に接
続されている。
The lead terminals 14 are arranged in a large number of rows with the lead terminals 14 adjacent to each other with a minute gap, and an intermediate portion thereof is bent toward a substrate 15 described later,
The tip portion is bent outward with respect to the package body 12,
It is an abutting portion 14A for each land 16. The base end side of each lead terminal 14 is electrically connected to each input / output terminal (not shown) of the circuit section 13 inside the package body 12.

【0015】15はセラミック材料,ガラス材料,樹脂
材料等の絶縁性材料により形成された基板を示し、該基
板15の表面には銅等の導電性材料により配線部(図示
せず)が設けられ、該配線部には前記各リード端子14
の当接部14Aに対応する部位にランド16,16,…
が形成されている。
Reference numeral 15 denotes a substrate formed of an insulating material such as a ceramic material, a glass material or a resin material, and a wiring portion (not shown) is provided on the surface of the substrate 15 with a conductive material such as copper. , The lead terminals 14 in the wiring portion
The land 16, 16, ...
Are formed.

【0016】第2の従来技術は上述のような構成を有す
るもので、次にフラットパッケージ11の基板15への
実装作業について述べる。
The second prior art has the above-mentioned structure. Next, the mounting operation of the flat package 11 on the substrate 15 will be described.

【0017】まず、基板15の各ランド16にソルダペ
ーストを塗布し、各リード端子14の当接部14Aがそ
れぞれに対応する各ランド16に当接させるようにフラ
ットパッケージ11と基板15とを位置決めする。そし
て、その状態のまま周囲から加熱してソルダペーストを
溶融させ、各リード端子14と各ランド16とを接合さ
せる。
First, the solder paste is applied to each land 16 of the substrate 15, and the flat package 11 and the substrate 15 are positioned so that the contact portion 14A of each lead terminal 14 contacts each corresponding land 16. To do. Then, in that state, the solder paste is melted by heating from the surroundings to bond the lead terminals 14 and the lands 16 to each other.

【0018】[0018]

【発明が解決しようとする課題】ところで、第1の従来
技術において、チップ1の基板5への実装作業はフリッ
プチップボンダ等の部品実装装置を用いて行われる。し
かし、チップ1の各バンプ4間の間隔は150μmと微
小なため、チップ1を基板5へ正確に位置決めして実装
するのが難しく、チップ1と基板5とが位置ずれして実
装されることによる実装不良が発生する。
In the first prior art, the mounting work of the chip 1 on the substrate 5 is performed by using a component mounting device such as a flip chip bonder. However, since the interval between the bumps 4 of the chip 1 is as small as 150 μm, it is difficult to accurately position and mount the chip 1 on the substrate 5, and the chip 1 and the substrate 5 are misaligned and mounted. Causes mounting failure.

【0019】即ち、溶融接合を用いてチップ1を基板5
に実装する場合には、チップ1を基板5に接合する前の
工程で、チップ1が基板5に対して僅かでも位置ずれし
ていると、図22に示すようにバンプ4が対応する所定
のランド6と隣のランド6とに接合され、図21に示す
ような正規の接合状態で接合されるのが難しいという問
題がある。
That is, the chip 1 is mounted on the substrate 5 by fusion bonding.
If the chip 1 is slightly displaced from the substrate 5 in the process before the chip 1 is bonded to the substrate 5, the bump 4 corresponds to the predetermined bump 4 as shown in FIG. There is a problem that it is difficult to bond the land 6 and the adjacent land 6 to each other in a normal bonding state as shown in FIG.

【0020】また、固相拡散接合の場合でも、チップ1
の基板5への実装作業時にチップ1の基板5に対する位
置が僅かでもずれると、図23に示すようにバンプ4の
先端部がランド6とその隣のランド6との間に位置して
しまい、接合不良が発生するという問題がある。
Even in the case of solid phase diffusion bonding, the chip 1
If the position of the chip 1 with respect to the substrate 5 deviates even slightly during the mounting work on the substrate 5, the tip portion of the bump 4 is located between the land 6 and the land 6 adjacent to the bump 6, as shown in FIG. There is a problem that defective bonding occurs.

【0021】さらに、第2の従来技術においても、各リ
ード端子14がそれぞれに対応する各ランド16に正確
に接合されないといった不良が発生し、電子部品装置の
生産時に歩留りが悪くなり、生産性を向上できないとい
う問題がある。
Further, also in the second conventional technique, a defect occurs in which the lead terminals 14 are not accurately joined to the corresponding lands 16 respectively, and the yield is deteriorated during the production of the electronic component device, and the productivity is improved. There is a problem that it cannot be improved.

【0022】一方、前記チップ1またはフラットパッケ
ージ11と基板5または基板15との位置ずれを防止す
るために、高精度の部品実装装置(例えば、実装誤差が
±50μm以下)を用いて、チップ1またはフラットパ
ッケージ11を基板5または基板15に実装するように
すれば、実装不良の発生を減少させることができる。し
かし、この場合には高精度の部品実装装置を用いるため
に高価となり、電子部品装置の生産コストが高くなって
しまうという問題がある。
On the other hand, in order to prevent the positional displacement between the chip 1 or the flat package 11 and the substrate 5 or the substrate 15, a highly accurate component mounting device (for example, a mounting error of ± 50 μm or less) is used. Alternatively, if the flat package 11 is mounted on the substrate 5 or the substrate 15, the occurrence of mounting defects can be reduced. However, in this case, since a high-precision component mounting apparatus is used, the cost is high and the production cost of the electronic component apparatus is high.

【0023】本発明は、上述した従来技術の問題に鑑み
なされたもので、本発明はチップやフラットパッケージ
等の集積回路部品を基板に実装するときに、集積回路部
品を基板上で自動的に位置決めすることができ、実装作
業を大幅に簡略化するようにした電子部品装置を提供す
ることを目的としている。
The present invention has been made in view of the above-mentioned problems of the prior art. The present invention automatically mounts integrated circuit components on a substrate when the integrated circuit components such as chips and flat packages are mounted on the substrate. It is an object of the present invention to provide an electronic component device which can be positioned and which greatly simplifies mounting work.

【0024】[0024]

【課題を解決するための手段】上述した課題を解決する
ために請求項1の発明は、多数の電極が設けられた集積
回路部品と、該集積回路部品を実装すべく、該集積回路
部品の各電極に対応して多数のランドを有する配線部が
形成された絶縁性の基板とからなる電子部品装置におい
て、前記集積回路部品の各電極のうち、互いに離間した
少なくとも3個以上の電極を、他の各電極よりも前記基
板側に向けて大きく突出する位置決め電極として形成
し、該各位置決め電極を加熱時に溶融する導電性材料に
よって形成したことを特徴としてなる構成を採用してい
る。
In order to solve the above-mentioned problems, the invention of claim 1 is directed to an integrated circuit component provided with a large number of electrodes and an integrated circuit component for mounting the integrated circuit component. In an electronic component device including an insulating substrate on which a wiring portion having a large number of lands corresponding to each electrode is formed, at least three or more electrodes separated from each other among the respective electrodes of the integrated circuit component, It employs a configuration characterized in that it is formed as a positioning electrode that projects more toward the substrate side than the other electrodes, and that each positioning electrode is made of a conductive material that melts when heated.

【0025】また、請求項2の発明は、多数の電極が設
けられた集積回路部品と、該集積回路部品を実装すべ
く、該集積回路部品の各電極に対応して多数のランドを
有する配線部が形成された絶縁性の基板とからなる電子
部品装置において、前記基板の各ランドのうち、互いに
離間した少なくとも3個以上のランドには前記集積回路
部品側に向けて大きく突出し、加熱時に溶融する導電性
材料からなる接続部を設けたことを特徴としてなる構成
を採用している。
According to the second aspect of the present invention, an integrated circuit component provided with a large number of electrodes and a wiring having a large number of lands corresponding to each electrode of the integrated circuit component for mounting the integrated circuit component. In an electronic component device including an insulative substrate on which parts are formed, at least three or more lands separated from each other among the lands of the substrate largely protrude toward the integrated circuit component side, and melt when heated. The structure adopts a feature that a connection portion made of a conductive material is provided.

【0026】[0026]

【作用】上記構成により、請求項1の発明では、集積回
路部品の基板上への実装作業時に、集積回路部品の各位
置決め用電極をこれに対応する基板の各ランドに当接さ
せ、その状態で該各位置決め用電極を加熱して溶融させ
れば、溶融状態にある該各位置決め用電極は材料の表面
張力によって対応するランドの位置に自動的に最接近
し、集積回路部品の基板に対する位置ずれを自動的に修
正できる。
With the above structure, according to the invention of claim 1, at the time of mounting work of the integrated circuit component on the substrate, each positioning electrode of the integrated circuit component is brought into contact with each land of the corresponding substrate, and this state is maintained. When each of the positioning electrodes is heated and melted by, the molten positioning electrodes are automatically closest to the position of the corresponding land due to the surface tension of the material, and the position of the integrated circuit component with respect to the substrate is increased. The gap can be corrected automatically.

【0027】また、請求項2の発明では、集積回路部品
の基板上への実装作業時に、集積回路部品の各電極を基
板の各接続部に当接させ、その状態で該各接続部を溶融
させれば、溶融状態にある該各接続部は材料の表面張力
によって対応するランドの位置に自動的に最接近し、集
積回路部品の基板に対する位置ずれを自動的に修正でき
る。
According to the second aspect of the invention, at the time of mounting the integrated circuit component on the substrate, each electrode of the integrated circuit component is brought into contact with each connecting portion of the substrate, and each connecting portion is melted in that state. By doing so, the respective connection portions in the molten state are automatically closest to the corresponding land positions due to the surface tension of the material, and the positional deviation of the integrated circuit component with respect to the substrate can be automatically corrected.

【0028】[0028]

【実施例】以下、本発明の実施例を図1ないし図16に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0029】図1ないし図6は本発明の第1の実施例を
示し、本実施例では集積回路部品としてチップを用いた
場合を例に挙げて述べる。また、各電極と基板の各ラン
ドとの接合方法には溶融接合を用いた場合を例に挙げて
述べる。
1 to 6 show a first embodiment of the present invention. In this embodiment, a case where a chip is used as an integrated circuit component will be described as an example. Further, as a method of joining each electrode and each land of the substrate, fusion bonding is used as an example.

【0030】図中、21は集積回路部品としてのチップ
を示し、該チップ21は後述するチップ本体22,回路
部23,各信号用バンプ24および各位置決め用バンプ
25から構成されている。そして、該チップ21は基板
26上に実装される。
In the figure, reference numeral 21 denotes a chip as an integrated circuit component, and the chip 21 is composed of a chip body 22, a circuit portion 23, signal bumps 24 and positioning bumps 25 which will be described later. Then, the chip 21 is mounted on the substrate 26.

【0031】22はチップ本体を示し、該チップ本体2
2はセラミック,樹脂等の絶縁性材料により方形状に形
成され、回路部23を内蔵している。そして、該チップ
本体22の下側面の中央部位は回路部23を取付ける回
路取付部22Aとなり、回路部23は前記従来技術で述
べた回路部3とほぼ同様に半導体素子等(図示せず)か
ら構成されている。
Reference numeral 22 denotes a chip body, and the chip body 2
Reference numeral 2 is formed in a rectangular shape with an insulating material such as ceramic or resin, and has a circuit portion 23 built therein. The central portion of the lower side surface of the chip body 22 serves as a circuit mounting portion 22A to which the circuit portion 23 is attached. It is configured.

【0032】24,24,…はチップ本体22の下側面
に設けられた電極としての信号用バンプを示し、該各信
号用バンプ24は前記従来技術で述べた各バンプ4とほ
ぼ同様に、電極部24Aと、接続部24Bとから構成さ
れ、チップ本体22の回路取付部22Aを外側から取囲
むように多数列設されている。また、前記電極部24A
は前記回路部23と電気的に接続され、各信号用バンプ
24は回路部23の入出力端子となっている。
Reference numerals 24, 24, ... Show signal bumps as electrodes provided on the lower surface of the chip body 22. The signal bumps 24 are similar to the bumps 4 described in the prior art. It is composed of a portion 24A and a connecting portion 24B, and is arranged in multiple rows so as to surround the circuit mounting portion 22A of the chip body 22 from the outside. Also, the electrode portion 24A
Are electrically connected to the circuit portion 23, and each signal bump 24 serves as an input / output terminal of the circuit portion 23.

【0033】25,25,…は各信号用バンプ24の外
側に位置し、チップ本体22の下側面の4隅に離間して
設けられた4個の位置決め電極としての位置決め用バン
プを示し、該各位置決め用バンプ25は前記各信号用バ
ンプ24とほぼ同様に電極部25Aと接続部25Bとか
ら構成されているものの、該各位置決め用バンプ25は
接続部25Bが前記各信号用バンプ24の接続部24B
よりも基板26に向けて大きく突出して形成されてい
る。そして、該位置決め用バンプ25の電極部25Aは
前記回路部23に電気的に接続され、回路部23の入出
力端子としての機能を兼ねている。
Denoted by 25, 25, ... are positioning bumps as four positioning electrodes, which are located outside each signal bump 24 and are provided at four corners of the lower surface of the chip body 22 at a distance from each other. Although each positioning bump 25 is composed of an electrode portion 25A and a connection portion 25B in the same manner as each signal bump 24, each positioning bump 25 has a connection portion 25B connected to each signal bump 24. Part 24B
It is formed so as to largely project toward the substrate 26. The electrode portion 25A of the positioning bump 25 is electrically connected to the circuit portion 23 and also functions as an input / output terminal of the circuit portion 23.

【0034】26は基板を示し、該基板26は第1の従
来技術の基板5とほぼ同様に絶縁性材料により形成され
ている。そして、該基板26上には導電性材料により形
成された配線部(図示せず)が設けられている。
Reference numeral 26 denotes a substrate, which is made of an insulating material in substantially the same manner as the first prior art substrate 5. A wiring portion (not shown) made of a conductive material is provided on the substrate 26.

【0035】27,27,…は前記配線部の途中に設け
られたランドを示し、該各ランド27は各信号用バンプ
24および各位置決め用バンプ25に対応した位置にそ
れぞれ設けられ、各信号用バンプ24および各位置決め
用バンプ25の電極部24A,24Aの表面とほぼ同等
な面積をもって形成されている。
Denoted by 27, 27, ... are lands provided in the middle of the wiring portion. The lands 27 are provided at positions corresponding to the signal bumps 24 and the positioning bumps 25, respectively. The bumps 24 and the positioning bumps 25 are formed to have substantially the same area as the surfaces of the electrode portions 24A, 24A.

【0036】本実施例による電子部品装置は上述のよう
な構成を有するもので、次に図3ないし図5に基づい
て、チップ21の基板26への実装作業手順について説
明する。
The electronic component device according to this embodiment has the above-mentioned structure. Next, the procedure for mounting the chip 21 on the substrate 26 will be described with reference to FIGS.

【0037】まず、図3に示すように、基板26の各ラ
ンド27とその周辺にフラックス28を塗布し、その
後、各位置決め用バンプ25の接続部25Bをこれに対
応する各ランド27に当接させるように、チップ21を
基板26上に載せる。このとき、各位置決め用バンプ2
5とこれらに対応する各ランド27との位置決めは、各
位置決め用バンプ25の接続部25Bの突出端側を対応
する各ランド27の一部に当接させる程度でよく、必ず
しも各接続部25Bの突出端側を対応する各ランド27
の中央部に正確に当接させなくてもよい(図3では、各
位置決め用バンプ25が相対応する各ランド27に対し
て、僅かに位置ずれしている状態を意図的に表してい
る)。
First, as shown in FIG. 3, flux 28 is applied to each land 27 of the substrate 26 and its periphery, and then the connecting portion 25B of each positioning bump 25 is brought into contact with each corresponding land 27. The chip 21 is placed on the substrate 26 so as to be. At this time, each positioning bump 2
5 and the respective lands 27 corresponding thereto may be positioned by contacting the protruding end side of the connection portion 25B of each positioning bump 25 with a part of the corresponding land 27, and not necessarily the connection portion 25B. Each land 27 corresponding to the protruding end side
Does not have to be accurately brought into contact with the central portion of each (in FIG. 3, the state where each positioning bump 25 is slightly displaced from each corresponding land 27 is intentionally shown). .

【0038】次に、前記チップ21および基板26を周
囲から、各位置決め用バンプ25の接続部25Bが溶融
する温度まで加熱する。そして、各位置決め用バンプ2
5の接続部25Bが溶融すると、該各位置決め用バンプ
25の接続部25Bは液体状となって表面張力が発生
し、各位置決め用バンプ25の電極部25Aが対応する
ランド27に正対するように、チップ21を所定の正し
い位置に向けて移動させる。このとき、図4に示すよう
にチップ21は基板26に対して自動的に位置調整され
正確に位置決めされる。
Next, the chip 21 and the substrate 26 are heated from the surroundings to a temperature at which the connecting portion 25B of each positioning bump 25 melts. Then, each positioning bump 2
When the connection portion 25B of No. 5 is melted, the connection portion 25B of each positioning bump 25 becomes liquid and surface tension is generated, so that the electrode portion 25A of each positioning bump 25 faces the corresponding land 27. , The chip 21 is moved toward a predetermined correct position. At this time, as shown in FIG. 4, the chip 21 is automatically positioned and accurately positioned with respect to the substrate 26.

【0039】その後、チップ21および基板26を外部
からさらに加熱し、各信号用バンプ24の接続部24B
を溶融させるようにして、チップ21を基板26に向け
押圧すれば、図5に示すように各信号用バンプ24の接
続部24Bと対応する各ランド27とが溶融接合され
る。また、その後にフラックス28や実装作業中に付着
したゴミ等を洗浄する。
After that, the chip 21 and the substrate 26 are further heated from the outside, and the connection portions 24B of the signal bumps 24 are formed.
When the chip 21 is pressed against the substrate 26 so as to be melted, the connection portions 24B of the signal bumps 24 and the corresponding lands 27 are melt-bonded as shown in FIG. After that, the flux 28 and dusts attached during the mounting work are cleaned.

【0040】かくして、本実施例によれば、チップ21
の下側面に、各信号用バンプ24よりも基板26に向け
て大きく突出する各位置決め用バンプ25を形成し、基
板26上にチップ21を実装するときに、外部から加熱
して溶融した該各位置決め用バンプ25の接続部25B
をその表面張力を利用して位置調整しチップ21を基板
26に対して自動的に位置決めさせるようにしたから、
チップ21を基板26に対して正確に位置決めして実装
でき、実装作業時に高精度の部品実装装置を用いる必要
がなくなりコストダウンを図ることができる。
Thus, according to this embodiment, the chip 21
Positioning bumps 25 are formed on the lower surface of the lower surface so as to project more toward the substrate 26 than the signal bumps 24, and when the chip 21 is mounted on the substrate 26, the chips are heated and melted from the outside. Connection part 25B of the positioning bump 25
Since the position of the chip 21 is adjusted by utilizing its surface tension and the chip 21 is automatically positioned with respect to the substrate 26,
The chip 21 can be accurately positioned and mounted on the substrate 26, and it is not necessary to use a high-precision component mounting device during mounting work, and the cost can be reduced.

【0041】従って本実施例では、当該電子部品装置の
生産時において、チップ21の実装不良を大幅に低減で
き、歩留りを向上させ、生産性を確実に高めることがで
きる。
Therefore, in the present embodiment, when the electronic component device is manufactured, mounting defects of the chips 21 can be greatly reduced, the yield can be improved, and the productivity can be surely enhanced.

【0042】なお、前記第1の実施例では、各位置決め
用バンプ25をチップ21の下側面のうち、各隅側に4
個設ける構成としたが、本発明はこれに限らず、各位置
決め用バンプを3個以上設ければよく、例えば図6に示
す変形例のようにチップ21の下側面に3個の位置決め
用バンプ25′,25′,25′を設ける構成にしても
よい。
In the first embodiment, the positioning bumps 25 are provided on the lower side of the chip 21 at four corners.
However, the present invention is not limited to this, and three or more positioning bumps may be provided. For example, three positioning bumps are provided on the lower surface of the chip 21 as in the modification shown in FIG. You may make it the structure which provides 25 ', 25', 25 '.

【0043】また、前記第1の実施例では、各信号用バ
ンプ24と各ランド27の接合方法に溶融接合を用いて
説明したが、本発明はこれに限らず、各信号用バンプ2
4と各ランド27の接合方法に固相拡散接合を用いても
よい。そして、この場合には各信号用バンプ24のう
ち、各信号用バンプ24の接続部24Bに高融点の導電
性材料を用いればよく、この場合でもチップ21の基板
26への実装作業は、各信号用バンプ24を対応する各
ランド27に固相拡散接合する点を除いては、第1の実
施例の実装作業と格別な差異はない。
In the first embodiment, the method of joining the signal bumps 24 and the lands 27 is explained by fusion joining, but the present invention is not limited to this.
Alternatively, solid-phase diffusion bonding may be used as the method of bonding the land 4 and each land 27. In this case, of the signal bumps 24, a conductive material having a high melting point may be used for the connection portions 24B of the signal bumps 24. Even in this case, the mounting work of the chip 21 on the substrate 26 is There is no particular difference from the mounting work of the first embodiment except that the signal bumps 24 are solid-phase diffusion bonded to the corresponding lands 27.

【0044】次に、図7ないし図11は本発明の第2の
実施例を示し、本実施例では、集積回路部品としてフラ
ットパッケージを用いた場合を例に挙げて説明する。
Next, FIGS. 7 to 11 show a second embodiment of the present invention. In this embodiment, a case where a flat package is used as an integrated circuit component will be described as an example.

【0045】図中、41は集積回路部品としてのフラッ
トパッケージを示し、該フラットパッケージ41は前記
第2の従来技術で述べたフラットパッケージ11とほぼ
同様に、パッケージ本体42,回路部43および電極と
してのリード端子44,44,…とから構成され、該各
リード端子44には後述する基板46の各信号用ランド
47に当接する当接部44Aが形成されている。
In the figure, reference numeral 41 denotes a flat package as an integrated circuit component. The flat package 41 is used as a package main body 42, a circuit portion 43 and an electrode as in the flat package 11 described in the second prior art. Of the lead terminals 44, 44, ..., Each of the lead terminals 44 is formed with an abutting portion 44A that abuts on each of the signal lands 47 of the substrate 46 described later.

【0046】45,45,…は前記パッケージ本体42
の下側面に複数設けられた位置決め用電極としての位置
決め用バンプを示し、該各位置決め用バンプ45は前記
第1の実施例で述べた各位置決め用バンプ25とほぼ同
様に、電極部45Aと、接続部45Bとから構成されて
いる。そして、前記電極部45Aは前記回路部43と電
気的に接続され、回路部43の入出力端子としての機能
を兼ねている。
45 is a package main body 42.
A plurality of positioning bumps serving as positioning electrodes are provided on the lower side surface of each of the positioning bumps 45, and each positioning bump 45 has an electrode portion 45A, similar to each positioning bump 25 described in the first embodiment. It is composed of a connecting portion 45B. The electrode portion 45A is electrically connected to the circuit portion 43 and also functions as an input / output terminal of the circuit portion 43.

【0047】46は絶縁性材料により薄板状に形成され
た基板を示し、該基板46の表面には銅等の導電性材料
により配線部(図示せず)が設けられている。そして、
該配線部の途中には前記各リード端子44の当接部44
Aと対応する位置に信号用ランド47,47,…と、前
記各位置決め用バンプ45と対応する位置に位置決め用
ランド48,48…とが設けられている。
Reference numeral 46 denotes a substrate formed of an insulating material in a thin plate shape, and a wiring portion (not shown) made of a conductive material such as copper is provided on the surface of the substrate 46. And
The contact portion 44 of each lead terminal 44 is provided in the middle of the wiring portion.
The signal lands 47, 47, ... Are provided at positions corresponding to A, and the positioning lands 48, 48 ... Are provided at positions corresponding to the respective positioning bumps 45.

【0048】本実施例による電子部品装置は上述のよう
な構成を有するもので、次に図9ないし図11に基づい
て、フラットパッケージ41の基板46への実装作業に
ついて説明する。
The electronic component device according to this embodiment has the above-mentioned structure. Next, the mounting operation of the flat package 41 on the substrate 46 will be described with reference to FIGS.

【0049】まず、図9に示すように基板46の各信号
用ランド47にソルダペースト49を配設し、各位置決
め用ランド47にフラックス50を塗布する。そして、
各位置決め用バンプ45の接続部45Bがそれぞれ対応
する各位置決め用ランド48に当接するようにフラット
パッケージ41を基板46に対して位置決めする。
First, as shown in FIG. 9, solder paste 49 is arranged on each signal land 47 of the substrate 46, and flux 50 is applied to each positioning land 47. And
The flat package 41 is positioned with respect to the substrate 46 so that the connecting portions 45B of the positioning bumps 45 contact the corresponding positioning lands 48, respectively.

【0050】次に、図10に示すようにフラットパッケ
ージ41および基板46を周囲から加熱し、各位置決め
用バンプ45を溶融させる。そして、液体状となった該
各位置決め用バンプ45の表面張力により、フラットパ
ッケージ41の基板46に対する位置ずれを修正させ
る。
Next, as shown in FIG. 10, the flat package 41 and the substrate 46 are heated from the surroundings to melt the positioning bumps 45. Then, the displacement of the flat package 41 with respect to the substrate 46 is corrected by the surface tension of each of the positioning bumps 45 which have become liquid.

【0051】さらに、各信号用ランド47にフラックス
50を加え、各信号用ランド47上のソルダペースト4
9を溶融させ、各リード端子44と各信号用ランド47
とを図11に示すように溶融接合する。
Further, the flux 50 is added to each signal land 47, and the solder paste 4 on each signal land 47 is added.
9 is melted and each lead terminal 44 and each signal land 47 is melted.
And are melt-bonded as shown in FIG.

【0052】かくして、本実施例によれば、フラットパ
ッケージ41の下側面に各位置決め用バンプ45を設
け、フラットパッケージ41の基板46への実装作業時
において、各位置決め用バンプ45を予め溶融させ、そ
の表面張力を利用して、フラットパッケージ41を基板
46に対して自動的に位置調整させるようにしたから、
高精度の部品実装装置を用いることなく、フラットパッ
ケージ41を基板46上に正確に位置決めして実装する
ことができ、前記第1の実施例と同様な作用効果を得る
ことができる。
Thus, according to the present embodiment, each positioning bump 45 is provided on the lower surface of the flat package 41, and each mounting bump 45 is melted in advance when mounting the flat package 41 on the substrate 46. By using the surface tension, the flat package 41 is automatically adjusted in position with respect to the substrate 46.
The flat package 41 can be accurately positioned and mounted on the substrate 46 without using a high-accuracy component mounting apparatus, and the same effects as those of the first embodiment can be obtained.

【0053】次に、図12ないし図16に本発明の第3
の実施例を示し、本実施例では前述した第2の実施例と
同一の構成要素に同一の符号を付し、その説明を省略す
るものとする。
Next, FIGS. 12 to 16 show the third embodiment of the present invention.
In this embodiment, the same components as those in the second embodiment described above are designated by the same reference numerals, and the description thereof will be omitted.

【0054】図中、61,61,…はフラットパッケー
ジ41の下側面に複数設けられた位置決め用の電極部を
示し、該各電極部61は、導電性材料により薄肉な円形
平板状に形成されている。そして、前記各電極部61は
回路部43と電気的に接続され、回路部43の入出力端
子としての機能を兼ねている。
In the figure, reference numerals 61, 61, ... Show a plurality of positioning electrode portions provided on the lower surface of the flat package 41, and each electrode portion 61 is formed of a conductive material in a thin circular flat plate shape. ing. Each of the electrode portions 61 is electrically connected to the circuit portion 43 and also functions as an input / output terminal of the circuit portion 43.

【0055】62,62は基板46上の各位置決め用ラ
ンド48上に設けられた接続部を示し、該各接続部62
はハンダ等の低温で溶融する導電性材料により形成さ
れ、フラットパッケージ41側に向けて突出している。
Reference numerals 62 and 62 denote connection portions provided on the respective positioning lands 48 on the substrate 46, and the respective connection portions 62.
Is formed of a conductive material such as solder that melts at a low temperature, and protrudes toward the flat package 41 side.

【0056】本実施例による電子部品装置は上述のよう
な構成を有するもので、次に各接続部62を有する基板
46へのフラットパッケージ41の実装作業手順を図1
4ないし図16に基づき説明する。
The electronic component device according to the present embodiment has the above-described structure. Next, the procedure for mounting the flat package 41 on the substrate 46 having the connecting portions 62 will be described with reference to FIG.
It will be described with reference to FIGS.

【0057】まず、図14に示す如く、各電極部61を
基板46の各接続部62に当接させるようにフラットパ
ッケージ41と基板46とを位置決めする。
First, as shown in FIG. 14, the flat package 41 and the substrate 46 are positioned so that the electrode portions 61 are brought into contact with the connecting portions 62 of the substrate 46.

【0058】次に、図15に示すようにフラットパッケ
ージ41および基板46を外部から加熱し、基板46の
位置決め用ランド48上に設けた接続部62を溶融させ
る。このとき、溶融した各接続部62はその表面張力に
より、フラットパッケージ41の各電極部61を接近さ
せるようにフラットパッケージ41を基板46上で位置
調整させ、両者の位置ずれが自動的に修正される。
Next, as shown in FIG. 15, the flat package 41 and the substrate 46 are externally heated to melt the connecting portion 62 provided on the positioning land 48 of the substrate 46. At this time, the melted connecting portions 62 adjust the position of the flat package 41 on the substrate 46 by the surface tension so that the electrode portions 61 of the flat package 41 come close to each other, and the positional deviation between the two is automatically corrected. It

【0059】さらに、各信号用ランド47にソルダペー
スト63を加熱溶融状態で加え塗着させ、各リード端子
44と各信号用ランド47とを図16に示すように接合
する。
Further, the solder paste 63 is applied to each of the signal lands 47 in a heated and melted state, and each lead terminal 44 and each of the signal lands 47 are joined together as shown in FIG.

【0060】かくして、本実施例においても、基板46
の各位置決め用ランド48上にハンダ等からなる各接続
部62を設け、該各接続部62が溶融したときの表面張
力により、フラットパッケージ41を基板46に正確に
位置決めして実装でき、前記第2の実施例とほぼ同様な
作用効果を得ることができる。
Thus, also in this embodiment, the substrate 46
The respective connecting portions 62 made of solder or the like are provided on the respective positioning lands 48, and the flat package 41 can be accurately positioned and mounted on the substrate 46 by the surface tension when the respective connecting portions 62 are melted. It is possible to obtain substantially the same operational effect as the second embodiment.

【0061】なお、前記各実施例では、各位置決め用バ
ンプ25(45)または電極部61を回路部23(4
3)と電気的に接続し、回路部23(43)の入出力端
子としての機能をさせるものとして述べたが、本発明は
これに限らず、各位置決め用バンプ25(45)または
各電極部61を回路部23(43)と電気的に接続せ
ず、単に位置決め用にのみ用いるようにしてもよい。
In each of the above embodiments, each positioning bump 25 (45) or electrode portion 61 is connected to the circuit portion 23 (4).
3) is electrically connected to function as an input / output terminal of the circuit portion 23 (43), but the present invention is not limited to this, and each positioning bump 25 (45) or each electrode portion. 61 may not be electrically connected to the circuit section 23 (43) but may be used only for positioning.

【0062】[0062]

【発明の効果】以上詳述した通り請求項1の発明によれ
ば、集積回路部品に設けた多数の電極のうち、互いに離
間した少なくとも3個以上の電極を、他の各電極よりも
基板側に向けて大きく突出する位置決め電極として形成
し、該各位置決め電極を加熱時に溶融する導電性材料に
よって形成したから、前記集積回路部品を基板上に実装
するときに、加熱されて溶融した各位置決め電極の表面
張力により、前記集積回路部品を基板上に正確に位置決
めでき、実装時の作業性を大幅に向上させることができ
る。
As described above in detail, according to the first aspect of the invention, among the many electrodes provided in the integrated circuit component, at least three or more electrodes separated from each other are provided on the substrate side more than the other electrodes. Since each of the positioning electrodes is formed of a conductive material that melts when heated, each positioning electrode that is heated and melted is mounted when the integrated circuit component is mounted on a substrate. Due to the surface tension of, the integrated circuit component can be accurately positioned on the substrate, and the workability at the time of mounting can be greatly improved.

【0063】また、請求項2の発明では、基板上に設け
た多数のランドのうち、互いに離間した少なくとも3個
以上のランドには集積回路部品側に向けて大きく突出
し、加熱時に溶融する導電性材料からなる接続部を設け
たから、前記集積回路部品を基板上に実装するときに、
加熱されて溶融した各接続部の表面張力により、前記集
積回路部品を基板上に正確に位置決めでき、実装時の作
業性を確実に向上させることができる。
According to the second aspect of the present invention, among a large number of lands provided on the substrate, at least three or more lands spaced apart from each other greatly protrude toward the integrated circuit component side, and are electrically conductive to melt when heated. Since the connecting portion made of the material is provided, when mounting the integrated circuit component on the substrate,
Due to the surface tension of each connection portion that is heated and melted, the integrated circuit component can be accurately positioned on the substrate, and the workability during mounting can be reliably improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるチップを基板上に
実装する前の状態を示す縦断面図である。
FIG. 1 is a vertical cross-sectional view showing a state before a chip according to a first embodiment of the present invention is mounted on a substrate.

【図2】図1に示すチップの斜視図である。FIG. 2 is a perspective view of the chip shown in FIG.

【図3】チップを基板上に位置決めする前の状態を示す
縦断面図である。
FIG. 3 is a vertical cross-sectional view showing a state before positioning a chip on a substrate.

【図4】チップを基板に対して位置決めした状態を示す
縦断面図である。
FIG. 4 is a vertical cross-sectional view showing a state in which a chip is positioned with respect to a substrate.

【図5】基板へのチップの実装が完了した状態を示す縦
断面図である。
FIG. 5 is a vertical cross-sectional view showing a state where mounting of a chip on a substrate is completed.

【図6】3個の位置決め用バンプが形成されたチップの
変形例を示す斜視図である。
FIG. 6 is a perspective view showing a modified example of a chip on which three positioning bumps are formed.

【図7】第2の実施例によるフラットパッケージを基板
に実装する前の状態を示す縦断面図である。
FIG. 7 is a vertical cross-sectional view showing a state before the flat package according to the second embodiment is mounted on a substrate.

【図8】図7に示すフラットパッケージの斜視図であ
る。
FIG. 8 is a perspective view of the flat package shown in FIG.

【図9】フラットパッケージを基板上に位置決めする前
の状態を示す縦断面図である。
FIG. 9 is a vertical cross-sectional view showing a state before positioning the flat package on the substrate.

【図10】フラットパッケージを基板に対して位置決め
した状態を示す縦断面図である。
FIG. 10 is a vertical cross-sectional view showing a state in which the flat package is positioned with respect to the substrate.

【図11】基板へのフラットパッケージの実装が完了し
た状態を示す縦断面図である。
FIG. 11 is a vertical cross-sectional view showing a state where mounting of a flat package on a substrate is completed.

【図12】第3の実施例によるフラットパッケージを基
板に実装する前の状態を示す縦断面図である。
FIG. 12 is a vertical cross-sectional view showing a state before the flat package according to the third embodiment is mounted on a substrate.

【図13】図12に示すフラットパッケージの斜視図で
ある。
13 is a perspective view of the flat package shown in FIG.

【図14】フラットパッケージを基板上に位置決めする
前の状態を示す縦断面図である。
FIG. 14 is a vertical cross-sectional view showing a state before positioning the flat package on the substrate.

【図15】フラットパッケージを基板に対して位置決め
した状態を示す縦断面図である。
FIG. 15 is a vertical cross-sectional view showing a state in which the flat package is positioned with respect to the substrate.

【図16】基板へのフラットパッケージの実装が完了し
た状態を示す縦断面図である。
FIG. 16 is a vertical cross-sectional view showing a state where mounting of a flat package on a substrate is completed.

【図17】第1の従来技術によるチップを基板に実装す
る前の状態を示す縦断面図である。
FIG. 17 is a vertical cross-sectional view showing a state before the chip according to the first conventional technique is mounted on the substrate.

【図18】図17に示すチップの斜視図である。FIG. 18 is a perspective view of the chip shown in FIG.

【図19】第2の従来技術によるフラットパッケージを
基板に実装する前の状態を示す縦断面図である。
FIG. 19 is a vertical cross-sectional view showing a state before a flat package according to a second conventional technique is mounted on a substrate.

【図20】図19に示すフラットパッケージの斜視図で
ある。
20 is a perspective view of the flat package shown in FIG. 19. FIG.

【図21】バンプをランドに溶融接合した状態を示す要
部拡大図である。
FIG. 21 is an enlarged view of an essential part showing a state in which a bump is melt-bonded to a land.

【図22】バンプをランドに溶融接合したときの不良状
態を示す要部拡大図である。
FIG. 22 is an enlarged view of an essential part showing a defective state when the bump is melt-bonded to the land.

【図23】バンプをランドに固相拡散接合したときの不
良状態を示す要部拡大図である。
FIG. 23 is an enlarged view of an essential part showing a defective state when the bump is solid-phase diffusion bonded to the land.

【符号の説明】[Explanation of symbols]

21 チップ(集積回路部品) 24 信号用バンプ(電極) 25 位置決め用バンプ(位置決め用電極) 25A,45A,61 電極部 25B,45B,62 接続部 26 基板 27 ランド 41 フラットパッケージ(集積回路部品) 44 リード端子(電極) 45 位置決め用バンプ(位置決め用電極) 46 基板 47 信号用ランド 48 位置決め用ランド Reference Signs List 21 chip (integrated circuit part) 24 signal bump (electrode) 25 positioning bump (positioning electrode) 25A, 45A, 61 electrode part 25B, 45B, 62 connection part 26 substrate 27 land 41 flat package (integrated circuit part) 44 Lead terminal (electrode) 45 Positioning bump (positioning electrode) 46 Substrate 47 Signal land 48 Positioning land

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多数の電極が設けられた集積回路部品
と、該集積回路部品を実装すべく、該集積回路部品の各
電極に対応して多数のランドを有する配線部が形成され
た絶縁性の基板とからなる電子部品装置において、前記
集積回路部品の各電極のうち、互いに離間した少なくと
も3個以上の電極を、他の各電極よりも前記基板側に向
けて大きく突出する位置決め電極として形成し、該各位
置決め電極を加熱時に溶融する導電性材料によって形成
したことを特徴とする電子部品装置。
1. An insulating property having an integrated circuit component provided with a large number of electrodes and a wiring portion having a large number of lands corresponding to each electrode of the integrated circuit component for mounting the integrated circuit component. In the electronic component device including the substrate, at least three electrodes separated from each other among the electrodes of the integrated circuit component are formed as positioning electrodes that protrude more largely toward the substrate than other electrodes. An electronic component device, wherein each of the positioning electrodes is formed of a conductive material that melts when heated.
【請求項2】 多数の電極が設けられた集積回路部品
と、該集積回路部品を実装すべく、該集積回路部品の各
電極に対応して多数のランドを有する配線部が形成され
た絶縁性の基板とからなる電子部品装置において、前記
基板の各ランドのうち、互いに離間した少なくとも3個
以上のランドには前記集積回路部品側に向けて大きく突
出し、加熱時に溶融する導電性材料からなる接続部を設
けたことを特徴とする電子部品装置。
2. An insulating property having an integrated circuit component provided with a large number of electrodes and a wiring portion having a large number of lands corresponding to each electrode of the integrated circuit component for mounting the integrated circuit component. In the electronic component device including the substrate, at least three or more lands separated from each other among the lands of the substrate are connected to each other by a conductive material that largely protrudes toward the integrated circuit component side and melts when heated. An electronic component device having a section.
JP16029693A 1993-06-04 1993-06-04 Electronic component equipment Pending JPH06349894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16029693A JPH06349894A (en) 1993-06-04 1993-06-04 Electronic component equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16029693A JPH06349894A (en) 1993-06-04 1993-06-04 Electronic component equipment

Publications (1)

Publication Number Publication Date
JPH06349894A true JPH06349894A (en) 1994-12-22

Family

ID=15711908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16029693A Pending JPH06349894A (en) 1993-06-04 1993-06-04 Electronic component equipment

Country Status (1)

Country Link
JP (1) JPH06349894A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192816A (en) * 2007-02-05 2008-08-21 Sanyo Electric Co Ltd Semiconductor chip and it positioning method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192816A (en) * 2007-02-05 2008-08-21 Sanyo Electric Co Ltd Semiconductor chip and it positioning method

Similar Documents

Publication Publication Date Title
JPH0563029A (en) Semiconductor device
JP2007516602A (en) Manufacturing structure and method of a capped tip containing a flowable conductive medium
JPH08213519A (en) Electronic element package
US20110162204A1 (en) Integrated device
JPH06112463A (en) Semiconductor device and mounting method thereof
JP2907168B2 (en) Semiconductor device and bonding structure of semiconductor device and substrate
JPH06349894A (en) Electronic component equipment
JP2699726B2 (en) Semiconductor device mounting method
JP3813767B2 (en) Resin wiring board and manufacturing method thereof
JPH09283564A (en) Semiconductor bonded structure
JPH04102339A (en) Semiconductor element and its mounting method
JPH1167829A (en) Method for mounting electronic component, and electronic component and wiring board used in the method
JPH0955400A (en) Electronic part and method for mounting electronic part
JPH05190553A (en) Mounting structure of semiconductor component and manufacture of its solder bump
JP2007288075A (en) Semiconductor device
JPH09232372A (en) Manufacture of semiconductor device
JPH0778847A (en) Packaging method for semiconductor chip
JP2669756B2 (en) Surface mount components and semi-finished products
JPH06151440A (en) Semiconductor device, its manufacture, and its packaging body
JP2000165024A (en) Wiring board, electronic component and their connecting method
JPH0758244A (en) Semiconductor package and manufacture thereof
JP2004048072A (en) Resin wiring board and its manufacture
JPH02280349A (en) Bump forming and connecting method
JPH05198936A (en) Connecting method for heat seal connector
JPH06232199A (en) Packaging structure for flip chip ic