JPH06347345A - Load detector - Google Patents

Load detector

Info

Publication number
JPH06347345A
JPH06347345A JP16028693A JP16028693A JPH06347345A JP H06347345 A JPH06347345 A JP H06347345A JP 16028693 A JP16028693 A JP 16028693A JP 16028693 A JP16028693 A JP 16028693A JP H06347345 A JPH06347345 A JP H06347345A
Authority
JP
Japan
Prior art keywords
strain
layer
conductive substrate
semiconductor
semiconductor strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16028693A
Other languages
Japanese (ja)
Inventor
Michito Utsunomiya
道人 宇都宮
Hiroyuki Konishi
浩之 小西
Kazufumi Naito
和文 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishida Co Ltd
Original Assignee
Ishida Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishida Co Ltd filed Critical Ishida Co Ltd
Priority to JP16028693A priority Critical patent/JPH06347345A/en
Publication of JPH06347345A publication Critical patent/JPH06347345A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Force In General (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

PURPOSE:To measure a load with high accuracy by a construction wherein a conductive base generating a compressive strain and a tensile strain on the same surface is provided in a strain generating body, semiconductor gages each having (n) and (p) layers are provided in strain generating parts respectively and a Wheatstone bridge is formed out of the gages and fixed resistors. CONSTITUTION:A strain generating body 1 constructs such a mechanism that a movable rigid body part 11 moves downward in parallel to a fixed rigid body part 10 when a load F is applied thereto. The opposite end parts 20 of a conductive base 2 are fixed to base fixing parts 14, respectively. The base 2 has a compressive strain part 22 and a tensile strain part 23 generating strains respectively in accordance with a change in the shape of the strain generating body 1 on the same surface and semiconductor strain gages 3 each prepared by laminating three layers of (n), (i) and (p) are formed on the surfaces of the two strain parts 22 and 23 respectively. The two gages 3 form a Wheatstone bridge with two fixed resistors 7 connected together at a point Ja. An electric signal corresponding to the load F is obtained from between points Jc and Jd and the load F can be measured therefrom. By this structure, temperature compensating properties of a load detector are improved remarkably.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、薄膜からなる半導体
歪ゲージを設けた荷重検出器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load detector provided with a semiconductor strain gauge made of a thin film.

【0002】[0002]

【従来の技術】半導体歪ゲージを用いた荷重検出器は、
金属箔からなる歪ゲージを用いたものよりも、歪感度が
優れているなどの利点を有する(たとえば、特開平1−
242901号公報参照)。
2. Description of the Related Art A load detector using a semiconductor strain gauge is
It has advantages such as better strain sensitivity than those using a strain gauge made of a metal foil (for example, Japanese Patent Laid-Open No.
242901).

【0003】[0003]

【発明が解決しようとする課題】しかし、半導体歪ゲー
ジは、周囲温度の変化に伴う出力の変動が大きいので、
出力が不安定になるという欠点がある。つまり、温度依
存性が高く、そのため、荷重検出器の精度が低くなる。
特に、p層とn層との間にi層を介挿した水素化アモル
ファスシリコンの薄膜からなる半導体歪ゲージは、歪感
度が著しく優れているが、温度依存性が著しく高く、そ
のため、未だ実用に供せられないという欠点がある。こ
の発明は上記従来の欠点に鑑みてなされたもので、周囲
温度が変動しても、精度の良い荷重検出器を提供するこ
とを目的とする。
However, since the semiconductor strain gauge has a large fluctuation in output due to a change in ambient temperature,
There is a drawback that the output becomes unstable. That is, the temperature dependence is high, and therefore the accuracy of the load detector is low.
In particular, a semiconductor strain gauge composed of a thin film of hydrogenated amorphous silicon having an i layer interposed between a p layer and an n layer has remarkably excellent strain sensitivity, but its temperature dependence is remarkably high. It has the drawback that it cannot be used for The present invention has been made in view of the above-mentioned conventional drawbacks, and an object of the present invention is to provide a load detector with high accuracy even if the ambient temperature changes.

【0004】[0004]

【課題を解決するための手段および作用】上記目的を達
成するために、各請求項の発明は、圧縮歪および引張歪
を同一の表面上に生じる導電性基板が起歪体に設けら
れ、p層およびn層を少なくとも積層した薄膜からなる
半導体歪ゲージが、上記導電性基板における圧縮歪およ
び引張歪を生じる部分に設けられている。上記2つの半
導体歪ゲージと、これらの半導体歪ゲージよりも抵抗温
度係数の小さい2つの固定抵抗とでホイストンブリッジ
回路を形成している。
In order to achieve the above-mentioned object, the invention of each claim is such that a conductive substrate that produces compressive strain and tensile strain on the same surface is provided in a strain generating body, and p A semiconductor strain gauge formed of a thin film in which at least a layer and an n layer are laminated is provided at a portion of the conductive substrate where compressive strain and tensile strain are generated. A Whiston bridge circuit is formed by the two semiconductor strain gauges and two fixed resistors having a resistance temperature coefficient smaller than those of the semiconductor strain gauges.

【0005】各請求項の発明によれば、一対の半導体歪
ゲージと、この半導体歪ゲージよりも抵抗温度係数の小
さい2つの固定抵抗とでホイストンブリッジ回路を形成
しているので、周囲温度が変動しても、2つの半導体歪
ゲージの温度変化が同じであり、かつ、抵抗温度係数が
同等であれば、温度変化による精度の低下を防止し得
る。
According to the inventions of the respective claims, since the Hoiston bridge circuit is formed by the pair of semiconductor strain gauges and the two fixed resistors having a resistance temperature coefficient smaller than that of the semiconductor strain gauges, the ambient temperature is reduced. Even if it fluctuates, if the two semiconductor strain gauges have the same temperature change and have the same temperature coefficient of resistance, it is possible to prevent a decrease in accuracy due to the temperature change.

【0006】ここで、この発明は、導電性基板の同一の
表面上における圧縮歪および引張歪を生じる部分に、半
導体歪ゲージを設けているから、上記導電性基板を小さ
なものにすることにより、2つの半導体歪ゲージを近接
させることができるので、2つの半導体歪ゲージにおけ
る温度変化を同等にすることができる。また、2つの半
導体歪ゲージは、導電性基板の同一の表面上に設けられ
ているから、同一の真空容器内で製造することにより、
電気的および機械的特性が同等なものになるので、抵抗
温度係数も同等になる。このように、2つの半導体歪ゲ
ージの温度変化および抵抗温度係数を同等にすることが
できるから、温度変化による精度の低下を防止し得る。
Here, according to the present invention, since the semiconductor strain gauge is provided in a portion where the compressive strain and the tensile strain are generated on the same surface of the conductive substrate, the conductive substrate is made small, Since the two semiconductor strain gauges can be brought close to each other, the temperature changes in the two semiconductor strain gauges can be equalized. Further, since the two semiconductor strain gauges are provided on the same surface of the conductive substrate, by manufacturing them in the same vacuum container,
Since the electrical and mechanical properties are the same, the temperature coefficient of resistance is also the same. In this way, the temperature change and the temperature coefficient of resistance of the two semiconductor strain gauges can be made equal, so that it is possible to prevent the accuracy from decreasing due to the temperature change.

【0007】上記半導体歪ゲージとしては、p層とn層
との間にi層を有する水素化アモルファスシリコン半導
体の薄膜で構成することができる。
The semiconductor strain gauge can be formed of a thin film of a hydrogenated amorphous silicon semiconductor having an i layer between a p layer and an n layer.

【0008】請求項4の発明は、2箇所の可撓部を有す
るビーム部が、一端の固定剛体部と他端の可動剛体部と
の間に2本設けられて、起歪体が形成され、上記両剛体
部に、上記導電性基板の両端部を固定する一対の基板固
定部が設けられている。これらの基板固定部のうちの少
なくとも一方は、他方に向って突出している。
According to a fourth aspect of the present invention, two beam portions having two flexible portions are provided between the fixed rigid body portion at one end and the movable rigid body portion at the other end to form a flexure element. A pair of substrate fixing portions that fix both end portions of the conductive substrate are provided on both the rigid body portions. At least one of these substrate fixing portions projects toward the other.

【0009】請求項4の発明によれば、導電性基板の両
端部を固定する一対の基板固定部の少なくとも一方が、
他方に向って突出しているから、導電性基板を小さなも
のにして、2つの半導体歪ゲージを近接させることがで
きるので、上記請求項1の発明と同様に、温度変化によ
る精度の低下を防止し得る。
According to the fourth aspect of the present invention, at least one of the pair of substrate fixing portions for fixing both end portions of the conductive substrate,
Since it projects toward the other side, the size of the conductive substrate can be made small so that the two semiconductor strain gauges can be brought close to each other. Therefore, similarly to the invention of claim 1, it is possible to prevent a decrease in accuracy due to a temperature change. obtain.

【0010】請求項5の発明は、一端の固定剛体部と他
端の可動剛体部との間に、薄板からなるビーム部が一対
設けられて、起歪体が形成されている。上記ビーム部の
少なくとも一方は、上記導電性基板を構成する。
According to a fifth aspect of the invention, a pair of beam portions made of thin plates are provided between the fixed rigid body portion at one end and the movable rigid body portion at the other end to form a strain generating body. At least one of the beam portions constitutes the conductive substrate.

【0011】請求項5の発明は、導電性基板が薄板から
なるビーム部により構成されており、起歪体を小型にす
るとともに導電性基板を小さくすることができるので、
上記請求項1の発明と同様に温度変化による精度の低下
を防止し得る。
According to the invention of claim 5, the conductive substrate is composed of a beam portion made of a thin plate, and since the strain generating element can be made small and the conductive substrate can be made small,
Similar to the invention of claim 1, it is possible to prevent a decrease in accuracy due to a temperature change.

【0012】[0012]

【実施例】以下、この発明の実施例を図面にしたがって
説明する。図1〜図4は第1実施例を示す。図1(a)
において、起歪体1は、一端の固定剛体部10と他端の
可動剛体部11との間に、一対のビーム部12,12を
有している。上記両ビーム部12,12は、荷重Fの作
用する方向に対して直交する方向に平行に延びており、
その両端部に薄肉の2箇所の可撓部12a,12aが形
成されている。したがって、この起歪体1は可動剛体部
11に荷重Fが作用すると、可動剛体部11が固定剛体
部10に対して下方に平行移動するロバーバル機構を構
成している。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 show the first embodiment. Figure 1 (a)
In, the flexure element 1 has a pair of beam portions 12, 12 between the fixed rigid body portion 10 at one end and the movable rigid body portion 11 at the other end. The both beam portions 12 and 12 extend in parallel to the direction orthogonal to the direction in which the load F acts,
Two thin flexible portions 12a, 12a are formed at both ends thereof. Therefore, the flexure element 1 constitutes a Roberval mechanism in which when the load F acts on the movable rigid body portion 11, the movable rigid body portion 11 moves in parallel downward with respect to the fixed rigid body portion 10.

【0013】起歪体1の中央の貫通孔13には、両剛体
部10,11から中央に向って突出する一対の基板固定
部14,14が設けられている。この基板固定部14に
は、導電性基板2の両端部20,20が、溶接やボルト
により固定される。
A through hole 13 at the center of the strain-flexing body 1 is provided with a pair of substrate fixing portions 14 and 14 projecting from both rigid body portions 10 and 11 toward the center. Both ends 20, 20 of the conductive substrate 2 are fixed to the substrate fixing portion 14 by welding or bolts.

【0014】図1(b)において、上記導電性基板2
は、たとえばステンレス板に4つの切欠部21が形成さ
れており、したがって、起歪体1の変形に伴って、圧縮
歪を生じる圧縮歪部22と引張歪を生じる引張歪部23
とを、同一の表面24上に有している。なお、4つの切
欠部21のかわりに、上記導電性基板2の板厚を部分的
に薄くして歪集中部を形成することも可能である。上記
両歪部22,23の表面24は鏡面に仕上げられてお
り、この表面24には、水素化アモルファスシリコン薄
膜からなる半導体歪ゲージ3が形成されている。
In FIG. 1B, the conductive substrate 2 is
Has, for example, four notches 21 formed in a stainless steel plate. Therefore, as the strain element 1 is deformed, a compressive strain portion 22 that causes compressive strain and a tensile strain portion 23 that causes tensile strain are generated.
And on the same surface 24. Instead of the four cutouts 21, the plate thickness of the conductive substrate 2 may be partially reduced to form the strain concentration part. The surface 24 of both the strained portions 22 and 23 is mirror-finished, and the semiconductor strain gauge 3 made of a hydrogenated amorphous silicon thin film is formed on the surface 24.

【0015】上記半導体歪ゲージ3は、n層とp層との
間にi層を有しており、上記n層,i層,p層の順に積
層されている。上記n層は、Si(ケイ素)の原子間に
P(リン)の原子が置換されており、たとえば0.05μm
の膜厚を有している。上記i層は、Siで構成されてお
り、たとえば 0.8μmの膜厚を有している。上記p層
は、Siの原子間にB(ホウ素)の原子が置換されてお
り、たとえば0.05μmの膜厚を有している。上記一対の
半導体歪ゲージ3は、後述する製造法により、電気的お
よび機械的特性が互いに等しいものとされている。上記
p層の上には、クロム薄膜とインジウム薄膜を積層して
なる上部電極4が、たとえば 0.2μmの膜厚に蒸着され
ている。上記上部電極4および導電性基板2の表面24
には、周知のインジウム半田5A,5B,5Cを介し
て、信号線6A,6B,6Cが接続されている。
The semiconductor strain gauge 3 has an i layer between an n layer and a p layer, and the n layer, the i layer, and the p layer are laminated in this order. The n layer has P (phosphorus) atoms substituted between Si (silicon) atoms, and has a thickness of, for example, 0.05 μm.
It has a film thickness of. The i layer is made of Si and has a film thickness of 0.8 μm, for example. The p layer has B (boron) atoms substituted between Si atoms, and has a film thickness of, for example, 0.05 μm. The pair of semiconductor strain gauges 3 are made to have the same electrical and mechanical characteristics by the manufacturing method described later. On the p-layer, an upper electrode 4 formed by laminating a chromium thin film and an indium thin film is vapor-deposited to have a film thickness of 0.2 μm, for example. The surface 24 of the upper electrode 4 and the conductive substrate 2
Signal lines 6A, 6B and 6C are connected to the via the well-known indium solders 5A, 5B and 5C.

【0016】図2において、上記半導体歪ゲージ3,3
は、接続点Jaで互いに接続された2つの固定抵抗7,
7とでホイストンブリッジ回路を形成しており、上記接
続点Jaとインジウム半田5Bを介して上記導電性基板
2との間に印加された所定の入力電圧Eに対して、半導
体歪ゲージ3,3の電流−電圧特性の変化に応じた出力
電圧eが得られる。つまり、荷重F(図1)に応じた電
気信号(出力電圧e)が、上記半導体歪ゲージ3と固定
抵抗7の2つの接続点Jc,Jd間から得られ、この電
気信号によって荷重F(図1)の大きさが測定される。
上記固定抵抗7は、たとえばニクロム箔からなり、上記
半導体歪ゲージ3よりも抵抗温度係数が小さく設定され
ている。なお、2つの固定抵抗7,7は、入力電圧Eに
対して互いに並列に接続されており、一方、出力電圧e
に対して互いに直列に接続されている。また、2つの半
導体歪ゲージ3,3も、入力電圧Eに対して互いに並列
に接続されており、一方出力電圧eに対して互いに直列
に接続されている。
In FIG. 2, the semiconductor strain gauges 3 and 3 described above are used.
Is two fixed resistors 7, which are connected to each other at the connection point Ja.
7 forms a Hoiston bridge circuit, and the semiconductor strain gauges 3, 3 with respect to a predetermined input voltage E applied between the connection point Ja and the conductive substrate 2 via the indium solder 5B. The output voltage e corresponding to the change in the current-voltage characteristic of No. 3 is obtained. That is, an electric signal (output voltage e) corresponding to the load F (FIG. 1) is obtained from between the two connection points Jc and Jd of the semiconductor strain gauge 3 and the fixed resistor 7, and the electric signal F (FIG. The size of 1) is measured.
The fixed resistor 7 is made of nichrome foil, for example, and has a resistance temperature coefficient smaller than that of the semiconductor strain gauge 3. The two fixed resistors 7, 7 are connected in parallel with each other with respect to the input voltage E, while the output voltage e
Are connected in series with each other. The two semiconductor strain gauges 3 and 3 are also connected to each other in parallel with respect to the input voltage E, and are connected to each other in series with respect to the output voltage e.

【0017】つぎに、上記半導体歪ゲージ3などの製造
方法について説明する。まず、図1(b)の導電性基板
2の表面24を鏡面の状態まで研磨し、図4(a)の貫
通孔8aを有するマスク板8により上記表面24を覆っ
た後、導電性基板2を第1の電極9Aに取り付ける。こ
の後、真空容器30内にSiH4 (シラン)ガスを導入
し、2つの電極9A,9Bに電圧を印加することで、グ
ロー放電を生じさせて、真空容器30内のシランガスを
分解する。シランガスと共にPH3 (ホスフィン)ガス
を導入しつつ、ドーピング処理を行って、n層(図1)
を形成する。このn層の形成後、シランガスのみを導入
しつつ、グロー放電によりi層(図1)を形成する。そ
の後、シランガスと共にB2 6 (ジボラン)ガスを導
入しつつ、ドーピング処理によりp層を形成する。
Next, a method of manufacturing the semiconductor strain gauge 3 and the like will be described. First, the surface 24 of the conductive substrate 2 shown in FIG. 1B is polished to a mirror surface state, and the surface 24 is covered with the mask plate 8 having the through holes 8a shown in FIG. 4A. Is attached to the first electrode 9A. Then, SiH 4 (silane) gas is introduced into the vacuum container 30 and a voltage is applied to the two electrodes 9A and 9B to cause glow discharge and decompose the silane gas in the vacuum container 30. While introducing PH 3 (phosphine) gas together with silane gas, doping treatment is performed to form n layer (FIG. 1).
To form. After forming the n layer, the i layer (FIG. 1) is formed by glow discharge while introducing only silane gas. Then, while introducing B 2 H 6 (diborane) gas together with the silane gas, a p-layer is formed by a doping process.

【0018】このようにして、半導体歪ゲージ3が導電
性基板2の表面24に形成された後、真空容器30内の
真空状態を開放して導電性基板2を取り出す。この後、
図4(b)に示すように、他の真空蒸着装置31内に導
電性基板2をセットし、クロム薄膜とインジウム薄膜を
積層してなる上部電極4を、公知の真空蒸着法により、
半導体歪ゲージ3のp層の上面に形成する。この形成
後、真空蒸着装置31から取り出した導電性基板2に、
図4(c)に示すように、インジウム半田5A,5B,
5Cを用いて、銅の電気信号線6A,6B,6Cを接続
する。
In this way, after the semiconductor strain gauge 3 is formed on the surface 24 of the conductive substrate 2, the vacuum state in the vacuum container 30 is released and the conductive substrate 2 is taken out. After this,
As shown in FIG. 4B, the conductive substrate 2 is set in another vacuum vapor deposition apparatus 31, and the upper electrode 4 formed by stacking a chromium thin film and an indium thin film is formed by a known vacuum vapor deposition method.
It is formed on the upper surface of the p layer of the semiconductor strain gauge 3. After this formation, on the conductive substrate 2 taken out from the vacuum vapor deposition device 31,
As shown in FIG. 4C, indium solders 5A, 5B,
5C is used to connect the copper electric signal lines 6A, 6B and 6C.

【0019】なお、上記製造方法は、実験室で行う場合
について説明したものであり、実際に工業的に生産する
場合は、図4(a)の貫通孔8aを多数設けた大きなマ
スク板8により、大きな導電性基板の表面を覆い、1枚
の導電性基板に多数の半導体歪ゲージ3および上部電極
4を形成した後、この大きな導電性基板を図1(b)の
大きさに切断することにより、導電性基板2を得る。
The above manufacturing method has been described in the case of being carried out in a laboratory. In the case of actual industrial production, a large mask plate 8 having a large number of through holes 8a shown in FIG. 4 (a) is used. Covering the surface of a large conductive substrate, forming a large number of semiconductor strain gauges 3 and upper electrodes 4 on one conductive substrate, and then cutting this large conductive substrate into the size shown in FIG. 1 (b). Thus, the conductive substrate 2 is obtained.

【0020】上記構成において、図1(b)の半導体歪
ゲージ3単体の出力電圧e1は、半導体歪ゲージ3自体
の温度依存性が著しく高いことから、図3(b)のよう
に、時間とともに大きく変動する。これに対し、この荷
重検出器は、図2のように、2つの半導体歪ゲージ3
と、これらの半導体歪ゲージ3よりも抵抗温度係数の小
さい2つの固定抵抗7とでホイストンブリッジ回路を形
成しているので、周囲温度が変動しても、図3(a)の
ように温度変化による出力電圧eの変動を防止し得る。
In the above structure, the output voltage e1 of the semiconductor strain gauge 3 alone in FIG. 1B has a very high temperature dependency of the semiconductor strain gauge 3 itself, and therefore, as shown in FIG. It fluctuates greatly. On the other hand, this load detector has two semiconductor strain gauges 3 as shown in FIG.
And a fixed resistance 7 having a resistance temperature coefficient smaller than those of the semiconductor strain gauges 3 form a Hoiston bridge circuit, so that even if the ambient temperature fluctuates, as shown in FIG. It is possible to prevent the output voltage e from changing due to the change.

【0021】ここで、この荷重検出器は、図1(b)の
ように、小さな導電性基板2に一対の半導体歪ゲージ3
を設けているから、一対の半導体歪ゲージ3が互いに近
接しており、したがって、一対の半導体歪ゲージ3の温
度変化が同等になる。また、一対の半導体歪ゲージ3
は、導電性基板2の同一の表面24上に近接して形成さ
れているから、図4(a)のように、同一の真空容器3
0内で形成することにより、電気的および機械的な特性
が同等なものになるので、抵抗温度係数も互いに等しく
なる。このように、一対の半導体歪ゲージ3の温度変化
および抵抗温度係数が同等になるので、図3(a)のよ
うに、出力電圧eが安定した温度補償性の優れた荷重検
出器を得ることができる。
Here, the load detector comprises a pair of semiconductor strain gauges 3 on a small conductive substrate 2 as shown in FIG.
Since the pair of semiconductor strain gauges 3 are close to each other, the temperature changes of the pair of semiconductor strain gauges 3 are equal. Also, a pair of semiconductor strain gauges 3
Are formed close to each other on the same surface 24 of the conductive substrate 2, the same vacuum container 3 as shown in FIG.
By forming within 0, the electrical and mechanical characteristics are equivalent, and the temperature coefficients of resistance are also equal to each other. As described above, since the temperature change and the temperature coefficient of resistance of the pair of semiconductor strain gauges 3 become equal, as shown in FIG. 3A, it is possible to obtain a load detector with stable output voltage e and excellent temperature compensation. You can

【0022】また、前述のように、大きな導電性基板に
多数の半導体歪ゲージ3を形成した後に、大きな導電性
基板を切断して、図1(b)の導電性基板2を得ること
で、半導体歪ゲージ3の製造コストを安価にすることが
できる。
As described above, after forming a large number of semiconductor strain gauges 3 on a large conductive substrate, the large conductive substrate is cut to obtain the conductive substrate 2 shown in FIG. 1 (b). The manufacturing cost of the semiconductor strain gauge 3 can be reduced.

【0023】図5〜図7は、起歪体1の変形例を示す。
図5の起歪体1は、一方のビーム部12を別体とし、こ
のビーム部12をボルト15により固定剛体部10およ
び可動剛体部11に接合している。導電性基板2は、ボ
ルト17の締結力により、基板固定部14と固定片16
との間に挟持されている。
5 to 7 show modifications of the flexure element 1.
In the flexure element 1 of FIG. 5, one beam portion 12 is a separate body, and the beam portion 12 is joined to the fixed rigid body portion 10 and the movable rigid body portion 11 by bolts 15. The conductive substrate 2 is fixed to the substrate fixing portion 14 and the fixing piece 16 by the fastening force of the bolt 17.
It is sandwiched between and.

【0024】図6の起歪体1は、基板固定部14を起歪
体1の貫通孔13ではなく、外部に突出させて設けてい
る。なお、基板固定部14には、凹所14aが形成され
ている。
In the flexure element 1 of FIG. 6, the substrate fixing portion 14 is provided so as not to project through the through hole 13 of the flexure element 1 but to the outside. A recess 14a is formed in the substrate fixing portion 14.

【0025】図7の起歪体1は板金製であり、上下一対
の折曲板18,18の間に、平板19を設けてなる。な
お、平板19は、基板固定部14および両剛体部10,
11の一部を構成している。
The flexure element 1 in FIG. 7 is made of sheet metal, and a flat plate 19 is provided between a pair of upper and lower bent plates 18, 18. The flat plate 19 includes the board fixing portion 14 and both rigid body portions 10,
It constitutes a part of 11.

【0026】上記のように、起歪体1は種々のものを用
いることができ、たとえば、図1(a)の一方の基板固
定部14のみを他方の基板固定部14に向って突出させ
てもよい。また、起歪体1の貫通孔13の2つの開口を
カバーなどで覆って、更に温度補償性を高めてもよい。
As described above, various types of flexure elements 1 can be used. For example, only one substrate fixing portion 14 in FIG. 1A is projected toward the other substrate fixing portion 14. Good. Further, the two openings of the through hole 13 of the strain generating element 1 may be covered with a cover or the like to further enhance the temperature compensation property.

【0027】図8は第2実施例を示す。図8において、
起歪体1は、金属ブロックからなる固定剛体部10およ
び可動剛体部11の間に、たとえば1mm以下の板厚の
薄板からなるビーム部12,12が一対架設されてい
る。上記薄板製のビーム部12,12の一方は、この発
明の導電性基板2を構成しており、その表面24に一対
の半導体歪ゲージ3,3が形成されている。上記半導体
歪ゲージ3が形成された圧縮歪部22および引張歪部2
3の裏面には、可撓部12aを構成するための溝21A
が形成されている。なお、上記固定剛体部10および可
動剛体部11を構成する金属ブロックには、ビーム部1
2を位置決めする位置決め用切欠部1aが形成されてい
る。その他の構成は、前述の第1実施例と同様であり、
同一部分または相当部分に同一符号を付して、その詳し
い説明を省略する。
FIG. 8 shows a second embodiment. In FIG.
In the flexure element 1, a pair of beam portions 12, 12 made of thin plates having a thickness of 1 mm or less, for example, are provided between a fixed rigid body portion 10 and a movable rigid body portion 11 made of a metal block. One of the thin plate beam portions 12, 12 constitutes the conductive substrate 2 of the present invention, and a pair of semiconductor strain gauges 3, 3 are formed on the surface 24 thereof. Compressive strain portion 22 and tensile strain portion 2 in which the semiconductor strain gauge 3 is formed.
On the back surface of 3, the groove 21A for forming the flexible portion 12a is formed.
Are formed. The metal block forming the fixed rigid body portion 10 and the movable rigid body portion 11 includes the beam portion 1
A positioning notch 1a for positioning 2 is formed. Other configurations are the same as those in the first embodiment described above,
The same parts or corresponding parts are designated by the same reference numerals, and detailed description thereof will be omitted.

【0028】この第2実施例の荷重検出器は、ビーム部
12が薄板で構成されていることから、全体が極めて小
さなものとなり、振動や加速度の検出器として好適に用
いることができる。
In the load detector of the second embodiment, since the beam portion 12 is formed of a thin plate, the load detector is extremely small in total, and can be suitably used as a vibration or acceleration detector.

【0029】ところで、上記実施例では、図1(b)の
ように、導電性基板2にn層,i層,p層の順に薄膜を
積層したが、この発明は、薄膜を導電性基板2にp層,
i層,n層の順で形成してもよい。しかし、この実施例
のように、薄膜を導電性基板2にn層,i層,p層の順
で形成することにより、図2のホイストンブリッジ回路
において、半導体歪ゲージ3が順方向の整流作用を持つ
という効果が得られる。なお、薄膜を導電性基板2にp
層,i層,n層の順で形成した場合でも、図2のホイス
トンブリッジ回路の結線を変更することにより、容易に
半導体歪ゲージ3に順方向の整流作用を与えることが可
能である。
By the way, in the above embodiment, as shown in FIG. 1B, the thin film is laminated on the conductive substrate 2 in the order of the n layer, the i layer and the p layer. P layer,
The i layer and the n layer may be formed in this order. However, as in this embodiment, by forming the thin film on the conductive substrate 2 in the order of the n layer, the i layer, and the p layer, the semiconductor strain gauge 3 in the Hoiston bridge circuit of FIG. The effect of having an action is obtained. In addition, a thin film is formed on the conductive substrate 2
Even when the layers, the i layer, and the n layer are formed in this order, it is possible to easily give a forward rectification action to the semiconductor strain gauge 3 by changing the connection of the Hoiston bridge circuit in FIG.

【0030】また、上記実施例では、図1(b)の半導
体歪ゲージ3を水素化アモルファスシリコン半導体の薄
膜で構成したが、請求項1,2,4もしくは5の発明
は、半導体歪ゲージ3の材質を限定するものではない。
今後の研究によるが、たとえばゲルマニウムを含む薄膜
を用いて半導体歪ゲージ3を構成することも考えられ
る。
In the above embodiment, the semiconductor strain gauge 3 shown in FIG. 1 (b) is formed of a thin film of hydrogenated amorphous silicon semiconductor. However, the invention of claim 1, 2, 4 or 5 is the semiconductor strain gauge 3 The material of is not limited.
Depending on future research, it is possible to construct the semiconductor strain gauge 3 using a thin film containing germanium, for example.

【0031】さらに、上記実施例では、半導体歪ゲージ
3がp層とn層との間にi層を備えていたが、請求項
1,3,4もしくは5の発明は、少なくともp層および
n層を積層した半導体歪ゲージについても適用でき、温
度補償性を向上させることができる。
Further, in the above-mentioned embodiment, the semiconductor strain gauge 3 has the i layer between the p layer and the n layer. However, the invention of claim 1, 3, 4 or 5 includes at least the p layer and the n layer. It can also be applied to a semiconductor strain gauge in which layers are laminated, and temperature compensation can be improved.

【0032】また、導電性基板2は、表面24に導電性
を有していればよく、たとえばセラミック基板やガラス
基板の表面に、アルミなどの金属の導電性の材料を形成
したものなどであってもよい。
The conductive substrate 2 need only have conductivity on the surface 24, and may be, for example, a ceramic substrate or a glass substrate on which a conductive material such as aluminum is formed. May be.

【0033】[0033]

【発明の効果】以上説明したように、この発明によれ
ば、歪感度が著しく優れているが、温度変化に敏感な半
導体歪ゲージを一対設けるとともに、この半導体歪ゲー
ジよりも抵抗温度係数の小さい2つの固定抵抗と上記半
導体歪ゲージとでホイストンブリッジ回路を形成してい
るから、従来著しく低かった温度補償性が実用レベルま
で向上する。特に、圧縮歪および引張歪を同一の表面上
に生じる導電性基板に、上記半導体歪ゲージを一対設け
たので、一対の半導体歪ゲージの温度変化が互いに同等
になるとともに、一対の半導体歪ゲージの抵抗温度係数
が同等になるので、荷重検出器の温度補償性が著しく向
上する。
As described above, according to the present invention, although the strain sensitivity is remarkably excellent, a pair of semiconductor strain gauges which are sensitive to temperature change are provided, and the temperature coefficient of resistance is smaller than that of the semiconductor strain gauge. Since the Hoiston bridge circuit is formed by the two fixed resistors and the semiconductor strain gauge, the temperature compensating property, which was remarkably low in the related art, is improved to a practical level. In particular, since a pair of semiconductor strain gauges are provided on a conductive substrate that produces compressive strain and tensile strain on the same surface, the temperature changes of the pair of semiconductor strain gauges become equal to each other, and Since the temperature coefficients of resistance are the same, the temperature compensation of the load detector is significantly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)はこの発明の第1実施例を示す荷重検出
器の概略斜視図、(b)は半導体歪ゲージを模式的に示
すこの発明の要部の斜視図である。
FIG. 1A is a schematic perspective view of a load detector showing a first embodiment of the present invention, and FIG. 1B is a perspective view of an essential part of the present invention schematically showing a semiconductor strain gauge.

【図2】荷重検出回路を示す回路図である。FIG. 2 is a circuit diagram showing a load detection circuit.

【図3】出力電圧の特性を示す特性図である。FIG. 3 is a characteristic diagram showing characteristics of output voltage.

【図4】半導体歪ゲージの製造方法を示す工程図であ
る。
FIG. 4 is a process drawing showing the method for manufacturing a semiconductor strain gauge.

【図5】起歪体の第1変形例を示す断面図である。FIG. 5 is a cross-sectional view showing a first modification of the flexure element.

【図6】起歪体の第2変形例を示す斜視図である。FIG. 6 is a perspective view showing a second modification of the flexure element.

【図7】起歪体の第3変形例を一部を破断して示す斜視
図である。
FIG. 7 is a perspective view showing a third modified example of the flexure element with a part thereof broken away.

【図8】第2実施例を示す荷重検出器の概略斜視図であ
る。
FIG. 8 is a schematic perspective view of a load detector showing a second embodiment.

【符号の説明】[Explanation of symbols]

1…起歪体、10…固定剛体部、11…可動剛体部、1
2…ビーム部、12a可撓部、14…基板固定部、2…
導電性基板、20…両端部、22…圧縮歪部、23…引
張歪部、24…表面、3…半導体歪ゲージ、7…固定抵
抗。
1 ... Strain element, 10 ... Fixed rigid body portion, 11 ... Movable rigid body portion, 1
2 ... Beam part, 12a flexible part, 14 ... Board fixing part, 2 ...
Conductive substrate, 20 ... Both ends, 22 ... Compressive strain part, 23 ... Tensile strain part, 24 ... Surface, 3 ... Semiconductor strain gauge, 7 ... Fixed resistance.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 圧縮歪および引張歪を同一の表面上に生
じる導電性基板が起歪体に設けられ、 p層およびn層を少なくとも積層した薄膜からなる半導
体歪ゲージが、上記導電性基板における上記圧縮歪およ
び引張歪を生じる部分に設けられ、 上記2つの半導体歪ゲージと、これらの半導体歪ゲージ
よりも抵抗温度係数の小さい2つの固定抵抗とでホイス
トンブリッジ回路を形成した荷重検出器。
1. A semiconductor strain gauge comprising a thin film in which at least a p layer and an n layer are laminated is provided on a conductive substrate in which a conductive substrate that produces a compressive strain and a tensile strain on the same surface is provided on the strain body. A load detector which is provided in a portion where the compressive strain and the tensile strain are generated, and which forms a Hoiston bridge circuit by the two semiconductor strain gauges and two fixed resistors having a resistance temperature coefficient smaller than those of the semiconductor strain gauges.
【請求項2】 請求項1において、上記半導体歪ゲージ
が、p層とn層との間にi層を有する薄膜からなる荷重
検出器。
2. The load detector according to claim 1, wherein the semiconductor strain gauge is a thin film having an i layer between a p layer and an n layer.
【請求項3】 請求項1において、上記半導体歪ゲージ
は、水素化アモルファスシリコン半導体の薄膜により形
成されている荷重検出器。
3. The load detector according to claim 1, wherein the semiconductor strain gauge is formed of a thin film of hydrogenated amorphous silicon semiconductor.
【請求項4】 請求項1において、上記起歪体には、2
箇所の可撓部を有するビーム部が、一端の固定剛体部と
他端の可動剛体部との間に2本設けられ、 上記両剛体部には、上記導電性基板の両端部を固定する
一対の基板固定部が設けられ、 これらの基板固定部のうちの少なくとも一方が他方に向
って突出している荷重検出器。
4. The flexure element according to claim 1, wherein
Two beam portions having flexible portions are provided between a fixed rigid body portion at one end and a movable rigid body portion at the other end, and a pair of beam portions that fix both end portions of the conductive substrate to the both rigid body portions are provided. Load detector in which at least one of these substrate fixing portions projects toward the other.
【請求項5】 請求項1において、上記起歪体には、一
端の固定剛体部と他端の可動剛体部との間に、薄板から
なるビーム部が一対設けられ、上記ビーム部の少なくと
も一方が上記導電性基板である荷重検出器。
5. The flexure body according to claim 1, wherein a pair of thin beam portions are provided between the fixed rigid body portion at one end and the movable rigid body portion at the other end, and at least one of the beam portions is provided. Is a load detector in which is the conductive substrate.
JP16028693A 1993-06-04 1993-06-04 Load detector Pending JPH06347345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16028693A JPH06347345A (en) 1993-06-04 1993-06-04 Load detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16028693A JPH06347345A (en) 1993-06-04 1993-06-04 Load detector

Publications (1)

Publication Number Publication Date
JPH06347345A true JPH06347345A (en) 1994-12-22

Family

ID=15711707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16028693A Pending JPH06347345A (en) 1993-06-04 1993-06-04 Load detector

Country Status (1)

Country Link
JP (1) JPH06347345A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004594A1 (en) * 1999-07-09 2001-01-18 Nok Corporation Strain gauge
CN110006335A (en) * 2019-04-30 2019-07-12 中铁五局集团第四工程有限责任公司 A kind of near region Tunnel Blasting vibration dynamic strain test method suitable in built tunnel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004594A1 (en) * 1999-07-09 2001-01-18 Nok Corporation Strain gauge
US6614342B1 (en) 1999-07-09 2003-09-02 Nok Corporation Strain gauge
CN110006335A (en) * 2019-04-30 2019-07-12 中铁五局集团第四工程有限责任公司 A kind of near region Tunnel Blasting vibration dynamic strain test method suitable in built tunnel

Similar Documents

Publication Publication Date Title
US5440077A (en) Combined weighting and displacement sensor and weighing apparatus using the same
EP0035351A2 (en) Deformable flexure element for strain gage transducer and method of manufacture
EP3534126B1 (en) Sensing device, in particular load sensing device
US5756943A (en) Load cell
WO1992008115A1 (en) Thin film precision load cell
US4833929A (en) Force transducer
EP0456190B1 (en) Piezoresistive accelerometer
US3329023A (en) Semiconductor strain gage transducers
JPH06347345A (en) Load detector
EP0548907B1 (en) Piezoresistive force transducer
US6453748B1 (en) Boron nitride piezoresistive device
JPH09269258A (en) Load cell
JP2551625B2 (en) Semiconductor acceleration sensor
JPH033882B2 (en)
EP1828733B1 (en) Mechanical stress chromium silicide thin film sensor
JPS6155263B2 (en)
JPS59217374A (en) Semiconductor strain converter
JP2673138B2 (en) Strain gauge structure for load detection
JP2007093242A (en) Pressure sensor
JPH07176765A (en) Semiconductor strain transducer
JPH0560672B2 (en)
JPH04337430A (en) Force converter
JPH04131721A (en) Stress sensor
JPS6410110B2 (en)
JPH0486535A (en) Resistance bridge in strain resistance apparatus