JPH04131721A - Stress sensor - Google Patents
Stress sensorInfo
- Publication number
- JPH04131721A JPH04131721A JP25372590A JP25372590A JPH04131721A JP H04131721 A JPH04131721 A JP H04131721A JP 25372590 A JP25372590 A JP 25372590A JP 25372590 A JP25372590 A JP 25372590A JP H04131721 A JPH04131721 A JP H04131721A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- zero point
- point temperature
- resistance
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 17
- 238000004364 calculation method Methods 0.000 abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 33
- 239000010409 thin film Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば土木・建設機械の構成部材の応力歪の
測定、その他各種機材の応力の測定、油圧回路の圧力測
定等に用いられる応力センサに関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention is applicable to stress measurement, which is used, for example, to measure stress strain in structural members of civil engineering and construction machinery, stress measurement in various other equipment, pressure measurement in hydraulic circuits, etc. Regarding sensors.
[従来の技術〕
一般に、圧力センサ、歪センサ、トル゛クセンサ、荷重
センサ等として適用される応力センサには、金属ゲージ
、半導体歪ゲージが広(用いられている。これらのうち
、特に後者の半導体歪ゲージは前者の金属ゲージに比較
してゲージ率が高(、僅かな機械的歪に対して大きな抵
抗値変化を発生させることができることから、近時広く
利用されている。[Prior Art] In general, metal gauges and semiconductor strain gauges are widely used as stress sensors applied as pressure sensors, strain sensors, torque sensors, load sensors, etc. Among these, the latter is particularly popular. Semiconductor strain gauges have been widely used in recent years because they have a higher gauge factor than the former metal gauges (and can generate a large change in resistance value in response to a small amount of mechanical strain).
そこで、これら応力センサのうち従来技術によるダイヤ
フラム式圧力センサについて、第9図により説明する。Among these stress sensors, a diaphragm pressure sensor according to the prior art will be explained with reference to FIG. 9.
図中、100は金属製のダイヤフラム、101A、l0
IB、l0ICIOIDは該ダイヤフラム100の起歪
部に設けられた4個の半導体歪ゲージ(以下、歪ゲージ
101A〜101Dという)で、該各歪ゲージ101A
〜101Dは起歪部に設けた絶縁膜(図示せず)上に薄
膜抵抗体からなるピエゾ抵抗素子として例えばP−CV
D法により成膜され、ホトリソグラフィ法によって成形
される。In the figure, 100 is a metal diaphragm, 101A, l0
IB, 10ICIOID are four semiconductor strain gauges (hereinafter referred to as strain gauges 101A to 101D) provided in the strain-generating portion of the diaphragm 100, and each strain gauge 101A
~101D is a piezoresistive element consisting of a thin film resistor on an insulating film (not shown) provided in a strain-generating part, for example, a P-CV.
A film is formed by the D method and molded by the photolithography method.
102A、、102Bは同じくダイヤフラム100の起
歪部に設けられた非線形の温度特性を有する薄膜または
厚膜抵抗体からなる零点温度補償用抵抗で、該各零点温
度補償用抵抗102A。102A, 102B are zero point temperature compensation resistors made of thin film or thick film resistors having nonlinear temperature characteristics, which are also provided in the strain-generating portion of the diaphragm 100.
102Bも絶縁膜上に前記各歪ゲージ101A〜101
Dと一緒に成膜されるようになっている。102B also has each of the strain gauges 101A to 101 on the insulating film.
The film is formed together with D.
103A、103Bはダイヤフラム100に対して外付
けで設けられ、零点温度補償用抵抗1゜2A、102B
と並列接続された零点調整用抵抗で、該各零点調整用抵
抗103A、103Bは零点温度補償用抵抗102A、
102Bの温度係数を調整するようになっており、かつ
ホイートストンブリッジ回路による出力電圧の零点を調
整する104A、104Bはダイヤフラム100に対し
て外付けで設けられ、歪ゲージl0IA、101Dと並
列接続された温度係数調整用抵抗で、該各温度係数調整
用抵抗104A、104Bは歪ゲージl0IA、l0I
Dの温度係数を調整するものである。103A and 103B are provided externally to the diaphragm 100, and are zero point temperature compensation resistors 1°2A and 102B.
The zero point adjustment resistors 103A and 103B are connected in parallel with the zero point temperature compensation resistor 102A,
104A and 104B are provided externally to the diaphragm 100 and are connected in parallel with the strain gauges 10IA and 101D. Temperature coefficient adjustment resistors 104A and 104B are temperature coefficient adjustment resistors 104A and 104B that are connected to strain gauges 10IA and 10I.
This is to adjust the temperature coefficient of D.
ここで、歪ゲージ101Aとl0IDとの間の接続点を
電源端子105、歪ゲージ101Bと1010との間の
接続点をアース端子106とすると、電源端子105と
アース端子106との間に歪ゲージl0IA、零点温度
補償用抵抗102A、歪ゲージ101Bが直列に接続さ
れ、該零点温度補償用抵抗102Aと歪ゲージ101B
との間の接続点が一側の出力端子107となり、また電
源端子105とアース端子106との間に歪ゲージ10
1D、零点温度補償用抵抗102B、歪ゲージ101C
が直列に接続され、該零点温度補償用抵抗102Bと歪
ゲージl0ICとの間の接続点が他側の出力端子108
となって、全体としてブリッジ回路を構成している。Here, if the connection point between the strain gauges 101A and 10ID is the power supply terminal 105, and the connection point between the strain gauges 101B and 1010 is the ground terminal 106, then the strain gauge is connected between the power supply terminal 105 and the ground terminal 106. 10IA, zero point temperature compensation resistor 102A, and strain gauge 101B are connected in series, and the zero point temperature compensation resistor 102A and strain gauge 101B are connected in series.
The connection point between the two becomes the output terminal 107 on one side, and the strain gauge 10 is connected between the power supply terminal 105 and the ground terminal 106.
1D, zero point temperature compensation resistor 102B, strain gauge 101C
are connected in series, and the connection point between the zero point temperature compensation resistor 102B and the strain gauge 10IC is the output terminal 108 on the other side.
Thus, the whole constitutes a bridge circuit.
なお、零点調整用抵抗103A、103B、温度係数調
整用抵抗104A、104Bは温度変化に対して温度依
存性の極めて小さな外付は抵抗で、かつ零点調整、温度
係数等を行うためにトリミング可能な抵抗体が用いられ
ている。Note that the zero point adjustment resistors 103A, 103B and the temperature coefficient adjustment resistors 104A, 104B are external resistors that have extremely low temperature dependence against temperature changes, and can be trimmed to perform zero point adjustment, temperature coefficient, etc. A resistor is used.
従来技術による応力センサはこのように構成されるが、
零点温度補償前のブリッジ回路の出力電圧が正、負いず
れの温度特性を示しても、温度係数調整用抵抗104A
、104Bによって、歪ゲージl0IA、l0IDの温
度係数を調整し、零点調整用抵抗103A、103Bに
よって零点温度補償用抵抗LO2A、102Bの温度係
数を調整することができる。また、零点調整用抵抗10
3A、103Bによって、無負荷時の8カ電圧を零点調
整することができる。The stress sensor according to the conventional technology is configured as described above,
Regardless of whether the output voltage of the bridge circuit before zero-point temperature compensation shows positive or negative temperature characteristics, the temperature coefficient adjustment resistor 104A
, 104B, the temperature coefficients of the strain gauges 10IA, 10ID can be adjusted, and the zero point adjustment resistors 103A, 103B can adjust the temperature coefficients of the zero point temperature compensation resistors LO2A, 102B. In addition, the zero point adjustment resistor 10
3A and 103B, it is possible to adjust the zero point of the 8 voltages at no load.
この結果、電源端子105とアース端子106との間に
電圧を印加しても、ダイヤフラム100の起歪部が無負
荷状態であれば、出力端子107108間に出力電圧は
発生しない。一方、起歪部に負荷が作用して起歪部が歪
むと、歪ゲージ101A〜101Dの電気抵抗が変化し
、出力端子107,108間に負荷に応じた出力電圧を
発生する。As a result, even if a voltage is applied between the power supply terminal 105 and the ground terminal 106, no output voltage is generated between the output terminals 107108 if the strain-generating portion of the diaphragm 100 is in an unloaded state. On the other hand, when a load acts on the strain generating section and the strain generating section is distorted, the electrical resistance of the strain gauges 101A to 101D changes, and an output voltage corresponding to the load is generated between the output terminals 107 and 108.
然るに、従来技術による応力センサは、ダイヤフラム1
00の起歪部に歪ゲージ101A〜101DをP−CV
D法等による成膜技術、ホトリソグラフィ法等による成
形技術によって形成した後、起歪部の所定位置に温度係
数の高い抵抗材料を蒸着させることにより、零点温度補
償用抵抗102A、102Bを成膜するようにしている
。However, in the stress sensor according to the prior art, the diaphragm 1
P-CV strain gauges 101A to 101D to the strain generating part of 00
The zero point temperature compensation resistors 102A and 102B are formed by depositing a resistive material with a high temperature coefficient at a predetermined position of the strain-generating portion after being formed by a film forming technique such as the D method or a forming technique such as photolithography. I try to do that.
しかし、歪ゲージl0IA〜101Dの成形後に、目的
とする抵抗値と温度係数をもった抵抗材料を蒸着させ、
零点温度補償用抵抗102A、102Bを形成すること
は困難であり、抵抗値、温度係数にバラツキが生じてし
まう。このため、従来技術では零点温度補償用抵抗10
2A、102Bを成膜した後に、目的とする抵抗値と温
度係数を得るために、外付けの別抵抗からなる零点調整
用抵抗103A、103Bを設け、レーザトリミングに
よって補正を行っており、部品点数が増加し、補正作業
が必要であるという問題点がある。However, after forming the strain gauges 10IA to 101D, a resistance material having the desired resistance value and temperature coefficient is deposited,
It is difficult to form the zero point temperature compensation resistors 102A and 102B, resulting in variations in resistance value and temperature coefficient. For this reason, in the prior art, the zero point temperature compensation resistor 10
After forming films 2A and 102B, in order to obtain the desired resistance value and temperature coefficient, zero point adjustment resistors 103A and 103B, which are externally attached separate resistors, are installed and correction is performed by laser trimming, reducing the number of parts. There is a problem in that the amount increases and correction work is required.
一方、零点温度補償用抵抗102A、102Bを成膜す
るためには、成膜条件の管理、洗浄工程、蒸着工程等が
加わるため、作業工数が著しく増加してしまうという欠
点があり、また製品の歩留まりの低下を招くという欠点
がある。On the other hand, in order to form the zero point temperature compensation resistors 102A and 102B, control of film forming conditions, cleaning process, vapor deposition process, etc. are added, which has the disadvantage of significantly increasing the number of work steps. This has the disadvantage of causing a decrease in yield.
本発明は前述した従来技術の欠点に鑑みなされたもので
、ダイヤフラム上での零点温度補償用抵抗の成膜工程を
なくし、簡単な計算で零点温度補償用抵抗の温度係数と
抵抗値を計算し、この抵抗を外付けによって取付けるこ
とができるようにした応力センサを提供することを目的
とする。The present invention was developed in view of the above-mentioned drawbacks of the prior art, and eliminates the process of forming a film of the zero-point temperature compensation resistor on the diaphragm, and calculates the temperature coefficient and resistance value of the zero-point temperature compensation resistor using simple calculations. It is an object of the present invention to provide a stress sensor in which this resistor can be attached externally.
上記目的を達成するために、本発明は、起歪部を有する
ダイヤフラムと、該ダイヤフラム上に設けた絶縁膜と該
絶縁膜上に設けられた複数の半導体歪ゲージと、該各半
導体歪ゲージを接続してホイートストンブリッジ回路を
構成すべく前記絶縁膜上に設けられた複数の導体とを備
えた応力センサにおいて前記ダイヤフラムには前記各半
導体歪ゲージ上に位置して回路基板を設け、該回路基板
には温度依存性の大きな抵抗体からなる零点温度補償用
抵抗と温度依存性の小さな抵抗体からなる零点調整用抵
抗とを設け、該零点温度補償用抵抗と零点調整用抵抗と
前記各導体とをリード線によって接続し、零点温度の補
償されたホイートストンブリッジ回路を構成したことを
特徴とする。In order to achieve the above object, the present invention provides a diaphragm having a strain-generating portion, an insulating film provided on the diaphragm, a plurality of semiconductor strain gauges provided on the insulating film, and each semiconductor strain gauge. In a stress sensor comprising a plurality of conductors provided on the insulating film to be connected to form a Wheatstone bridge circuit, the diaphragm is provided with a circuit board located above each of the semiconductor strain gauges, the circuit board is provided with a zero point temperature compensation resistor made of a resistor with a large temperature dependence and a zero point adjustment resistor made of a resistor with a small temperature dependence, and the zero point temperature compensation resistor, the zero point adjustment resistor, and each of the conductors. are connected by lead wires to form a zero point temperature compensated Wheatstone bridge circuit.
また、本発明に用いる前記零点温度補償用抵抗は温度変
化に対して直線的に抵抗変化する正特性または負特性の
リニアサーミスタとなし、零点調整用抵抗はレーザトリ
ミング可能なチップ抵抗または厚膜抵抗とすることがで
きる。Further, the zero point temperature compensation resistor used in the present invention is a linear thermistor with positive or negative characteristics whose resistance changes linearly with temperature changes, and the zero point adjusting resistor is a laser-trimmable chip resistor or thick film resistor. It can be done.
さらに、前述のように構成されるホイートストンブリッ
ジ回路は、零点温度補償用抵抗側を一側の出力端子とし
、零点調整用抵抗側を他側の出力端子としたとき、零点
温度調整前の出力電圧の温度特性の正、負に応じて前記
零点温度補償用抵抗の高圧側または低圧側のいずれか一
方を一側の出力端子となすことが望ましい。Furthermore, in the Wheatstone bridge circuit configured as described above, when the zero point temperature compensation resistor side is set as one output terminal and the zero point adjustment resistor side is set as the other output terminal, the output voltage before zero point temperature adjustment It is desirable that either the high voltage side or the low voltage side of the zero point temperature compensation resistor be used as one side output terminal depending on whether the temperature characteristic is positive or negative.
このように構成することにより、零点温度補償用抵抗の
抵抗値と温度係数は計算値から選び出して回路基板上に
実装し、零点調整用抵抗も計算値から選び出して回路基
板上に実装してレーザトリミングを行うことによって零
点の調整を行う。With this configuration, the resistance value and temperature coefficient of the zero point temperature compensation resistor are selected from the calculated values and mounted on the circuit board, and the zero point adjustment resistor is also selected from the calculated values and mounted on the circuit board, and the laser The zero point is adjusted by trimming.
この際、零点温度補償用抵抗は周囲温度に対して正特性
または負特性として直線的に抵抗値が変化するものを用
いているから、ホイートストンブリッジ回路による出力
電圧の温度特性に応じて、−側の出力端子を零点温度補
償用抵抗の高圧側または低圧側のいずれかに選択するこ
とにより、当該零点温度補償用抵抗の抵抗値と温度係数
を適当に決定すれば、出力電圧の温度補償を簡単に行う
ことができる。At this time, since the zero-point temperature compensation resistor uses a resistor whose resistance value changes linearly with positive or negative characteristics with respect to the ambient temperature, the negative side will change depending on the temperature characteristics of the output voltage from the Wheatstone bridge circuit. Temperature compensation of the output voltage can be easily performed by selecting the output terminal of either the high voltage side or the low voltage side of the zero point temperature compensation resistor and appropriately determining the resistance value and temperature coefficient of the zero point temperature compensation resistor. can be done.
[実施例]
以下、本発明の実施例を第1図ないし第8図を参照しつ
つ説明する。[Example] Hereinafter, an example of the present invention will be described with reference to FIGS. 1 to 8.
図において、1は例えば5US630等からなる金属製
のダイヤフラムで、該ダイヤフラム1は薄肉円板状の起
歪部IAと、該起歪部IAの外周に厚内円筒状に一体に
形成された非起歪部IBとからなっており、図中の上側
面は平坦な膜形成面ICになっている。In the figure, reference numeral 1 denotes a metal diaphragm made of, for example, 5US630, and the diaphragm 1 includes a thin disc-shaped strain-generating portion IA and a thick cylindrical non-diaphragm integrally formed on the outer periphery of the strain-generating portion IA. The upper side surface in the figure is a flat film forming surface IC.
2は前記ダイヤフラム1の膜形成面Ic上に形成された
絶縁膜で、該絶縁膜2は例えばS、02S、C,S、N
、等を用いて真空蒸着法、スパッタ法等の適宜の成膜技
術によって薄膜状に形成されている。3A、3B、3C
,3Dは前記起歪部IA内に位置して該絶縁膜2上に配
設された4個の半導体歪ゲージ(以下、全体として歪ゲ
ージ3という)で、該歪ゲージ3は例えばP−CVD法
によって絶縁膜2上にリンまたはホウ素の不純物をドー
ピングしたゲージ用ケイ素薄膜を形成し、これをホトリ
ソグラフィ法により薄膜ピエゾ抵抗素子としてパターン
形成したものからなっている。Reference numeral 2 denotes an insulating film formed on the film forming surface Ic of the diaphragm 1, and the insulating film 2 includes, for example, S, 02S, C, S, N
, etc., and is formed into a thin film by an appropriate film forming technique such as a vacuum evaporation method or a sputtering method. 3A, 3B, 3C
, 3D are four semiconductor strain gauges (hereinafter referred to as strain gauges 3 as a whole) located in the strain generating part IA and disposed on the insulating film 2, and the strain gauges 3 are made of, for example, P-CVD. A silicon thin film for a gauge doped with phosphorus or boron impurities is formed on an insulating film 2 by a method, and this is patterned as a thin film piezoresistive element by a photolithography method.
4A、4B、4C,4D、4E、4Fは前記歪ゲージ3
A〜3Dを接続してホイートストンブリッジ回路を構成
するための薄膜導体(以下、全体として薄膜導体4とい
う)で、4Aは歪ゲージ3Aの一端側と第4の歪ゲージ
3Dの他端側に接続された第1の薄膜導体、4Bは該第
1の歪ゲージ3Aの他端側に接続された第2の薄膜導体
、4Cは第2の歪ゲージ3Bの一端側に接続された第3
の薄膜導体、4Dは該第2の歪ゲージ3Bの他端側と第
3の歪ゲージ3Cの一端側に接続された第4の薄膜導体
、4Eは該第3の歪ゲージ3Cの他端側に接続された第
5の薄膜導体、4Fは第4の歪ゲージ3Dの一端側に接
続された第6の薄膜導体をそれぞれ示し、その外側端部
は接続用端子部5A、5B、5C,5D、5E、5Fと
して形成されている。4A, 4B, 4C, 4D, 4E, 4F are the strain gauges 3
A thin film conductor (hereinafter referred to as the thin film conductor 4 as a whole) for connecting A to 3D to form a Wheatstone bridge circuit, and 4A is connected to one end of the strain gauge 3A and the other end of the fourth strain gauge 3D. 4B is a second thin film conductor connected to the other end of the first strain gauge 3A, and 4C is a third thin film conductor connected to one end of the second strain gauge 3B.
4D is a fourth thin film conductor connected to the other end of the second strain gauge 3B and one end of the third strain gauge 3C, and 4E is the other end of the third strain gauge 3C. The fifth thin film conductor 4F is connected to one end of the fourth strain gauge 3D, and the outer end thereof is connected to the connection terminal portions 5A, 5B, 5C, 5D. , 5E, and 5F.
ここで、前記薄膜導体4は絶縁膜2上に真空蒸着法、ス
パッタ法等を用いて例えば金、アルミニウム、銅等の良
導体材料によって形成されている。そして、前記歪ゲー
ジ3と薄膜導体4はs、。Here, the thin film conductor 4 is formed of a good conductive material such as gold, aluminum, copper, etc. on the insulating film 2 using a vacuum deposition method, a sputtering method, or the like. The strain gauge 3 and the thin film conductor 4 are s.
2膜、S+sN−膜からなるパッシベーション膜6によ
って一体的に覆われている。It is integrally covered with a passivation film 6 consisting of two films and an S+sN- film.
なお、上記構成は従来技術による応力センサの基本的構
成と格別変わるところがない。Note that the above configuration is not particularly different from the basic configuration of a stress sensor according to the prior art.
次に、7は例えば合成樹脂製のプリント回路基板等とし
て有蓋筒状に形成された回路基板で、該回路基板7はパ
ッシベーション膜6を覆うようにして絶縁膜2を介して
ダイヤフラム1上に接着等の手段で固着されている。そ
して、回路基板7の天面部7Aには接続用端子部5A〜
5Fに対応した位置に6箇所配線挿通孔8.8.・・・
が穿設されまた天面部7Aの表面には後述のチップリニ
アサーミスタ9、チップ抵抗11が設けられている他に
、その表面または裏面にはモノリシックIC化された半
導体素子、抵抗素子等の回路部品(図示せず)が搭載さ
れるようになっている。Next, reference numeral 7 denotes a circuit board formed in the shape of a covered tube, such as a printed circuit board made of synthetic resin, and the circuit board 7 is bonded onto the diaphragm 1 via the insulating film 2 so as to cover the passivation film 6. It is fixed by means such as. The top surface 7A of the circuit board 7 has connection terminal portions 5A to 5A.
6 wiring insertion holes at positions corresponding to 5F 8.8. ...
In addition, a chip linear thermistor 9 and a chip resistor 11, which will be described later, are provided on the surface of the top surface portion 7A, and circuit components such as monolithic IC semiconductor elements and resistance elements are provided on the front or back surface. (not shown) is installed.
また、9は前記回路基板7の天面部7Aの表面側に設け
られた零点温度補償用抵抗としてのチップリニアサーミ
スタ(以下、リニアサーミスタ9という)で、該リニア
サーミスタ9は温度変化に対して正特性をもって直線的
に抵抗変化する温度依存性の高い正特性リニアサーミス
タとして構成されている。そして、前記リニアサーミス
タ9は一対の配線挿通孔8,8に挿通されたボンデング
ワイヤ等のリード線10A、IOBを介して接続用端子
部5B、5C間に接続されている。Further, reference numeral 9 denotes a chip linear thermistor (hereinafter referred to as linear thermistor 9) as a zero point temperature compensation resistor provided on the surface side of the top surface portion 7A of the circuit board 7, and the linear thermistor 9 has a positive resistance against temperature changes. It is constructed as a highly temperature-dependent positive characteristic linear thermistor that changes resistance linearly. The linear thermistor 9 is connected between the connection terminal portions 5B and 5C via lead wires 10A and IOB, such as bonding wires, which are inserted into the pair of wire insertion holes 8, 8.
一方、11は前述のリニアサーミスタ9と同様に回路基
板7の天面部7Aの表面側に設けられた零点調整用抵抗
としてのチップ抵抗で、該チップ抵抗11は温度変化に
対して抵抗変化しない、即ち温度依存性が極めて小さ(
、かつレーザトリミング可能な抵成体として構成されて
いる。そして、前記チップ抵抗11は一対の配線挿通孔
8,8に挿通されたリード線12A、12Bを介して接
続用端子部5F、5B間に接続されている。On the other hand, 11 is a chip resistor as a zero point adjustment resistor provided on the surface side of the top surface portion 7A of the circuit board 7, similar to the linear thermistor 9 described above, and the chip resistor 11 does not change its resistance with respect to temperature changes. In other words, the temperature dependence is extremely small (
, and is configured as a laser trimmable resistor. The chip resistor 11 is connected between the connecting terminal portions 5F and 5B via lead wires 12A and 12B inserted through a pair of wiring insertion holes 8 and 8.
さらに、13はリード線14を介して接続用端子部5A
に接続された電源端子、15はリード線16を介して接
続されたアース端子を示す。そして、17A、17Bは
リニアサーミスタ90両端に接続された一側の出力端子
で、出力端子17Aはリニアサーミスタ9の高圧側(電
源端子13側)に位置する高圧側出力端子、出力端子1
7Bはリニアサーミスタ9の低圧側(アース端子15側
)に位置する低圧側出力端子である。また18A18B
はチップ抵抗11の両端に接続された他側の出力端子で
、出力端子18Aはチップ抵抗11の高圧側(電源端子
13側)に位置する高圧側出力端子、出力端子18Bは
チップ抵抗11の低圧側(アース端子15側)に位置す
る低圧側出力端子である。Furthermore, 13 is a connecting terminal portion 5A via a lead wire 14.
15 indicates a ground terminal connected via a lead wire 16. 17A and 17B are one side output terminals connected to both ends of the linear thermistor 90, and the output terminal 17A is a high voltage side output terminal located on the high voltage side (power supply terminal 13 side) of the linear thermistor 9, and the output terminal 1
7B is a low voltage side output terminal located on the low voltage side (earth terminal 15 side) of the linear thermistor 9. Also 18A18B
is the output terminal on the other side connected to both ends of the chip resistor 11, the output terminal 18A is the high voltage side output terminal located on the high voltage side (power supply terminal 13 side) of the chip resistor 11, and the output terminal 18B is the low voltage side output terminal of the chip resistor 11. This is a low voltage side output terminal located on the ground terminal 15 side (earth terminal 15 side).
本実施例はこのように構成されるが、次に零点温度補償
用抵抗であるリニアサーミスタ9の抵抗値および温度係
数の選択方法と、零点調整用抵抗であるチップ抵抗11
の抵抗値の選択方法について述べる。The present embodiment is configured as described above, but next we will explain how to select the resistance value and temperature coefficient of the linear thermistor 9, which is the zero-point temperature compensation resistor, and the chip resistor 11, which is the zero-point adjustment resistor.
This section describes how to select the resistance value of .
第1に、リニアサーミスタ9とチップ抵抗11を除いた
状態で、−側の出力端子17Aと17Bを短絡させると
共に、他側の出力端子18Aと18Bを短絡させ、歪ゲ
ージ3A〜3Dのみによるブリッジ回路を組み、電源端
子13とアース端子15との間に所定の電圧を印加した
場合に、各歪ゲージ3A〜3Dの抵抗値、温度係数が既
知であるならば、−側の出力端子17A、17B側と他
側の出力端子18A、18B側との間から出力される出
力電圧は、容易に計算することができる。First, with the linear thermistor 9 and chip resistor 11 removed, the - side output terminals 17A and 17B are short-circuited, and the other side output terminals 18A and 18B are short-circuited, and a bridge is created using only the strain gauges 3A to 3D. When a circuit is assembled and a predetermined voltage is applied between the power supply terminal 13 and the earth terminal 15, if the resistance value and temperature coefficient of each strain gauge 3A to 3D are known, the - side output terminal 17A, The output voltage output between the 17B side and the other output terminals 18A and 18B can be easily calculated.
この計算の結果、ブリッジ回路による出力電圧の温度特
性が第5図中の実線Aに示すように、温度上昇に対して
正方向に変化する場合には、実線Aによる温度特性な矢
示a方向に下げ第5図中の点線Bに示すような温度に影
響されない出力電圧とする必要がある。このため、リニ
アサーミスタ9を回路基板7上に実装するとき、低圧側
出力端子17Bをブリッジ回路の出力端子として選択す
る(第6図参照)。これにより、温度が上昇したとき正
特性をもつリニアサーミスタ9の抵抗値が高くなるよう
に変化するから、分圧比との関係で零点温度を点線Bの
ように一定値に保持することができる。同様に、ブリッ
ジ回路による出力電圧の温度特性が第7図中の実線Cに
示すように、温度上昇に対して負方向に変化する場合に
は、実線Cによる温度特性な矢示C方向に上げ、第7図
中の点線Bに示すような温度に影響されない出力電圧と
する必要があるから、高圧側出力端子17Aをブリッジ
回路の出力端子として選択する(第8図参照)。かくし
て、リニアサーミスタ9側に位置する一側の出力端子1
7A、17Bについての使用端子が決定される。As a result of this calculation, if the temperature characteristics of the output voltage from the bridge circuit change in the positive direction with respect to temperature rise, as shown by the solid line A in FIG. It is necessary to lower the output voltage to an output voltage that is not affected by temperature as shown by the dotted line B in FIG. Therefore, when the linear thermistor 9 is mounted on the circuit board 7, the low voltage side output terminal 17B is selected as the output terminal of the bridge circuit (see FIG. 6). As a result, when the temperature rises, the resistance value of the linear thermistor 9 having positive characteristics increases, so that the zero point temperature can be maintained at a constant value as indicated by the dotted line B in relation to the partial pressure ratio. Similarly, if the temperature characteristics of the output voltage from the bridge circuit change in the negative direction with respect to temperature rise, as shown by the solid line C in FIG. Since it is necessary to obtain an output voltage that is not affected by temperature as shown by the dotted line B in FIG. 7, the high voltage side output terminal 17A is selected as the output terminal of the bridge circuit (see FIG. 8). Thus, one output terminal 1 located on the linear thermistor 9 side
The terminals to be used for 7A and 17B are determined.
第2に、所定の常温である抵抗値(例えば100Ω)を
もったリニアサーミスタをリード線10A、IOB間に
接続したと仮定した場合に、ブリッジ回路による出力電
圧がO■になるように、零点調整用抵抗であるチップ抵
抗11の抵抗値を計算して選択すると共に、他側の出力
端子18A。Second, assuming that a linear thermistor with a resistance value (for example, 100Ω) at a predetermined room temperature is connected between the lead wire 10A and IOB, the zero point should be set so that the output voltage from the bridge circuit is O■. Calculate and select the resistance value of the chip resistor 11, which is an adjustment resistor, and the output terminal 18A on the other side.
18Bのうちから使用する出力端子を決定する。The output terminal to be used is determined from among the 18B.
第3に、前述した計算により選択されたチップ抵抗11
とを含んでなるブリッジ回路を所定の高温とした場合に
、当該ブリッジ回路からの出力電圧が0■となるような
リニアサーミスタの抵抗値を計算する。なお、この抵抗
値計算は、チップ抵抗11には温度依存性がな(、また
歪ゲージ3A〜3Dの抵抗値、温度係数が既知であるこ
とから容易に行うことができる。そして、この計算によ
り求めた所定高温時のリニアサーミスタの抵抗値と、所
定常温時のリニアサーミスタの抵抗値(例えば、100
Ω)との抵抗差と温度差から、実際に使用すべきリニア
サーミスタ9の温度係数を算出する。Third, the chip resistor 11 selected by the calculation described above.
Calculate the resistance value of the linear thermistor such that the output voltage from the bridge circuit becomes 0 when the bridge circuit including the bridge circuit is heated to a predetermined high temperature. Note that this resistance value calculation can be easily performed because the chip resistor 11 has no temperature dependence (and the resistance values and temperature coefficients of the strain gauges 3A to 3D are known. The resistance value of the linear thermistor at a predetermined high temperature and the resistance value of the linear thermistor at a predetermined normal temperature (for example, 100
The temperature coefficient of the linear thermistor 9 to be actually used is calculated from the resistance difference between the linear thermistor 9 and the temperature difference.
以上の計算手順により、ブリッジ回路全体としての使用
端子、リニアサーミスタ9の抵抗値と温度係数、チップ
抵抗11の抵抗値が計算から求められる。According to the above calculation procedure, the terminals to be used for the entire bridge circuit, the resistance value and temperature coefficient of the linear thermistor 9, and the resistance value of the chip resistor 11 are calculated.
そこで、このようにして選択されたリニアサーミスタ9
を回路基板7に実装し、リード線10A10Bを介して
接続用端子部5B、5Cに接続すると共に、チップ抵抗
11を回路基板7に実装し、リード線12A、12Bを
介して接続用端子部5F、5Eに接続すればよい。Therefore, the linear thermistor 9 selected in this way
is mounted on the circuit board 7 and connected to the connection terminal parts 5B and 5C via the lead wires 10A and 10B, and a chip resistor 11 is mounted on the circuit board 7 and connected to the connection terminal part 5F via the lead wires 12A and 12B. , 5E.
その後、電源端子13とアース端子15との間に所定の
電圧を印加し、−側の出力端子17A。After that, a predetermined voltage is applied between the power supply terminal 13 and the earth terminal 15, and the - side output terminal 17A is applied.
17Bと、他側の出力端子18A、18Bとのうち、前
述のようにして決定したいずれか一方、例えば出力端子
17Aと18Aをそれぞれの出力端子とし、当該出力端
子17A、18A間の出力電圧を計測する。そして、零
点の微調整が必要である場合にはチップ抵抗11にレー
ザトリミングを施せばよい。17B and the output terminals 18A and 18B on the other side, one of which is determined as described above, for example, the output terminals 17A and 18A, is used as the respective output terminal, and the output voltage between the output terminals 17A and 18A is set as the respective output terminal. measure. If fine adjustment of the zero point is required, the chip resistor 11 may be laser trimmed.
前述のようにして零点温度が補償された本実施例の応力
センサは、ダイヤフラム1の起歪部IAに油圧力等の負
荷が作用して該起歪部IAが歪むと、歪ゲージ3A〜3
Dの電気抵抗が変化し、使用する出力端子17A−18
A間に負荷に応じた出力電圧を発生するもので、高精度
な応力測定が可能となる。In the stress sensor of this embodiment in which the zero point temperature is compensated as described above, when a load such as hydraulic pressure acts on the strain-generating portion IA of the diaphragm 1 and the strain-generating portion IA is distorted, the strain gauges 3A to 3
The electrical resistance of D changes, and the output terminals 17A-18 to be used
It generates an output voltage between A and A according to the load, making it possible to measure stress with high precision.
また、本実施例による零点温度補償用抵抗はチップリニ
アサーミスタ9を使用し、当該サーミスタ9は絶縁膜2
上ではな(回路基板7に実装すればよいものであるから
、部品点数が少なくてすみ、かつ製造工程を大幅に縮減
することができる。In addition, the zero point temperature compensation resistor according to this embodiment uses a chip linear thermistor 9, and the thermistor 9 has an insulating film 2.
(Since it only needs to be mounted on the circuit board 7, the number of parts can be reduced, and the manufacturing process can be significantly reduced.
しかも、前記チップリニアサーミスタ9は温度変化に対
してリニア特性を有する固体素子を用いることができる
から、素子の選択が容易となる。Moreover, since the chip linear thermistor 9 can be a solid element having linear characteristics against temperature changes, the element can be easily selected.
さらに、リニアサーミスタ9とチップ抵抗11の抵抗値
、温度係数等は簡単な計算手順によって決定し、所定の
特性をもったものも選択することができるから、零点温
度補償のため調整工程を簡略化することができる。Furthermore, the resistance values, temperature coefficients, etc. of the linear thermistor 9 and chip resistor 11 can be determined by simple calculation procedures, and those with predetermined characteristics can be selected, simplifying the adjustment process for zero point temperature compensation. can do.
なお、実施例では零点温度補償用抵抗として正特性をも
ったチップリニアサーミスタ9を例示したが、温度変化
に対して負特性をもったチップリニアサーミスタを用い
てもよく、また温度依存性の高いリニア特性を有する抵
抗体であればサーミスタに限るものではなく、例えば厚
膜抵抗体を用いてもよい。In the embodiment, a chip linear thermistor 9 with positive characteristics was used as the zero point temperature compensation resistor, but a chip linear thermistor with negative characteristics with respect to temperature changes may also be used. The resistor is not limited to a thermistor as long as it has linear characteristics; for example, a thick film resistor may be used.
また、零点調整用抵抗として温度依存性の極めて小さい
チップ抵抗11を例示したが、温度依存性が小さくレー
ザトリミング可能な抵抗体であればよいもので、例えば
厚膜または薄膜の抵抗体としてもよく、一方金属被膜固
定抵抗等を用いてもよい。Furthermore, although the chip resistor 11 with extremely low temperature dependence is shown as an example of the zero point adjustment resistor, any resistor that has low temperature dependence and can be laser trimmed may be used, for example, a thick film or thin film resistor may be used. , on the other hand, a fixed metal film resistor or the like may be used.
さらに、実施例ではチップリニアサーミスタ9、チップ
抵抗11を回路基板7の表面に設けるものとして述べた
が、その裏面に設けてもよいことは勿論である。Further, in the embodiment, the chip linear thermistor 9 and the chip resistor 11 have been described as being provided on the front surface of the circuit board 7, but it goes without saying that they may be provided on the back surface thereof.
本発明に係る応力センサは以上詳細に述べた如くであっ
て、ダイヤフラムとは別個の回路基板に零点温度補償用
抵抗と零点調整用抵抗を設ける構成としたから部品点数
が少な(てすむと共に、製造工程を大幅に短縮すること
ができ、またこれらの抵抗の抵抗値、温度係数等は簡単
な計算手順によって決定することができるから、零点温
度調整工程を簡略化することができ、さらに零点温度補
償の精度を高めることができるから、応力計測精度を向
上させることができる等の効果を奏する。As described in detail above, the stress sensor according to the present invention has a structure in which the zero-point temperature compensation resistor and the zero-point adjustment resistor are provided on a circuit board separate from the diaphragm, so that the number of parts is small, and The manufacturing process can be significantly shortened, and the resistance value, temperature coefficient, etc. of these resistors can be determined by simple calculation procedures, so the zero point temperature adjustment process can be simplified, and the zero point temperature Since the accuracy of compensation can be improved, the stress measurement accuracy can be improved.
第1図ないし第6図は本発明の実施例に係り、第1図は
本実施例による応力センサの縦断面図、第2図は回路基
板とパッシベーション膜を除去した状態で示す応力セン
サの正面図、第3図は第2図を歪ゲージの結線回路とし
て示す回路図、第4図は第3図の回路に零点温度補償用
抵抗と零点調整用抵抗を結線した状態を示す回路図、第
5図は零点温度調整前の出力電圧が正特性である場合を
示す線図、第6図は第5図の場合の出力端子の選択状態
を示す回路図、第7図は零点温度調整前の出力電圧が負
特性である場合を示す線図、第8図は第7図の場合の出
力端子の選択状態を示す回路図、第9図は従来技術によ
る応力センサのブリッジ回路を示す回路図である。
l・・・ダイヤフラム、IA・・・起歪部、IC・・・
膜形成面、2・・・絶縁膜、3A〜3D・・・半導体歪
ゲージ4A〜4E・・・薄膜導体、5A〜5F・・・接
続用端子部、7・・・回路基板、8・・・配線挿通孔、
9・・・チップリニアサーミスタ(零点温度補償用抵抗
)、10A、IOB、12A、12B、14.16・・
・リード線、11・・・チップ抵抗(零点調整用抵抗)
、13・・・電源端子、15・・・アース端子、17A
、17B・・・−側の出力端子、18A、18B・・・
他側の出力端子。
特許出願人 日立建機株式会社
代理人弁理士 広 瀬 和 彦
第
図
第
図
第
図
′、罰度
會
第
図
第
図
屓fLt
第
図1 to 6 relate to embodiments of the present invention, FIG. 1 is a longitudinal sectional view of the stress sensor according to the embodiment, and FIG. 2 is a front view of the stress sensor with the circuit board and passivation film removed. Figure 3 is a circuit diagram showing Figure 2 as a strain gauge connection circuit, Figure 4 is a circuit diagram showing the circuit in Figure 3 with a zero point temperature compensation resistor and a zero point adjustment resistor connected, and Figure 3 is a circuit diagram showing Figure 2 as a strain gauge connection circuit. Figure 5 is a diagram showing the case where the output voltage has positive characteristics before zero point temperature adjustment, Figure 6 is a circuit diagram showing the selection state of the output terminal in the case of Figure 5, and Figure 7 is a diagram showing the case where the output voltage has positive characteristics before zero point temperature adjustment. FIG. 8 is a diagram showing the case where the output voltage has a negative characteristic; FIG. 8 is a circuit diagram showing the selection state of the output terminal in the case of FIG. 7; FIG. 9 is a circuit diagram showing a bridge circuit of a stress sensor according to the prior art. be. l... diaphragm, IA... strain generating part, IC...
Film formation surface, 2... Insulating film, 3A to 3D... Semiconductor strain gauge 4A to 4E... Thin film conductor, 5A to 5F... Connection terminal portion, 7... Circuit board, 8...・Wiring insertion hole,
9...Chip linear thermistor (resistance for zero point temperature compensation), 10A, IOB, 12A, 12B, 14.16...
・Lead wire, 11...Chip resistor (resistance for zero point adjustment)
, 13...Power terminal, 15...Earth terminal, 17A
, 17B... - side output terminal, 18A, 18B...
Output terminal on the other side. Patent applicant: Hitachi Construction Machinery Co., Ltd. Patent attorney Kazuhiko Hirose
Claims (3)
上に設けた絶縁膜と、該絶縁膜上に設けられた複数の半
導体歪ゲージと、該各半導体歪ゲージを接続してホイー
トストンブリッジ回路を構成すべく前記絶縁膜上に設け
られた複数の導体とを備えた応力センサにおいて、前記
ダイヤフラムには前記各半導体歪ゲージ上に位置して回
路基板を設け、該回路基板には温度依存性の大きな抵抗
体からなる零点温度補償用抵抗と温度依存性の小さな抵
抗体からなる零点調整用抵抗とを設け、該零点温度補償
用抵抗と零点調整用抵抗と前記各導体とをリード線によ
って接続し、零点温度の補償されたホイートストンブリ
ッジ回路を構成したことを特徴とする応力センサ。(1) A Wheatstone bridge circuit is constructed by connecting a diaphragm having a strain-generating portion, an insulating film provided on the diaphragm, a plurality of semiconductor strain gauges provided on the insulating film, and each of the semiconductor strain gauges. In the stress sensor, the diaphragm is provided with a circuit board located above each of the semiconductor strain gauges, and the circuit board includes a conductor having a large temperature dependence. A zero point temperature compensation resistor made of a resistor and a zero point adjustment resistor made of a resistor with small temperature dependence are provided, and the zero point temperature compensation resistor, the zero point adjustment resistor, and each of the conductors are connected by a lead wire, A stress sensor comprising a Wheatstone bridge circuit with zero point temperature compensation.
的に抵抗変化する正特性または負特性のリニアサーミス
タであり、零点調整用抵抗はレーザトリミング可能なチ
ップ抵抗または厚膜抵抗である請求項(1)に記載の応
力センサ。(2) The zero point temperature compensation resistor is a linear thermistor with positive or negative characteristics whose resistance changes linearly with temperature changes, and the zero point adjustment resistor is a chip resistor or thick film resistor that can be laser trimmed. The stress sensor according to item (1).
償用抵抗側を一側の出力端子とし、零点調整用抵抗側を
他側の出力端子としたとき、零点温度調整前の出力電圧
の温度特性の正、負に応じて前記零点温度補償用抵抗の
高圧側または低圧側のいずれか一方を一側の出力端子と
なすようにした請求項(1)に記載の応力センサ。(3) In the Wheatstone bridge circuit, when the zero-point temperature compensation resistance side is used as one output terminal and the zero-point adjustment resistance side is used as the other output terminal, the temperature characteristics of the output voltage before zero-point temperature adjustment are , the stress sensor according to claim 1, wherein either the high voltage side or the low voltage side of the zero point temperature compensation resistor is configured as one output terminal depending on the negative value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25372590A JPH04131721A (en) | 1990-09-21 | 1990-09-21 | Stress sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25372590A JPH04131721A (en) | 1990-09-21 | 1990-09-21 | Stress sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04131721A true JPH04131721A (en) | 1992-05-06 |
Family
ID=17255278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25372590A Pending JPH04131721A (en) | 1990-09-21 | 1990-09-21 | Stress sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04131721A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000515623A (en) * | 1995-12-04 | 2000-11-21 | ソシエテ・ナシオナル・デテユード・エ・ドウ・コンストリユクシオン・ドウ・モトール・ダヴイアシオン、“エス.エヌ.ウ.セ.エム.アー.” | Wheatstone bridge to correct temperature gradient between bridge main resistance and its application in pressure sensor with strain gauge |
EP1496344A2 (en) * | 2003-07-09 | 2005-01-12 | Austriamicrosystems AG | Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal |
JP2006105617A (en) * | 2004-09-30 | 2006-04-20 | Mitsumi Electric Co Ltd | Triaxial acceleration sensor and its manufacturing method |
CN103983396A (en) * | 2014-05-22 | 2014-08-13 | 北京航天易联科技发展有限公司 | Hammer type sensor |
-
1990
- 1990-09-21 JP JP25372590A patent/JPH04131721A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000515623A (en) * | 1995-12-04 | 2000-11-21 | ソシエテ・ナシオナル・デテユード・エ・ドウ・コンストリユクシオン・ドウ・モトール・ダヴイアシオン、“エス.エヌ.ウ.セ.エム.アー.” | Wheatstone bridge to correct temperature gradient between bridge main resistance and its application in pressure sensor with strain gauge |
EP1496344A2 (en) * | 2003-07-09 | 2005-01-12 | Austriamicrosystems AG | Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal |
DE10331096A1 (en) * | 2003-07-09 | 2005-02-10 | Austriamicrosystems Ag | Integrated semiconductor device and method for generating a pressure-dependent signal and method for generating a temperature-dependent signal |
EP1496344A3 (en) * | 2003-07-09 | 2008-02-06 | Austriamicrosystems AG | Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal |
DE10331096B4 (en) * | 2003-07-09 | 2014-02-13 | Austriamicrosystems Ag | Integrated semiconductor device and method |
JP2006105617A (en) * | 2004-09-30 | 2006-04-20 | Mitsumi Electric Co Ltd | Triaxial acceleration sensor and its manufacturing method |
CN103983396A (en) * | 2014-05-22 | 2014-08-13 | 北京航天易联科技发展有限公司 | Hammer type sensor |
CN103983396B (en) * | 2014-05-22 | 2016-06-29 | 北京航天易联科技发展有限公司 | A kind of hammer sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0664456B1 (en) | Acceleration sensor | |
JP3071202B2 (en) | Semiconductor pressure sensor amplification compensation circuit | |
US4333349A (en) | Binary balancing apparatus for semiconductor transducer structures | |
EP0053337B1 (en) | Load cell and method of manufacturing the same | |
US4299130A (en) | Thin film strain gage apparatus with unstrained temperature compensation resistances | |
JPH038482B2 (en) | ||
US6870236B2 (en) | Integrated resistor network for multi-functional use in constant current or constant voltage operation of a pressure sensor | |
JPH0777266B2 (en) | Semiconductor strain detector | |
EP1197737A1 (en) | Strain gauge | |
JPH063389B2 (en) | Fluid flow measuring device | |
US6718830B1 (en) | Customized span compensation of SOI pressure sensor | |
US5184520A (en) | Load sensor | |
KR101193501B1 (en) | Mathod For Manufacturing ESP Pressure Sensor And The Same Pressure Sensor | |
JP2002527767A (en) | Circuit arrangement for temperature non-linearity compensation of the characteristic curve of a piezoresistive measuring resistor connected in a bridge circuit | |
JPH04131721A (en) | Stress sensor | |
JPH0350424B2 (en) | ||
JP4710119B2 (en) | Sensor circuit | |
JPH01202601A (en) | Metal thin film resistance strain gauge | |
JPH0542613B2 (en) | ||
JPH01167623A (en) | Stress sensor | |
JP2674198B2 (en) | Zero adjustment circuit for semiconductor pressure sensor | |
JPH0125425B2 (en) | ||
JPS6239927B2 (en) | ||
US11768121B2 (en) | Pressure sensor with trim resistors | |
JP3140648B2 (en) | Semiconductor sensor |