JPH06339274A - ダイオード整流回路の順方向電圧降下補正回路 - Google Patents
ダイオード整流回路の順方向電圧降下補正回路Info
- Publication number
- JPH06339274A JPH06339274A JP12299493A JP12299493A JPH06339274A JP H06339274 A JPH06339274 A JP H06339274A JP 12299493 A JP12299493 A JP 12299493A JP 12299493 A JP12299493 A JP 12299493A JP H06339274 A JPH06339274 A JP H06339274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- voltage
- rectifier circuit
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】その構成ダイオードにおける順方向電圧降下を
簡易な回路構成により補正し交流整流回路の出力電圧特
性の改善を図る。 【構成】整流回路１のダイオードと同一特性を有する補
正用ダイオードＤSに対し前記整流回路のアーム電流Ｉ
DF1 に対応する大きさの電流ＩDF2 を通電し増幅器ＯＰ
1 等からなる第１の演算増幅器を介して補正用電圧Ｖ
DF1 を得ると共に、前記整流回路の直流出力電圧ＶDCO
の分圧電圧ＶDC1 と前記電圧ＶDF1 との加算を増幅器Ｏ
Ｐ2 等からなる第２の演算増幅器において行い、この演
算増幅器の出力電圧ＶO を以て所要の整流回路出力電圧
となす。但しダイオードＤS の直列数と第１の演算増幅
器のゲインと前記電圧ＶDCO の分圧比とは、前記両電圧
ＶDC1 とＶDF1 とが同一レベルにて加算される様に相互
に調整されるものとする。
簡易な回路構成により補正し交流整流回路の出力電圧特
性の改善を図る。 【構成】整流回路１のダイオードと同一特性を有する補
正用ダイオードＤSに対し前記整流回路のアーム電流Ｉ
DF1 に対応する大きさの電流ＩDF2 を通電し増幅器ＯＰ
1 等からなる第１の演算増幅器を介して補正用電圧Ｖ
DF1 を得ると共に、前記整流回路の直流出力電圧ＶDCO
の分圧電圧ＶDC1 と前記電圧ＶDF1 との加算を増幅器Ｏ
Ｐ2 等からなる第２の演算増幅器において行い、この演
算増幅器の出力電圧ＶO を以て所要の整流回路出力電圧
となす。但しダイオードＤS の直列数と第１の演算増幅
器のゲインと前記電圧ＶDCO の分圧比とは、前記両電圧
ＶDC1 とＶDF1 とが同一レベルにて加算される様に相互
に調整されるものとする。
Description
【０００１】
【産業上の利用分野】この発明はダイオードによるブリ
ッジ構成をなす交流全波整流回路の出力電圧におけるダ
イオード順方向電圧降下分の補正回路に関する。
ッジ構成をなす交流全波整流回路の出力電圧におけるダ
イオード順方向電圧降下分の補正回路に関する。
【０００２】
【従来の技術】従来、交流全波整流回路としては，例え
ば三相交流入力を対象として，図４の回路図に例示する
もの、或いは単相交流入力を対象として図５の回路図に
例示するものが知られている。また図６は図４に示す回
路における入出力電圧の波形図である。なお図５に示す
回路はその３組の組み合わせにより三相交流入力の全波
整流回路を構成することができるものである。
ば三相交流入力を対象として，図４の回路図に例示する
もの、或いは単相交流入力を対象として図５の回路図に
例示するものが知られている。また図６は図４に示す回
路における入出力電圧の波形図である。なお図５に示す
回路はその３組の組み合わせにより三相交流入力の全波
整流回路を構成することができるものである。
【０００３】先ず図４において、１はダイオードＤ1 〜
Ｄ6 によるブリッジ構成をなす三相全波の整流回路であ
り、各線間電圧をＶACとする三相交流電圧を入力として
直流電圧ＶDCO を出力するものである。またＲ3 とＶＲ
とはそれぞれ（固定）抵抗と可変抵抗とであり両者の直
列接続は前記電圧ＶDCO に対する可変分圧回路を形成
し、各々その直列数を１とする前記各ダイオードの順方
向電圧降下ＶF に応じて直流出力電圧ＶO を調整するも
のである。
Ｄ6 によるブリッジ構成をなす三相全波の整流回路であ
り、各線間電圧をＶACとする三相交流電圧を入力として
直流電圧ＶDCO を出力するものである。またＲ3 とＶＲ
とはそれぞれ（固定）抵抗と可変抵抗とであり両者の直
列接続は前記電圧ＶDCO に対する可変分圧回路を形成
し、各々その直列数を１とする前記各ダイオードの順方
向電圧降下ＶF に応じて直流出力電圧ＶO を調整するも
のである。
【０００４】次に図６において、図６（イ）は各ピーク
値をＶACP とする前記三相交流電圧ＶACの変化模様を示
し、図６（ロ）は前記整流回路の出力する直流電圧Ｖ
DCO の変化模様を示す。ここに前記直流電圧ＶDCO は、
整流回路１のアーム電流通電経路において対をなす上下
両アームを構成するダイオード，例えばＤ1 とＤ6 との
順方向電圧降下の和２ＶF を前記ピーク電圧ＶACP より
減じたものとして図６（ロ）実線の如く得られる。なお
前記電圧降下ＶF を零と仮定した理想状態における前記
直流電圧ＶDCO を図中一点鎖線で示す。
値をＶACP とする前記三相交流電圧ＶACの変化模様を示
し、図６（ロ）は前記整流回路の出力する直流電圧Ｖ
DCO の変化模様を示す。ここに前記直流電圧ＶDCO は、
整流回路１のアーム電流通電経路において対をなす上下
両アームを構成するダイオード，例えばＤ1 とＤ6 との
順方向電圧降下の和２ＶF を前記ピーク電圧ＶACP より
減じたものとして図６（ロ）実線の如く得られる。なお
前記電圧降下ＶF を零と仮定した理想状態における前記
直流電圧ＶDCO を図中一点鎖線で示す。
【０００５】また図５は、高ゲイン，高入力抵抗の増幅
器に負帰還ループを組み合わせ前記ダイオード順方向電
圧降下の影響を低減させる如く構成した単相交流の全波
整流回路を示すものであり、ＯＰ3 は上記の如き増幅
器、Ｄ7 とＤ8 とはダイオード、ＲI4，ＲI5，ＲF3はそ
れぞれ抵抗であり、ＲI4＝ＲF3、ＲI5≫ＲI4の如く設定
されるものである。
器に負帰還ループを組み合わせ前記ダイオード順方向電
圧降下の影響を低減させる如く構成した単相交流の全波
整流回路を示すものであり、ＯＰ3 は上記の如き増幅
器、Ｄ7 とＤ8 とはダイオード、ＲI4，ＲI5，ＲF3はそ
れぞれ抵抗であり、ＲI4＝ＲF3、ＲI5≫ＲI4の如く設定
されるものである。
【０００６】
【発明が解決しようとする課題】一般にダイオードに関
しその順方向電圧降下はその順方向電流と周囲温度との
影響を受けて変化する。即ち図７の順方向電圧降下（Ｖ
F ) 対順方向電流（ＩDF）特性図に示す如く、周囲温度
Ｔ1 に対応する特性線Ｌ1 と、Ｔ1 ＞Ｔ2 の関係にある
周囲温度Ｔ2 に対応する特性線Ｌ2 各々において順方向
電圧降下ＶF は順方向電流ＩDFの増加と共に増大し、且
つ前記電圧降下ＶF はその大きさに関してＬ2 ＞Ｌ1 と
なる如く周囲温度の増大と共に減少する。
しその順方向電圧降下はその順方向電流と周囲温度との
影響を受けて変化する。即ち図７の順方向電圧降下（Ｖ
F ) 対順方向電流（ＩDF）特性図に示す如く、周囲温度
Ｔ1 に対応する特性線Ｌ1 と、Ｔ1 ＞Ｔ2 の関係にある
周囲温度Ｔ2 に対応する特性線Ｌ2 各々において順方向
電圧降下ＶF は順方向電流ＩDFの増加と共に増大し、且
つ前記電圧降下ＶF はその大きさに関してＬ2 ＞Ｌ1 と
なる如く周囲温度の増大と共に減少する。
【０００７】従って図４に示す従来の整流回路の如く、
抵抗Ｒ3 と可変抵抗ＶＲとからなる可変分圧回路により
前記整流電圧ＶDCO を分圧し前記電圧降下２ＶF の影響
を実用的に低減した電圧ＶO を得るものは、その周囲温
度或いはダイオード通電電流の変化に対する可変抵抗に
よる調整操作に限界があり、その出力電圧ＶO の精度に
関して或る程度の誤差を許容し得る場合以外の適用は不
適当なものとなる。
抵抗Ｒ3 と可変抵抗ＶＲとからなる可変分圧回路により
前記整流電圧ＶDCO を分圧し前記電圧降下２ＶF の影響
を実用的に低減した電圧ＶO を得るものは、その周囲温
度或いはダイオード通電電流の変化に対する可変抵抗に
よる調整操作に限界があり、その出力電圧ＶO の精度に
関して或る程度の誤差を許容し得る場合以外の適用は不
適当なものとなる。
【０００８】また図５に示す従来の整流回路は、その周
囲温度或いはダイオード通電電流の変化に対し前記の如
き電圧降下２ＶF の影響を極めて小となすことが可能で
あるが、その回路構成が複雑高価なものとならざるを得
ない。上記に鑑みこの発明は、簡易な回路構成により、
その周囲温度或いは通電電流の変化に対して前記の如き
電圧降下の影響を極めて小となし交流整流回路の出力電
圧特性の改善を図り得るダイオード整流回路の順方向電
圧降下補正回路の提供を目的とするものである。
囲温度或いはダイオード通電電流の変化に対し前記の如
き電圧降下２ＶF の影響を極めて小となすことが可能で
あるが、その回路構成が複雑高価なものとならざるを得
ない。上記に鑑みこの発明は、簡易な回路構成により、
その周囲温度或いは通電電流の変化に対して前記の如き
電圧降下の影響を極めて小となし交流整流回路の出力電
圧特性の改善を図り得るダイオード整流回路の順方向電
圧降下補正回路の提供を目的とするものである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明のダイオード整流回路の順方向電圧降下補
正回路においては、 １）その第一の手段として、ブリッジ構成をなす前記整
流回路のダイオードと同一特性を有する補正用ダイオー
ドと抵抗との直列接続回路と、前記補正用ダイオードの
順方向電圧降下を入力とする第１の演算増幅器と、この
演算増幅器の出力電圧と前記整流回路の出力電圧両者の
大きさを加算する第２の演算増幅器とを設け、前記整流
回路のアーム電流の通電経路における各ダイオードの順
方向電圧降下の和と前記アーム電流に対応する大きさの
電流の通電時における前記第１の演算増幅器の出力電圧
の大きさとを等しくなす如く、前記補正用ダイオードの
直列数とその順方向通電電流値と前記第１の演算増幅器
のゲインとを設定し、この設定状態における前記第２の
演算増幅器の出力電圧を以て所要の整流回路出力電圧と
なすものとし、また、 ２）その第二の手段として、前記第一の手段によるダイ
オード整流回路の順方向電圧降下補正回路において、前
記の補正用ダイオードと抵抗との直列接続回路に対する
印加電圧を前記の整流回路出力電圧となすものとし、ま
た、 ３）その第三の手段として、前記第一の手段によるダイ
オード整流回路の順方向電圧降下補正回路において、前
記の補正用ダイオードと抵抗との直列接続回路に対する
印加電圧を一定電圧の制御用直流電源より取電するもの
とする。
に、この発明のダイオード整流回路の順方向電圧降下補
正回路においては、 １）その第一の手段として、ブリッジ構成をなす前記整
流回路のダイオードと同一特性を有する補正用ダイオー
ドと抵抗との直列接続回路と、前記補正用ダイオードの
順方向電圧降下を入力とする第１の演算増幅器と、この
演算増幅器の出力電圧と前記整流回路の出力電圧両者の
大きさを加算する第２の演算増幅器とを設け、前記整流
回路のアーム電流の通電経路における各ダイオードの順
方向電圧降下の和と前記アーム電流に対応する大きさの
電流の通電時における前記第１の演算増幅器の出力電圧
の大きさとを等しくなす如く、前記補正用ダイオードの
直列数とその順方向通電電流値と前記第１の演算増幅器
のゲインとを設定し、この設定状態における前記第２の
演算増幅器の出力電圧を以て所要の整流回路出力電圧と
なすものとし、また、 ２）その第二の手段として、前記第一の手段によるダイ
オード整流回路の順方向電圧降下補正回路において、前
記の補正用ダイオードと抵抗との直列接続回路に対する
印加電圧を前記の整流回路出力電圧となすものとし、ま
た、 ３）その第三の手段として、前記第一の手段によるダイ
オード整流回路の順方向電圧降下補正回路において、前
記の補正用ダイオードと抵抗との直列接続回路に対する
印加電圧を一定電圧の制御用直流電源より取電するもの
とする。
【００１０】
【作用】ダイオードをその構成素子としその１アーム当
たりのダイオード直列数をｎとしてブリッジ構成をなす
交流全波整流回路の出力電圧ＶDCO は、ダイオード１個
当たりの順方向電圧降下をＶF として下記の式（１）の
如くなる。 ＶDCO ＝ＶDCI −２ｎ・ＶF ………………（１） ここに、上記ＶDCI は前記電圧降下ＶF を零と仮定した
場合の出力電圧ＶDCOの理想値を示し、２ｎ・ＶF は前
記ブリッジ構成のアーム電流通電経路において対をなす
上下両アームを形成する各ダイオードの順方向電圧降下
の和を示すものである。なお前述の如く、前記電圧降下
ＶF はダイオードの順方向電流値或いはその周囲温度等
の整流回路動作条件により変化するものである。
たりのダイオード直列数をｎとしてブリッジ構成をなす
交流全波整流回路の出力電圧ＶDCO は、ダイオード１個
当たりの順方向電圧降下をＶF として下記の式（１）の
如くなる。 ＶDCO ＝ＶDCI −２ｎ・ＶF ………………（１） ここに、上記ＶDCI は前記電圧降下ＶF を零と仮定した
場合の出力電圧ＶDCOの理想値を示し、２ｎ・ＶF は前
記ブリッジ構成のアーム電流通電経路において対をなす
上下両アームを形成する各ダイオードの順方向電圧降下
の和を示すものである。なお前述の如く、前記電圧降下
ＶF はダイオードの順方向電流値或いはその周囲温度等
の整流回路動作条件により変化するものである。
【００１１】従って、もしその動作条件を前記整流回路
のダイオードのそれと等価となし、その出力電圧ＶFEを
ＶFE＝２ｎ・ＶF となし得る等価ダイオード回路を別途
構成できるものとすれば、下記の式（２）に従い前記電
圧降下の和２ｎ・ＶF を補正して前記電圧ＶDCI を求め
ることが可能となる。 ＶDCI ＝ＶDCO ＋ＶFE ＝（ＶDCI −２ｎ・ＶF ）＋ＶFE …（２） 上記に従いこの発明は、前記電圧ＶFEを形成する等価ダ
イオード回路を、前記整流回路のダイオードと同一特性
を有する補正用ダイオードと抵抗との直列接続回路と、
前記補正用ダイオードの順方向電圧降下を入力とする第
１の演算増幅器とにより構成すると共に、前記補正用ダ
イオードに対して前記整流回路のアーム電流に対応する
大きさの電流を通電した時の前記第１の演算増幅器の出
力電圧が前記電圧ＶFEとなる如く調整するものであり、
更に上記の式（２）に従う演算用として前記第１の演算
増幅器の出力電圧と前記整流回路の出力電圧の両者の大
きさとを加算する第２の演算増幅器を設け、前記各回路
を以てダイオード整流回路の順方向電圧降下補正回路を
構成するものである。
のダイオードのそれと等価となし、その出力電圧ＶFEを
ＶFE＝２ｎ・ＶF となし得る等価ダイオード回路を別途
構成できるものとすれば、下記の式（２）に従い前記電
圧降下の和２ｎ・ＶF を補正して前記電圧ＶDCI を求め
ることが可能となる。 ＶDCI ＝ＶDCO ＋ＶFE ＝（ＶDCI −２ｎ・ＶF ）＋ＶFE …（２） 上記に従いこの発明は、前記電圧ＶFEを形成する等価ダ
イオード回路を、前記整流回路のダイオードと同一特性
を有する補正用ダイオードと抵抗との直列接続回路と、
前記補正用ダイオードの順方向電圧降下を入力とする第
１の演算増幅器とにより構成すると共に、前記補正用ダ
イオードに対して前記整流回路のアーム電流に対応する
大きさの電流を通電した時の前記第１の演算増幅器の出
力電圧が前記電圧ＶFEとなる如く調整するものであり、
更に上記の式（２）に従う演算用として前記第１の演算
増幅器の出力電圧と前記整流回路の出力電圧の両者の大
きさとを加算する第２の演算増幅器を設け、前記各回路
を以てダイオード整流回路の順方向電圧降下補正回路を
構成するものである。
【００１２】なお前記の補正用ダイオードは前記整流回
路のダイオードとできるだけ同一の周囲温度状態となさ
れる如く配置されるものとする。またその交流入力電圧
の変動或いはその負荷状態の変動に応じて変動する前記
整流回路のアーム電流に対応する大きさの補正用ダイオ
ード電流を得るために、前記の補正用ダイオードと抵抗
との直列接続回路の両端印加電圧を前記整流回路の出力
電圧と同一となすことにより、前記電圧ＶFEのより高い
近似が可能となり、またもし前記交流入力電圧或いは前
記負荷状態が略一定と見做せるならば前記直列接続回路
の印加電圧を一定電圧の制御用直流電源より取電しても
実用上支障のない精度において前記電圧ＶFEを得ること
が可能となる。
路のダイオードとできるだけ同一の周囲温度状態となさ
れる如く配置されるものとする。またその交流入力電圧
の変動或いはその負荷状態の変動に応じて変動する前記
整流回路のアーム電流に対応する大きさの補正用ダイオ
ード電流を得るために、前記の補正用ダイオードと抵抗
との直列接続回路の両端印加電圧を前記整流回路の出力
電圧と同一となすことにより、前記電圧ＶFEのより高い
近似が可能となり、またもし前記交流入力電圧或いは前
記負荷状態が略一定と見做せるならば前記直列接続回路
の印加電圧を一定電圧の制御用直流電源より取電しても
実用上支障のない精度において前記電圧ＶFEを得ること
が可能となる。
【００１３】なお前記の順方向電圧降下補正回路に関
し、前記補正用ダイオードを前記整流回路用のダイオー
ドと同一のものとなすと共にその通電電流値を前記整流
回路のアーム電流と同一となすこと、更にはまた前記整
流回路の１アーム当たりのダイオード直列数ｎと前記第
１の演算増幅器のゲインとの積を一定として前記直列数
ｎを１を含む適値に選択する等の種々の手段により所要
の電圧ＶFEを得ることが可能となる。
し、前記補正用ダイオードを前記整流回路用のダイオー
ドと同一のものとなすと共にその通電電流値を前記整流
回路のアーム電流と同一となすこと、更にはまた前記整
流回路の１アーム当たりのダイオード直列数ｎと前記第
１の演算増幅器のゲインとの積を一定として前記直列数
ｎを１を含む適値に選択する等の種々の手段により所要
の電圧ＶFEを得ることが可能となる。
【００１４】
【実施例】以下この発明の実施例を図１と図２の回路図
と、図３と図８の特性図とに従い説明する。なお図１と
図２とにおいては同一機能の構成要素に対して同一の表
示符号を付している。図１はこの発明の第一の実施例を
示す回路図であり、図中１はダイオードＤ1〜Ｄ6 によ
るブリッジ構成をなす三相全波の整流回路であり、各線
間電圧をＶACとする三相交流電圧を入力とし直流電圧Ｖ
DCO を出力する。また抵抗Ｒ1 とＲ2との直列接続は前
記電圧ＶDCO に対する分圧回路を形成し直流電圧ＶDC1
を出力する。また図示の点線は整流回路１におけるアー
ム電流の通電経路の例を示し、アーム電流ＩDF1 の通電
時に前記通電経路上にて対をなす上下両アームを形成す
るダイオードＤ1,Ｄ6 においてそれぞれ発生する順方向
電圧降下をＶF として示している。
と、図３と図８の特性図とに従い説明する。なお図１と
図２とにおいては同一機能の構成要素に対して同一の表
示符号を付している。図１はこの発明の第一の実施例を
示す回路図であり、図中１はダイオードＤ1〜Ｄ6 によ
るブリッジ構成をなす三相全波の整流回路であり、各線
間電圧をＶACとする三相交流電圧を入力とし直流電圧Ｖ
DCO を出力する。また抵抗Ｒ1 とＲ2との直列接続は前
記電圧ＶDCO に対する分圧回路を形成し直流電圧ＶDC1
を出力する。また図示の点線は整流回路１におけるアー
ム電流の通電経路の例を示し、アーム電流ＩDF1 の通電
時に前記通電経路上にて対をなす上下両アームを形成す
るダイオードＤ1,Ｄ6 においてそれぞれ発生する順方向
電圧降下をＶF として示している。
【００１５】また抵抗ＲFLとＲI3及びコンデンサＣFLと
は前記電圧ＶDC1 に対するフィルタ回路を構成するもの
である。次にＤS は、整流回路１を構成するダイオード
Ｄ1 〜Ｄ6 と同一又は同一特性を有してその直列数を１
とし且つ前記各ダイオードとできるだけ同一の周囲温度
状態となされる如く配置された補正用ダイオードであ
り、抵抗ＲS との直列接続において前記整流回路の出力
電圧ＶDCO の印加を受け、その順方向に電流ＩDF2が通
電されて順方向電圧降下ＶDFO を生じるものである。
は前記電圧ＶDC1 に対するフィルタ回路を構成するもの
である。次にＤS は、整流回路１を構成するダイオード
Ｄ1 〜Ｄ6 と同一又は同一特性を有してその直列数を１
とし且つ前記各ダイオードとできるだけ同一の周囲温度
状態となされる如く配置された補正用ダイオードであ
り、抵抗ＲS との直列接続において前記整流回路の出力
電圧ＶDCO の印加を受け、その順方向に電流ＩDF2が通
電されて順方向電圧降下ＶDFO を生じるものである。
【００１６】またＯＰ1 は増幅器であり入力抵抗ＲI1と
帰還抵抗ＲF1と共に入出力信号極性の反転する第１の演
算増幅器を構成し、前記電圧降下ＶDFO を入力として逆
極性の電圧ＶDF1 を出力する。なお前記電圧ＶDF1 は前
記等価ダイオード回路の出力電圧として前記式（２）を
構成する補正電圧ＶFEと等価である。
帰還抵抗ＲF1と共に入出力信号極性の反転する第１の演
算増幅器を構成し、前記電圧降下ＶDFO を入力として逆
極性の電圧ＶDF1 を出力する。なお前記電圧ＶDF1 は前
記等価ダイオード回路の出力電圧として前記式（２）を
構成する補正電圧ＶFEと等価である。
【００１７】またＯＰ2 は増幅器であり、入力抵抗ＲI2
とＲI3，帰還抵抗ＲF2と共に入出力信号極性の反転する
第２の演算増幅器を構成し、その正（＋）負（−）の両
入力符号に従い前記両電圧に関して演算（ＶDC1 −Ｖ
DF1)を行い直流電圧ＶO を出力するものである。ここに
抵抗ＲI3は前記のフィルタ回路にも兼用される。なお図
１に示す諸回路の演算は全てＯＶを基準として行われる
ものとする。
とＲI3，帰還抵抗ＲF2と共に入出力信号極性の反転する
第２の演算増幅器を構成し、その正（＋）負（−）の両
入力符号に従い前記両電圧に関して演算（ＶDC1 −Ｖ
DF1)を行い直流電圧ＶO を出力するものである。ここに
抵抗ＲI3は前記のフィルタ回路にも兼用される。なお図
１に示す諸回路の演算は全てＯＶを基準として行われる
ものとする。
【００１８】今、抵抗ＲS を適値に選定し前記電圧Ｖ
DCO に対してＩDF2 ＝ＩDF1 の関係を保たせ、またＲI1
＝ＲF1として前記第１の演算増幅器のゲインを１，ＲI2
＝ＲI3＝（１／２）ＲF2として前記第２の演算増幅器の
ゲインを２となし、更にＲ1 ＝＝Ｒ2 として前記電圧Ｖ
DCO に対する分圧比を１／２となせば、以下の各関係式
を総合して式（３）が成り立つ。
DCO に対してＩDF2 ＝ＩDF1 の関係を保たせ、またＲI1
＝ＲF1として前記第１の演算増幅器のゲインを１，ＲI2
＝ＲI3＝（１／２）ＲF2として前記第２の演算増幅器の
ゲインを２となし、更にＲ1 ＝＝Ｒ2 として前記電圧Ｖ
DCO に対する分圧比を１／２となせば、以下の各関係式
を総合して式（３）が成り立つ。
【００１９】即ち、三相全波整流時ＶDCO ＝1.35ＶAC−
2 ＶF ，ＶDC1 ＝ＶDCO ／2 ，またＶDFO ＝ＶF ，Ｖ
DF1 ＝−ＶDFO ，従って、 −ＶO ＝２〔（1.35ＶAC／２−ＶF ）−ＶDF1 〕 ＝２〔（1.35ＶAC／２−ＶF ）−（−ＶF ）〕 ∴ＶO ＝−1.35ＶAC ……………………（３） また若し式（３）に関連する上記各設定条件から、前記
ダイオードＤS の直列数を２，Ｒ1 ≠Ｒ2 ，Ｒ1 ＝０，
ＲI2＝ＲI3＝ＲF2として前記第２の演算増幅器のゲイン
を１となす各条件のみ変更すれば、以下の各関係式を総
合し式（４）が成り立つ。即ち、ＶDC1 ＝ＶDCO ，Ｖ
DFO ＝ 2ＶF として、 −ＶO ＝（1.35ＶAC−２ＶF ）−ＶDF1 ＝（1.35ＶAC−２ＶF ）−（−２ＶF ） ∴ＶO ＝−1.35ＶAC …………………………（４） 即ち図１に示す回路構成と上記の如きその動作条件設定
とにより、式（３）或いは式（４）に示す如く、ダイオ
ードによる交流全波整流回路の出力電圧におけるダイオ
ード順方向電圧降下の影響を交流入力電圧の全域におい
て除去することが可能となる。
2 ＶF ，ＶDC1 ＝ＶDCO ／2 ，またＶDFO ＝ＶF ，Ｖ
DF1 ＝−ＶDFO ，従って、 −ＶO ＝２〔（1.35ＶAC／２−ＶF ）−ＶDF1 〕 ＝２〔（1.35ＶAC／２−ＶF ）−（−ＶF ）〕 ∴ＶO ＝−1.35ＶAC ……………………（３） また若し式（３）に関連する上記各設定条件から、前記
ダイオードＤS の直列数を２，Ｒ1 ≠Ｒ2 ，Ｒ1 ＝０，
ＲI2＝ＲI3＝ＲF2として前記第２の演算増幅器のゲイン
を１となす各条件のみ変更すれば、以下の各関係式を総
合し式（４）が成り立つ。即ち、ＶDC1 ＝ＶDCO ，Ｖ
DFO ＝ 2ＶF として、 −ＶO ＝（1.35ＶAC−２ＶF ）−ＶDF1 ＝（1.35ＶAC−２ＶF ）−（−２ＶF ） ∴ＶO ＝−1.35ＶAC …………………………（４） 即ち図１に示す回路構成と上記の如きその動作条件設定
とにより、式（３）或いは式（４）に示す如く、ダイオ
ードによる交流全波整流回路の出力電圧におけるダイオ
ード順方向電圧降下の影響を交流入力電圧の全域におい
て除去することが可能となる。
【００２０】因みに図３は前記の式（３）又は式（４）
に従う交流入力電圧（ＶAC) 対直流出力電圧（ＶO ) 特
性図であり、その特性線は図示の如く原点を始点とする
ものとなる。次に図２はこの発明の第二の実施例を示す
回路図であり、図１において補正用ダイオードＤS と抵
抗ＲS との直列接続に対する印加電圧を前記の整流回路
出力電圧ＶDCO に代えて一定値の直流電圧ＶP となした
ものである。
に従う交流入力電圧（ＶAC) 対直流出力電圧（ＶO ) 特
性図であり、その特性線は図示の如く原点を始点とする
ものとなる。次に図２はこの発明の第二の実施例を示す
回路図であり、図１において補正用ダイオードＤS と抵
抗ＲS との直列接続に対する印加電圧を前記の整流回路
出力電圧ＶDCO に代えて一定値の直流電圧ＶP となした
ものである。
【００２１】従って、前記電圧ＶP と抵抗ＲS とにより
規定されるダイオードＤS の順方向電流ＩDF2 は前記整
流回路のアーム電流ＩDF1 と連動せず常に定値となり、
これに伴い前記ダイオードＤS の順方向電圧降下ＶDFO
も交流入力電圧ＶACと連動せず常に定値となされる。一
方、前記整流電圧のピーク値1.35ＶACが前記順方向電圧
降下の和２ＶF 以下となる低入力電圧域において前記整
流回路の出力電圧は零となり、この状態における前記出
力電圧ＶO は前記の式（３）或いは式（４）に従い下記
の式（５）の如く与えられる。
規定されるダイオードＤS の順方向電流ＩDF2 は前記整
流回路のアーム電流ＩDF1 と連動せず常に定値となり、
これに伴い前記ダイオードＤS の順方向電圧降下ＶDFO
も交流入力電圧ＶACと連動せず常に定値となされる。一
方、前記整流電圧のピーク値1.35ＶACが前記順方向電圧
降下の和２ＶF 以下となる低入力電圧域において前記整
流回路の出力電圧は零となり、この状態における前記出
力電圧ＶO は前記の式（３）或いは式（４）に従い下記
の式（５）の如く与えられる。
【００２２】 ＶO ＝−２ＶDF1 ＝−２ＶF …………（５） 即ち前記低入力電圧域における出力電圧２ＶF は交流入
力電圧ＶACと無関係の誤差電圧となるものである。因み
に図８は交流入力電圧（ＶAC) 対直流出力電圧（ＶO )
特性図であり、前記の低入力電圧域を式（５）で規定す
る特性線をＬ4 で示す。なお特性線Ｌ3 は前記の補正電
圧ＶDF1 を零とした無補正時の特性を示すものである。
従って図２に示すこの発明の第二の実施例は、交流入力
電圧ＶACが定格値の近くにあり且つ前記整流回路の負荷
状態が安定している場合の適用を適当とするものであ
る。
力電圧ＶACと無関係の誤差電圧となるものである。因み
に図８は交流入力電圧（ＶAC) 対直流出力電圧（ＶO )
特性図であり、前記の低入力電圧域を式（５）で規定す
る特性線をＬ4 で示す。なお特性線Ｌ3 は前記の補正電
圧ＶDF1 を零とした無補正時の特性を示すものである。
従って図２に示すこの発明の第二の実施例は、交流入力
電圧ＶACが定格値の近くにあり且つ前記整流回路の負荷
状態が安定している場合の適用を適当とするものであ
る。
【００２３】
【発明の効果】この発明によれば、ダイオードをその構
成素子としてブリッジ構成をなす交流全波整流回路の出
力電圧における前記ダイオードの順方向電圧降下分の補
正回路に関して、前記整流回路のダイオードと同一或い
は同一特性を有する補正用ダイオードに対し前記整流回
路のアーム電流に対応する大きさの電流を通電すること
により得られる前記補正用ダイオードの順方向電圧降下
を直接又は演算増幅器を介して取出し、この得られた等
価的な順方向電圧降下と前記整流回路出力電圧とを新た
な演算増幅器において加算し、整流回路出力電圧におけ
る前記の如きダイオード順方向電圧降下分を除くことに
より、簡易且つ安価な回路構成において、前記交流全波
整流回路の出力電圧特性の大幅な改善を図ることができ
る。
成素子としてブリッジ構成をなす交流全波整流回路の出
力電圧における前記ダイオードの順方向電圧降下分の補
正回路に関して、前記整流回路のダイオードと同一或い
は同一特性を有する補正用ダイオードに対し前記整流回
路のアーム電流に対応する大きさの電流を通電すること
により得られる前記補正用ダイオードの順方向電圧降下
を直接又は演算増幅器を介して取出し、この得られた等
価的な順方向電圧降下と前記整流回路出力電圧とを新た
な演算増幅器において加算し、整流回路出力電圧におけ
る前記の如きダイオード順方向電圧降下分を除くことに
より、簡易且つ安価な回路構成において、前記交流全波
整流回路の出力電圧特性の大幅な改善を図ることができ
る。
【図１】この発明の第一の実施例を示す回路図
【図２】この発明の第二の実施例を示す回路図
【図３】図１に対応する交流入力電圧対直流出力電圧特
性図
性図
【図４】従来技術の第一の実施例を示す回路図
【図５】従来技術の第二の実施例を示す回路図
【図６】図４に対応する三相全波整流回路の入出力電圧
の波形図
の波形図
【図７】ダイオードの順方向電流対順方向電圧降下特性
図
図
【図８】図２に対応する交流入力電圧対直流出力電圧特
性図
性図
１ 整流回路（三相全波整流用） ＣFL コンデンサ（フィルタ回路用） Ｄ ダイオード（Ｄ1 〜Ｄ8 ） ＤS ダイオード（補正用） ＯＰ 増幅器（ＯＰ1 〜ＯＰ3 ） Ｒ 抵抗（分圧用、Ｒ1,Ｒ2 ） ＲI 抵抗（増幅器入力用、ＲI1〜ＲI5） ＲF 抵抗（増幅器帰還用、ＲF1〜ＲF3） ＶＲ 可変抵抗（分圧用） ＩDF1 整流回路１のアーム電流 ＩDF2 ダイオードＤS の順方向電流 ＶAC 整流回路１の交流入力電圧 ＶDCO 整流回路１の直流出力電圧 ＶDFO ダイオードＤS の順方向電圧降下 ＶF ダイオード（Ｄ1 〜Ｄ8 ）の順方向電圧降下 ＶO 補正された整流回路１の直流出力電圧
Claims (3)
- 【請求項１】ダイオードをその構成素子としてブリッジ
構成をなす交流全波整流回路の出力電圧における前記ダ
イオードの順方向電圧降下分の補正回路であって、前記
の整流回路ダイオードと同一特性を有する補正用ダイオ
ードと抵抗との直列接続回路と、前記補正用ダイオード
の順方向電圧降下を入力とする第１の演算増幅器と、こ
の演算増幅器の出力電圧と前記整流回路出力電圧両者の
大きさを加算する第２の演算増幅器とを備えて成り、前
記整流回路のアーム電流の通電経路における各ダイオー
ドの順方向電圧降下の和と前記アーム電流に対応する大
きさの電流通電時における前記第１の演算増幅器の出力
電圧の大きさとを等しくなす如く、前記補正用ダイオー
ドの直列数とその順方向電流値と前記第１の演算増幅器
のゲインとを設定し、この設定状態における前記第２の
演算増幅器の出力電圧を以て所要の整流回路出力電圧と
なすことを特徴とするダイオード整流回路の順方向電圧
降下補正回路。 - 【請求項２】請求項１記載のダイオード整流回路の順方
向電圧降下補正回路において、前記の補正用ダイオード
と抵抗との直列接続回路に対する印加電圧を前記整流回
路出力電圧となすことを特徴とするダイオード整流回路
の順方向電圧降下補正回路。 - 【請求項３】請求項１記載のダイオード整流回路の順方
向電圧降下補正回路において、前記の補正用ダイオード
と抵抗との直列接続回路に対する印加電圧を一定電圧の
制御用直流電源より取電することを特徴とするダイオー
ド整流回路の順方向電圧降下補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12299493A JPH06339274A (ja) | 1993-05-26 | 1993-05-26 | ダイオード整流回路の順方向電圧降下補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12299493A JPH06339274A (ja) | 1993-05-26 | 1993-05-26 | ダイオード整流回路の順方向電圧降下補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06339274A true JPH06339274A (ja) | 1994-12-06 |
Family
ID=14849657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12299493A Pending JPH06339274A (ja) | 1993-05-26 | 1993-05-26 | ダイオード整流回路の順方向電圧降下補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06339274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113433443A (zh) * | 2020-11-10 | 2021-09-24 | 吉林瑞能半导体有限公司 | 一种二极管正向压降的测试方法 |
-
1993
- 1993-05-26 JP JP12299493A patent/JPH06339274A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113433443A (zh) * | 2020-11-10 | 2021-09-24 | 吉林瑞能半导体有限公司 | 一种二极管正向压降的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626421B2 (ja) | ||
| JPH03123916A (ja) | 電流供給配置 | |
| US4253055A (en) | Adjustable switching current regulator | |
| JPH01222659A (ja) | 電流バランス型スイッチングレギュレータ | |
| GB2105499A (en) | Power supply circuit with feedback control | |
| US4245294A (en) | Power supply providing constant power output | |
| EP0083216B1 (en) | Stabilizing power supply apparatus | |
| EP0012206B1 (en) | Regulated power supply circuits | |
| US3976931A (en) | AC regulator | |
| JPH10174428A (ja) | 力率改善回路 | |
| GB2070373A (en) | Power amplifier | |
| CN214412603U (zh) | 一种同步可调的正负对称镜像跟踪稳压电源 | |
| US2840777A (en) | Direct current power source | |
| US2693565A (en) | Electronic filter | |
| US2762005A (en) | Motor speed control | |
| US2734162A (en) | blanke | |
| US2468850A (en) | Voltage regulation | |
| JPS6122478Y2 (ja) | ||
| US4658341A (en) | Regulated DC power supply | |
| CN214669277U (zh) | 一种改善直流变换器输出大动态超调的电压采样电路 | |
| JPH0731296Y2 (ja) | 安定化電源装置 | |
| SU1231587A2 (ru) | Генератор тока | |
| JP2924240B2 (ja) | 直流高圧電源回路 | |
| JPH019270Y2 (ja) | ||
| JPS6213017Y2 (ja) |