JPH06338905A - Ａｔｍ交換網における優先制御装置 - Google Patents
Ａｔｍ交換網における優先制御装置Info
- Publication number
- JPH06338905A JPH06338905A JP12962593A JP12962593A JPH06338905A JP H06338905 A JPH06338905 A JP H06338905A JP 12962593 A JP12962593 A JP 12962593A JP 12962593 A JP12962593 A JP 12962593A JP H06338905 A JPH06338905 A JP H06338905A
- Authority
- JP
- Japan
- Prior art keywords
- class
- cell
- pointer
- quality
- classes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】各品質クラス間のセルの所定の転送比を満足す
るような優先制御を実現できるＡＴＭ網における優先制
御装置を提供する。 【構成】入力回線１１からクラス振り分け部１２を経て
入力された複数の品質クラスの入力セルをクラス別のバ
ッファ１３，１４に蓄積し、制御部１５からの制御によ
り、バッファ１３，１４に蓄積されたいずれかの品質ク
ラスのセルを優先的に読み出し、多重化部１６を介して
出力回線１７に出力セルとして送出するための優先制御
を行う。制御部１５は、予め定めた２つの品質クラス間
でのセルの転送比（Ｗ1 ：Ｗ2 ）を基に、Ｗ1 あるいは
Ｗ2 をＷ1 ＋Ｗ2 で除した剰余を前ポインタ値に加算し
たポインタを設定するポインタ設定部１８と、このポイ
ンタの値を判定するポインタ判定部１９と、判定された
ポインタの値に基づいて出力セルとして送出すべき品質
クラスを決定する送出クラス決定部２０からなる。
るような優先制御を実現できるＡＴＭ網における優先制
御装置を提供する。 【構成】入力回線１１からクラス振り分け部１２を経て
入力された複数の品質クラスの入力セルをクラス別のバ
ッファ１３，１４に蓄積し、制御部１５からの制御によ
り、バッファ１３，１４に蓄積されたいずれかの品質ク
ラスのセルを優先的に読み出し、多重化部１６を介して
出力回線１７に出力セルとして送出するための優先制御
を行う。制御部１５は、予め定めた２つの品質クラス間
でのセルの転送比（Ｗ1 ：Ｗ2 ）を基に、Ｗ1 あるいは
Ｗ2 をＷ1 ＋Ｗ2 で除した剰余を前ポインタ値に加算し
たポインタを設定するポインタ設定部１８と、このポイ
ンタの値を判定するポインタ判定部１９と、判定された
ポインタの値に基づいて出力セルとして送出すべき品質
クラスを決定する送出クラス決定部２０からなる。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ網に特有なユー
ザトラヒックの通信品質制御を行う優先制御装置に係
り、特にクラス別バッファを用いた優先制御装置に関す
る。
ザトラヒックの通信品質制御を行う優先制御装置に係
り、特にクラス別バッファを用いた優先制御装置に関す
る。
【０００２】
【従来の技術】最近、Ｂ−ＩＳＤＮ（Broadband Integr
ated Services Digital Network ：広帯域ＩＳＤＮ）が
データ・映像・音声などの多様なメディアを伝達する次
世代の通信ネットワークとして期待されている。ＡＴＭ
（Asynchronous Transfer Mode：非同期転送モード）
は、Ｂ−ＩＳＤＮの核となる通信モードであり、この方
式により運用されるＡＴＭ網は、伝送速度や伝送品質等
の種々異なるユーザの要求を満たしつつ、効率的なネッ
トワークを構築可能とする基幹技術とされている。この
ＡＴＭ網では、全ての通信情報を宛先情報を付加したセ
ルと呼ばれる固定長パケットに乗せて転送することによ
り、異なる性質の通信情報を統一的に行うことを可能と
している。
ated Services Digital Network ：広帯域ＩＳＤＮ）が
データ・映像・音声などの多様なメディアを伝達する次
世代の通信ネットワークとして期待されている。ＡＴＭ
（Asynchronous Transfer Mode：非同期転送モード）
は、Ｂ−ＩＳＤＮの核となる通信モードであり、この方
式により運用されるＡＴＭ網は、伝送速度や伝送品質等
の種々異なるユーザの要求を満たしつつ、効率的なネッ
トワークを構築可能とする基幹技術とされている。この
ＡＴＭ網では、全ての通信情報を宛先情報を付加したセ
ルと呼ばれる固定長パケットに乗せて転送することによ
り、異なる性質の通信情報を統一的に行うことを可能と
している。
【０００３】ところで、このようなマルチメディアを扱
うＡＴＭ網では、セル遅延およびセル損失の条件の異な
るサービスを提供するために、種々のトラヒック制御機
能が必要であり、その一つとして優先制御機能がある。
優先制御機能は、ユーザトラヒックの通信品質制御を行
うための機能であり、異なる通信品質の要求を持つトラ
ヒックに複数の品質クラスを割り当てることにより実現
される。また、この優先制御機能により、ネットワーク
リソースの利用効率の向上が図られる。
うＡＴＭ網では、セル遅延およびセル損失の条件の異な
るサービスを提供するために、種々のトラヒック制御機
能が必要であり、その一つとして優先制御機能がある。
優先制御機能は、ユーザトラヒックの通信品質制御を行
うための機能であり、異なる通信品質の要求を持つトラ
ヒックに複数の品質クラスを割り当てることにより実現
される。また、この優先制御機能により、ネットワーク
リソースの利用効率の向上が図られる。
【０００４】異なる要求を持つトラヒックの品質を保証
するための一手法として、複数の品質クラスを定め、そ
れらを独立して扱う方法が知られている。この方法は、
クラス別バッファ方式と呼ばれている。図９に、従来の
クラス別バッファ方式による優先制御の概要を示す。こ
の従来の優先制御方式では、セルの品質クラス別に独立
したｎ個のバッファを用意し、内部回線からの到着セル
をその品質クラスに対応したバッファに分配する。そし
て、これら複数のバッファから出力回線への読み出し順
位を以下のように制御する。
するための一手法として、複数の品質クラスを定め、そ
れらを独立して扱う方法が知られている。この方法は、
クラス別バッファ方式と呼ばれている。図９に、従来の
クラス別バッファ方式による優先制御の概要を示す。こ
の従来の優先制御方式では、セルの品質クラス別に独立
したｎ個のバッファを用意し、内部回線からの到着セル
をその品質クラスに対応したバッファに分配する。そし
て、これら複数のバッファから出力回線への読み出し順
位を以下のように制御する。
【０００５】読み出し順位の制御に際して、まず各質ク
ラスのバッファに最優先で出力できる帯域を割り当て
る。その際、優先権割り当て比（Ｗ1 ：Ｗ2 ：…：Ｗ
n ）と呼ばれるものを用いる。ここで、Ｗi （ｉ＝１，
２，…，ｎ）は整数である。出力回線の１セルスロット
時間内に、全クラスの中の１つのセルが転送される。割
り当て周期Ｐ（セルスロット）を定義し、Ｐセルスロッ
トを優先権割り当て比に従う配分比で各クラスに配分す
る。ここで、Ｐは各クラスの優先権割り当て比の和（Ｗ
1 ＋Ｗ2 ＋…＋Ｗn ）の倍数である。
ラスのバッファに最優先で出力できる帯域を割り当て
る。その際、優先権割り当て比（Ｗ1 ：Ｗ2 ：…：Ｗ
n ）と呼ばれるものを用いる。ここで、Ｗi （ｉ＝１，
２，…，ｎ）は整数である。出力回線の１セルスロット
時間内に、全クラスの中の１つのセルが転送される。割
り当て周期Ｐ（セルスロット）を定義し、Ｐセルスロッ
トを優先権割り当て比に従う配分比で各クラスに配分す
る。ここで、Ｐは各クラスの優先権割り当て比の和（Ｗ
1 ＋Ｗ2 ＋…＋Ｗn ）の倍数である。
【０００６】また、任意のセルスロットにおいて、最高
位の優先権を持つクラスのバッファにセルがないとき
は、他のクラスのセルが転送される。その際の優先権の
スケジューリングは、クラス間の公平を保つために循環
的に行われる。図９では、クラス数が３、優先権割り当
て比が（Ｗ1 ：Ｗ2 ：Ｗ3 ）＝（３：２：１）、割り当
て周期がＰ＝６の場合の優先制御について示している。
位の優先権を持つクラスのバッファにセルがないとき
は、他のクラスのセルが転送される。その際の優先権の
スケジューリングは、クラス間の公平を保つために循環
的に行われる。図９では、クラス数が３、優先権割り当
て比が（Ｗ1 ：Ｗ2 ：Ｗ3 ）＝（３：２：１）、割り当
て周期がＰ＝６の場合の優先制御について示している。
【０００７】ところが、このような優先権スケジューリ
ングでは次のような問題がある。図９を参照して説明す
る。例えば、任意の６セルスロットの期間中、各セルス
ロットにおいてクラス１のバッファには常にセルがな
く、他の２つのクラスのバッファには送出いかんによら
ず常に待ちセルが存在する、というバッファの状態を仮
定する。そのとき、クラス２のセルとクラス３のセルの
転送比は５：１となる。従って、クラス間の公平を保つ
ために設定した優先権割り当て比におけるＷ2 ：Ｗ3 ＝
２：１の条件を満たさなくなる。すなわち、この場合は
クラス１のバッファに割り当てられた帯域がクラス２と
クラス３のバッファに２：１の比で割り当てられるべき
ところ、この帯域の全てがクラス２のバッファに割り当
てられてしまったことになる。
ングでは次のような問題がある。図９を参照して説明す
る。例えば、任意の６セルスロットの期間中、各セルス
ロットにおいてクラス１のバッファには常にセルがな
く、他の２つのクラスのバッファには送出いかんによら
ず常に待ちセルが存在する、というバッファの状態を仮
定する。そのとき、クラス２のセルとクラス３のセルの
転送比は５：１となる。従って、クラス間の公平を保つ
ために設定した優先権割り当て比におけるＷ2 ：Ｗ3 ＝
２：１の条件を満たさなくなる。すなわち、この場合は
クラス１のバッファに割り当てられた帯域がクラス２と
クラス３のバッファに２：１の比で割り当てられるべき
ところ、この帯域の全てがクラス２のバッファに割り当
てられてしまったことになる。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の優先制御方式では各クラスのバッファ内の待ちセルの
存在状態により、各クラス間でのセルの予め定めた転送
比を満たすことができなくなるという問題点があった。
の優先制御方式では各クラスのバッファ内の待ちセルの
存在状態により、各クラス間でのセルの予め定めた転送
比を満たすことができなくなるという問題点があった。
【０００９】本発明はこのような従来技術の問題点を除
去し、各クラス間のセルの所定の転送比を満足するよう
な優先制御を実現できるＡＴＭ網における優先制御装置
を提供することを目的とする。
去し、各クラス間のセルの所定の転送比を満足するよう
な優先制御を実現できるＡＴＭ網における優先制御装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明による優先制御装置においては、複数の品質
クラス別に設けられた複数のバッファに各品質クラスの
入力セルをそれぞれ蓄積し、これら複数のバッファに蓄
積されたいずれかの品質クラスのセルを優先的に出力セ
ルとして送出する優先制御を行う際、予め定めた２つの
品質クラス間でのセルの転送比（Ｗ1 ：Ｗ2 ）を基に、
Ｗ1 あるいはＷ2 をＷ1 ＋Ｗ2 で除した剰余を前ポイン
タ値に加算したポインタを設定し、このポインタの値に
基づいて出力セルとして送出すべき品質クラスを決定す
る。
に、本発明による優先制御装置においては、複数の品質
クラス別に設けられた複数のバッファに各品質クラスの
入力セルをそれぞれ蓄積し、これら複数のバッファに蓄
積されたいずれかの品質クラスのセルを優先的に出力セ
ルとして送出する優先制御を行う際、予め定めた２つの
品質クラス間でのセルの転送比（Ｗ1 ：Ｗ2 ）を基に、
Ｗ1 あるいはＷ2 をＷ1 ＋Ｗ2 で除した剰余を前ポイン
タ値に加算したポインタを設定し、このポインタの値に
基づいて出力セルとして送出すべき品質クラスを決定す
る。
【００１１】
【作用】このように構成された優先制御装置において
は、ある任意の品質クラスのバッファにセルがないとき
は、そのクラスを除いた品質クラス間でのセルの転送比
を満たす制御が行われる。これにより、各品質クラス間
のセルの転送比を常に満足するような優先制御が可能と
なる。
は、ある任意の品質クラスのバッファにセルがないとき
は、そのクラスを除いた品質クラス間でのセルの転送比
を満たす制御が行われる。これにより、各品質クラス間
のセルの転送比を常に満足するような優先制御が可能と
なる。
【００１２】また、このような優先制御を行うと、転送
比の小さい品質クラスのセルが均一に分散されて送出さ
れることにより、転送比の大きな品質クラスのセルの確
率的なバーストを避けることができる。
比の小さい品質クラスのセルが均一に分散されて送出さ
れることにより、転送比の大きな品質クラスのセルの確
率的なバーストを避けることができる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係るＡＴＭ網におけ
る優先制御装置の構成を示すブロック図であり、品質ク
ラス（以下、単にクラスという）が２クラスの場合の例
を示している。同図において、入力回線１１からの入力
セルはクラス振り分け部１２によりクラス１のセルとク
ラス２のセルとに振り分けられ、それぞれバッファ１
３，１４に蓄積される。ここで、バッファ１３，１４は
ＦＩＦＯ（First-In First-out）形式のメモリであり、
各々クラス１，２に対応して設けられている。
する。図１は、本発明の一実施例に係るＡＴＭ網におけ
る優先制御装置の構成を示すブロック図であり、品質ク
ラス（以下、単にクラスという）が２クラスの場合の例
を示している。同図において、入力回線１１からの入力
セルはクラス振り分け部１２によりクラス１のセルとク
ラス２のセルとに振り分けられ、それぞれバッファ１
３，１４に蓄積される。ここで、バッファ１３，１４は
ＦＩＦＯ（First-In First-out）形式のメモリであり、
各々クラス１，２に対応して設けられている。
【００１４】バッファ１３，１４に蓄積されたセルは、
制御部１５からの制御により読み出され、読み出された
セルは制御部１５により制御される多重化部１６を経て
出力回線１７へ出力セルとして送出される。制御部１５
は、例えばＣＰＵを用いてソフトウェア処理により実現
されるが、機能的には図のようにポインタ設定部１８と
ポインタ判定部１９および送出クラス決定部２０からな
る。
制御部１５からの制御により読み出され、読み出された
セルは制御部１５により制御される多重化部１６を経て
出力回線１７へ出力セルとして送出される。制御部１５
は、例えばＣＰＵを用いてソフトウェア処理により実現
されるが、機能的には図のようにポインタ設定部１８と
ポインタ判定部１９および送出クラス決定部２０からな
る。
【００１５】図２は、制御部１５が予め定めた２クラス
間のセルの転送比（Ｗ1 ：Ｗ2 ）に基づいて、クラス
１，２のバッファ１３，１４からのセルの読み出し順
位、すなわち出力回線１７への出力セルの送出順位を決
定するアルゴリズム（以下、優先制御アルゴリズムとい
う）の例を示すフローチャートである。簡単のため、図
２では出力回線１７上の任意のセルスロットにおいて、
バッファ１３，１４には常に待ちセルが存在する場合の
優先制御アルゴリズムのみを示している。
間のセルの転送比（Ｗ1 ：Ｗ2 ）に基づいて、クラス
１，２のバッファ１３，１４からのセルの読み出し順
位、すなわち出力回線１７への出力セルの送出順位を決
定するアルゴリズム（以下、優先制御アルゴリズムとい
う）の例を示すフローチャートである。簡単のため、図
２では出力回線１７上の任意のセルスロットにおいて、
バッファ１３，１４には常に待ちセルが存在する場合の
優先制御アルゴリズムのみを示している。
【００１６】まず、２クラス間のセルの転送比（Ｗ1 ：
Ｗ2 ）に対して、次式に示すポインタＰ1,2 を設定する
（Ｓ１１〜Ｓ１２）。Ｐ1,2(k+1)＝Ｐ1,2(k)＋Ｗ1 （あ
るいはＷ2 ）ｍｏｄ（Ｗ1 ＋Ｗ2 ）…(1)ここで、ｋ＝
１，２，…、０≦Ｐ1,2(1)＜Ｗ1 ＋Ｗ2 である。この
(1) 式は、ステップＳ１１で得られた前ポインタＰ
1,2(k)に、ステップＳ１２でＷ1 あるいはＷ2 をＷ1 ＋
Ｗ2 で除した剰余（モジュロ）を加算することにより、
新たなポインタＰ1,2(k+1)を設定することを表してい
る。
Ｗ2 ）に対して、次式に示すポインタＰ1,2 を設定する
（Ｓ１１〜Ｓ１２）。Ｐ1,2(k+1)＝Ｐ1,2(k)＋Ｗ1 （あ
るいはＷ2 ）ｍｏｄ（Ｗ1 ＋Ｗ2 ）…(1)ここで、ｋ＝
１，２，…、０≦Ｐ1,2(1)＜Ｗ1 ＋Ｗ2 である。この
(1) 式は、ステップＳ１１で得られた前ポインタＰ
1,2(k)に、ステップＳ１２でＷ1 あるいはＷ2 をＷ1 ＋
Ｗ2 で除した剰余（モジュロ）を加算することにより、
新たなポインタＰ1,2(k+1)を設定することを表してい
る。
【００１７】図３は、図２中のステップＳ１２の処理内
容を示すフローチャートであり、まずポインタＰ
1,2(k+1)＝Ｐ1,2(k)＋Ｗ1 （あるいはＷ2 ）を設定し
（Ｓ２１）、次にポインタＰ1,2(k+1)の値を判定する
（Ｓ２２）。ここで、Ｐ1,2(k)＞Ｗ1 ＋Ｗ2 であればポ
インタＰ1,2(k+1)＝Ｐ1,2(k)−（Ｗ1 ＋Ｗ2 ）とし（Ｓ
２３）、またＰ1,2(k)≦Ｗ1 ＋Ｗ2 であれば、図２のス
テップＳ１３に移る。
容を示すフローチャートであり、まずポインタＰ
1,2(k+1)＝Ｐ1,2(k)＋Ｗ1 （あるいはＷ2 ）を設定し
（Ｓ２１）、次にポインタＰ1,2(k+1)の値を判定する
（Ｓ２２）。ここで、Ｐ1,2(k)＞Ｗ1 ＋Ｗ2 であればポ
インタＰ1,2(k+1)＝Ｐ1,2(k)−（Ｗ1 ＋Ｗ2 ）とし（Ｓ
２３）、またＰ1,2(k)≦Ｗ1 ＋Ｗ2 であれば、図２のス
テップＳ１３に移る。
【００１８】図４は、この様子を概念的に示す図であ
り、（ａ）に示すようにＷ1 ，Ｗ2 を連続した線分とし
て考え、この線分を（ｂ）に示すように繰り返し並べ
る。そして、ポインタＰ1,2 を（ｂ）の線分の任意の位
置に設定し、Ｗ1 （またはＷ2 ）の間隔で（ｂ）の線分
上を矢印のように移動させる（Ｓ２１）。ここで、移動
させた後のポインタＰ1,2(k+1)の値を判定し（Ｓ２
２）、Ｐ1,2(k)＞Ｗ1 ＋Ｗ2 であれば、すなわちポイン
タが（ｂ）の線分の１周期分移動すれば、次のポインタ
をＰ1,2(k+1)＝Ｐ1,2(k)−（Ｗ1 ＋Ｗ2 ）とし（Ｓ２
３）、元の値に戻す。これによりポインタの位置は、確
率的に線分Ｗ1 と線分Ｗ2 上にＷ1 ：Ｗ2 の比で位置す
ることになる。
り、（ａ）に示すようにＷ1 ，Ｗ2 を連続した線分とし
て考え、この線分を（ｂ）に示すように繰り返し並べ
る。そして、ポインタＰ1,2 を（ｂ）の線分の任意の位
置に設定し、Ｗ1 （またはＷ2 ）の間隔で（ｂ）の線分
上を矢印のように移動させる（Ｓ２１）。ここで、移動
させた後のポインタＰ1,2(k+1)の値を判定し（Ｓ２
２）、Ｐ1,2(k)＞Ｗ1 ＋Ｗ2 であれば、すなわちポイン
タが（ｂ）の線分の１周期分移動すれば、次のポインタ
をＰ1,2(k+1)＝Ｐ1,2(k)−（Ｗ1 ＋Ｗ2 ）とし（Ｓ２
３）、元の値に戻す。これによりポインタの位置は、確
率的に線分Ｗ1 と線分Ｗ2 上にＷ1 ：Ｗ2 の比で位置す
ることになる。
【００１９】図２のステップＳ１３では、ポインタＰ
1,2(k)の値が０≦Ｐ1,2(k)＜Ｗ1 か否か（Ｗ1 ≦Ｐ
1,2(k)＜Ｗ1 ＋Ｗ2 ）を判定する。この判定の結果、０
≦Ｐ1,2(k)＜Ｗ1 ならば、ｋセルスロット目に出力セル
として送出されるセルのクラスは、バッファ１３内のク
ラス１と決定し（Ｓ１４）、Ｗ1 ≦Ｐ1,2(k)＜Ｗ1 ＋Ｗ
2 ならばｋセルスロット目に出力セルとして送出される
セルのクラスは、バッファ１４内のクラス２と決定する
（Ｓ１５）。
1,2(k)の値が０≦Ｐ1,2(k)＜Ｗ1 か否か（Ｗ1 ≦Ｐ
1,2(k)＜Ｗ1 ＋Ｗ2 ）を判定する。この判定の結果、０
≦Ｐ1,2(k)＜Ｗ1 ならば、ｋセルスロット目に出力セル
として送出されるセルのクラスは、バッファ１３内のク
ラス１と決定し（Ｓ１４）、Ｗ1 ≦Ｐ1,2(k)＜Ｗ1 ＋Ｗ
2 ならばｋセルスロット目に出力セルとして送出される
セルのクラスは、バッファ１４内のクラス２と決定する
（Ｓ１５）。
【００２０】なお、出力セルとして送出されるセルのク
ラスの決定方法は、０≦Ｐ1,2(k)＜Ｗ2 ならばクラス
２、Ｗ2 ≦Ｐ1,2(k)＜Ｗ1 ＋Ｗ2 ならばクラス１という
ように種々考えられ、要するにポインタＰ1,2(k)がＷ1
の範囲内の値をとる確率とＷ2の範囲内の値をとる確率
の比がＷ1 ：Ｗ2 となれば良い。
ラスの決定方法は、０≦Ｐ1,2(k)＜Ｗ2 ならばクラス
２、Ｗ2 ≦Ｐ1,2(k)＜Ｗ1 ＋Ｗ2 ならばクラス１という
ように種々考えられ、要するにポインタＰ1,2(k)がＷ1
の範囲内の値をとる確率とＷ2の範囲内の値をとる確率
の比がＷ1 ：Ｗ2 となれば良い。
【００２１】このような優先制御アルゴリズムを用いる
ことにより、予め定めた２クラス間でのセルの転送比
（Ｗ1 ：Ｗ2 ）を満足することが可能となる。また、転
送比の小さいクラスのセルを均一に分散させて送出する
ことができるため、転送比の大きいクラスのセルの確率
的なバーストをなくすことができる。
ことにより、予め定めた２クラス間でのセルの転送比
（Ｗ1 ：Ｗ2 ）を満足することが可能となる。また、転
送比の小さいクラスのセルを均一に分散させて送出する
ことができるため、転送比の大きいクラスのセルの確率
的なバーストをなくすことができる。
【００２２】なお、制御部１５はハードウェアで実現す
ることも可能であり、例えばステップＳ１２の処理を行
うポインタ設定部１８は加減算器および比較器で実現で
き、ステップＳ１３の処理を行うポインタ判定部１９は
比較器で実現できる。
ることも可能であり、例えばステップＳ１２の処理を行
うポインタ設定部１８は加減算器および比較器で実現で
き、ステップＳ１３の処理を行うポインタ判定部１９は
比較器で実現できる。
【００２３】また、任意のセルスロットにおいて、バッ
ファ１３，１４の一方にセルがないときは他方のバッフ
ァ内のセルを出力し、両クラスのバッファ１３，１４に
セルがないときは無効セルを出力する。両クラスのバッ
ファ１３，１４に待ちセルが存在するときは、上述した
優先制御アルゴリズムに従って優先制御を行う。
ファ１３，１４の一方にセルがないときは他方のバッフ
ァ内のセルを出力し、両クラスのバッファ１３，１４に
セルがないときは無効セルを出力する。両クラスのバッ
ファ１３，１４に待ちセルが存在するときは、上述した
優先制御アルゴリズムに従って優先制御を行う。
【００２４】任意のセルスロットにおいてその都度、各
クラスのバッファ内の待ちセルの存在状態によって送出
クラスを決定する方法以外に、送出クラスの決定結果を
予めテーブル等に保持しておくことも考えられる。
クラスのバッファ内の待ちセルの存在状態によって送出
クラスを決定する方法以外に、送出クラスの決定結果を
予めテーブル等に保持しておくことも考えられる。
【００２５】図５は、このようなテーブルの構成を示す
図であり、図１の制御部１に用意されるものである。図
５（ａ）は品質クラスが２クラスの場合、図５（ｂ）は
３クラスの場合を示す。例えば、各クラスのバッファ内
の待ちセルの存在状態をアドレスに対応させ、テーブル
の「データ」にはそれらのバッファ状態に対応する送出
クラスを記入しておく。テーブルの「アドレス」および
「データ」を次のように定義する。「アドレス」におい
ては、バッファにセルがないときを“０”、待ちセルが
存在するときを“１”とする。アドレス“１０”は、ク
ラス１のバッファ１３にはセルがなく、クラス２のバッ
ファ１４には待ちセルが存在するということを意味す
る。「データ」に記入されている送出クラス“０”は、
無効セルを出力するということを意味する。また、「デ
ータ」で“＊”と記入されているところは、前記優先制
御アルゴリズムによって決定される。
図であり、図１の制御部１に用意されるものである。図
５（ａ）は品質クラスが２クラスの場合、図５（ｂ）は
３クラスの場合を示す。例えば、各クラスのバッファ内
の待ちセルの存在状態をアドレスに対応させ、テーブル
の「データ」にはそれらのバッファ状態に対応する送出
クラスを記入しておく。テーブルの「アドレス」および
「データ」を次のように定義する。「アドレス」におい
ては、バッファにセルがないときを“０”、待ちセルが
存在するときを“１”とする。アドレス“１０”は、ク
ラス１のバッファ１３にはセルがなく、クラス２のバッ
ファ１４には待ちセルが存在するということを意味す
る。「データ」に記入されている送出クラス“０”は、
無効セルを出力するということを意味する。また、「デ
ータ」で“＊”と記入されているところは、前記優先制
御アルゴリズムによって決定される。
【００２６】品質クラスが２クラスの場合、アドレスは
２ビット必要となるが、更新が必要なデータは、アドレ
スが“１１”のデータのみである。同様に、ｎクラスの
場合はアドレスはｎビット必要であり、更新が必要なデ
ータはアドレスに“１”が少なくとも２つあるアドレス
のデータである。
２ビット必要となるが、更新が必要なデータは、アドレ
スが“１１”のデータのみである。同様に、ｎクラスの
場合はアドレスはｎビット必要であり、更新が必要なデ
ータはアドレスに“１”が少なくとも２つあるアドレス
のデータである。
【００２７】図５のテーブルは、図１において次のよう
に利用される。まず、テーブルは初期設定され、出力回
線１７上のセルスロット毎に参照される。ある任意のセ
ルスロットで、２つのクラスのバッファ１３，１４に待
ちセルが存在したときは、テーブルのアドレス“１１”
のデータを参照し、このデータで示される送出クラスに
従ったクラスのバッファからセルを送出する。そして、
この参照されたデータは、次のセルスロットまでに前記
優先制御アルゴリズムによって更新される。
に利用される。まず、テーブルは初期設定され、出力回
線１７上のセルスロット毎に参照される。ある任意のセ
ルスロットで、２つのクラスのバッファ１３，１４に待
ちセルが存在したときは、テーブルのアドレス“１１”
のデータを参照し、このデータで示される送出クラスに
従ったクラスのバッファからセルを送出する。そして、
この参照されたデータは、次のセルスロットまでに前記
優先制御アルゴリズムによって更新される。
【００２８】すなわち、各クラスのバッファ１３，１４
から待ちセルの有無を受け取り、前記テーブル等を参照
してその参照したデータに対応するバッファに読み出し
指令を送出し、更新の必要なデータを参照した場合に前
記テーブルを書き換えるようにする。品質クラスが４ク
ラス以上の場合も、前記と同様にしてテーブルを作成す
ればよい。
から待ちセルの有無を受け取り、前記テーブル等を参照
してその参照したデータに対応するバッファに読み出し
指令を送出し、更新の必要なデータを参照した場合に前
記テーブルを書き換えるようにする。品質クラスが４ク
ラス以上の場合も、前記と同様にしてテーブルを作成す
ればよい。
【００２９】このような構成をとることによって、セル
転送の高速化が図られる。また、従来例の割り当て周期
を用いたスケジューリングでは、割り当て周期が大きく
なった場合には、大きなテーブルが必要となることが考
えられるが、本実施例では出力回線１７上のセルスロッ
ト毎に送出クラスを決定するので、大きなテーブルは必
要ない。
転送の高速化が図られる。また、従来例の割り当て周期
を用いたスケジューリングでは、割り当て周期が大きく
なった場合には、大きなテーブルが必要となることが考
えられるが、本実施例では出力回線１７上のセルスロッ
ト毎に送出クラスを決定するので、大きなテーブルは必
要ない。
【００３０】次に、入力セルの品質クラスが３クラス以
上（ｎクラスとする）の場合に拡張した実施例について
説明する。図６は、その実施例を示す図である。品質ク
ラスがｎクラスの場合、例えば図６のようにクラス（ｎ
−１）とクラスｎを１つのクラス（ｎ−１）＋ｎとみな
し、次にクラス（ｎ−２）とクラス（ｎ−１）＋ｎを１
つのクラス（ｎ−２）＋（ｎ−１）＋ｎとみなす、とい
うように順次クラス番号の大きいクラスから階層化す
る。このような階層化によって、前記優先制御アルゴリ
ズムの適用が可能となることは明らかである。このと
き、２クラス間では図に示したポインタが用いられる。
上（ｎクラスとする）の場合に拡張した実施例について
説明する。図６は、その実施例を示す図である。品質ク
ラスがｎクラスの場合、例えば図６のようにクラス（ｎ
−１）とクラスｎを１つのクラス（ｎ−１）＋ｎとみな
し、次にクラス（ｎ−２）とクラス（ｎ−１）＋ｎを１
つのクラス（ｎ−２）＋（ｎ−１）＋ｎとみなす、とい
うように順次クラス番号の大きいクラスから階層化す
る。このような階層化によって、前記優先制御アルゴリ
ズムの適用が可能となることは明らかである。このと
き、２クラス間では図に示したポインタが用いられる。
【００３１】図７は、品質クラスが３クラスの場合の前
記優先制御アルゴリズムの適用例を示したものである。
例えば、クラス２とクラス３を１つのクラスとみなし、
クラス１とクラス２＋３のセルの転送比をＷ1 ：（Ｗ2
＋Ｗ3 ）とすることにより、前記優先制御アルゴリズム
を適用することができる。この場合には、図７（ａ）に
示すようにポインタとしてＰ1,2+3 を用いて送出クラス
を決定する。図７において、ステップＳ３１〜Ｓ３４の
処理は図２のステップＳ１１〜１４の処理に対応する。
送出クラスとしてクラス２＋３が選ばれたとき、ステッ
プＳ３５ではクラス２とクラス３のセルの転送比（Ｗ
2 ：Ｗ3 ）に従って前記優先制御アルゴリズムを用い
る。
記優先制御アルゴリズムの適用例を示したものである。
例えば、クラス２とクラス３を１つのクラスとみなし、
クラス１とクラス２＋３のセルの転送比をＷ1 ：（Ｗ2
＋Ｗ3 ）とすることにより、前記優先制御アルゴリズム
を適用することができる。この場合には、図７（ａ）に
示すようにポインタとしてＰ1,2+3 を用いて送出クラス
を決定する。図７において、ステップＳ３１〜Ｓ３４の
処理は図２のステップＳ１１〜１４の処理に対応する。
送出クラスとしてクラス２＋３が選ばれたとき、ステッ
プＳ３５ではクラス２とクラス３のセルの転送比（Ｗ
2 ：Ｗ3 ）に従って前記優先制御アルゴリズムを用い
る。
【００３２】このときは、ポインタＰ2,3 を用いて図７
（ｂ）の優先制御アルゴリズムによって送出クラスを決
定する。すなわち、図７（ｂ）は図７（ａ）のステップ
Ｓ２２の処理の内容を示している。図７（ｂ）において
ステップＳ４１〜４３の処理は図２のステップＳ１１〜
Ｓ１３の処理に対応し、またステップＳ４４，Ｓ４５の
処理はステップＳ１４の処理に対応する。このような図
７（ｂ）の処理を一度行った後、図７（ａ）のステップ
Ｓ１８に戻る。
（ｂ）の優先制御アルゴリズムによって送出クラスを決
定する。すなわち、図７（ｂ）は図７（ａ）のステップ
Ｓ２２の処理の内容を示している。図７（ｂ）において
ステップＳ４１〜４３の処理は図２のステップＳ１１〜
Ｓ１３の処理に対応し、またステップＳ４４，Ｓ４５の
処理はステップＳ１４の処理に対応する。このような図
７（ｂ）の処理を一度行った後、図７（ａ）のステップ
Ｓ１８に戻る。
【００３３】また、任意のセルスロットにおいて、任意
の１つのクラスのバッファにセルがないとき、残りの２
つのクラス間のセルの転送比を確保するために、クラス
１とクラス２のセルの転送比（Ｗ1 ：Ｗ2 ）に対しては
ポインタＰ1,2 、またクラス１とクラス３のセルの転送
比（Ｗ1 ：Ｗ3 ）に対してはポインタＰ1,3 をそれぞれ
用い、クラス２とクラス３に関しては前記ポインタＰ
2,3 を共用することにより、それぞれのポインタに関し
て前記優先制御アルゴリズムを用いて送出クラスを決定
するようにする。
の１つのクラスのバッファにセルがないとき、残りの２
つのクラス間のセルの転送比を確保するために、クラス
１とクラス２のセルの転送比（Ｗ1 ：Ｗ2 ）に対しては
ポインタＰ1,2 、またクラス１とクラス３のセルの転送
比（Ｗ1 ：Ｗ3 ）に対してはポインタＰ1,3 をそれぞれ
用い、クラス２とクラス３に関しては前記ポインタＰ
2,3 を共用することにより、それぞれのポインタに関し
て前記優先制御アルゴリズムを用いて送出クラスを決定
するようにする。
【００３４】さらに、任意のセルスロットにおいて、３
つのクラスのバッファとも常に待ちセルが存在する場
合、Ｗ1 ≧Ｗ2 ≧Ｗ3 を満たすようにクラスを決め、前
記３クラスの場合の階層化で制御を行うと、クラス２の
セルが連続して送出される回数は高々２回となる。但
し、初期値の設定によっては、１回にすることも可能で
ある。また、ｎクラスの場合は、クラス１以外の任意の
クラスの連続送出回数は高々（ｎ−１）回である。但
し、初期値の設定によっては、１回にすることも可能で
ある。。
つのクラスのバッファとも常に待ちセルが存在する場
合、Ｗ1 ≧Ｗ2 ≧Ｗ3 を満たすようにクラスを決め、前
記３クラスの場合の階層化で制御を行うと、クラス２の
セルが連続して送出される回数は高々２回となる。但
し、初期値の設定によっては、１回にすることも可能で
ある。また、ｎクラスの場合は、クラス１以外の任意の
クラスの連続送出回数は高々（ｎ−１）回である。但
し、初期値の設定によっては、１回にすることも可能で
ある。。
【００３５】以上述べてきたように、品質クラスが４ク
ラスの場合は、前記優先制御アルゴリズムに帰着させる
ために２4 −５個のポインタ処理を行えばよく、一般化
するとｎクラスの場合は２n −（ｎ＋１）個のポインタ
処理を行うことによって、本発明による優先制御を適用
することが可能である。
ラスの場合は、前記優先制御アルゴリズムに帰着させる
ために２4 −５個のポインタ処理を行えばよく、一般化
するとｎクラスの場合は２n −（ｎ＋１）個のポインタ
処理を行うことによって、本発明による優先制御を適用
することが可能である。
【００３６】次に、前記優先制御アルゴリズムを用いて
各クラスの使用帯域の上限値を規定する方法について述
べる。図８は、各クラスの使用帯域の上限値を規定する
方法について説明するための図である。図８（ａ）は、
クラス１のバッファ１３に対して上限帯域を規定する際
に、無効セルバッファ３１というものを考え、このバッ
ファ３１の最低保証帯域を規定することで上限帯域を規
定するというものである。図８（ｂ）は、クラス２のバ
ッファ１４に対して上限帯域を規定する方法を示す図で
あり、図８（ａ）と同様に無効セルバッファ３１を用い
る。
各クラスの使用帯域の上限値を規定する方法について述
べる。図８は、各クラスの使用帯域の上限値を規定する
方法について説明するための図である。図８（ａ）は、
クラス１のバッファ１３に対して上限帯域を規定する際
に、無効セルバッファ３１というものを考え、このバッ
ファ３１の最低保証帯域を規定することで上限帯域を規
定するというものである。図８（ｂ）は、クラス２のバ
ッファ１４に対して上限帯域を規定する方法を示す図で
あり、図８（ａ）と同様に無効セルバッファ３１を用い
る。
【００３７】例として、品質クラスが２クラスの場合に
ついて説明する。出力回線１７の帯域をＷとする。クラ
ス１の上限帯域をＷ1 、クラス２のそれをＷ2 とする。
また、Ｗ1 ：（Ｗ−Ｗ1 ）＝Ｗ1u：Ｗ0l1 およびＷ2 ：
（Ｗ−Ｗ2 ）＝Ｗ2u：Ｗ0l2とする。ここで、Ｗ1u，Ｗ
0l1 ，Ｗ2u，Ｗ0l2 は整数である。クラス１およびクラ
ス２のセルと無効セルとの送出比（Ｗ1u：Ｗ0l1 および
Ｗ2u：Ｗ0l2 ）に従って前記優先制御アルゴリズムを用
いて送出することにより、上限帯域を規定することがで
きる。
ついて説明する。出力回線１７の帯域をＷとする。クラ
ス１の上限帯域をＷ1 、クラス２のそれをＷ2 とする。
また、Ｗ1 ：（Ｗ−Ｗ1 ）＝Ｗ1u：Ｗ0l1 およびＷ2 ：
（Ｗ−Ｗ2 ）＝Ｗ2u：Ｗ0l2とする。ここで、Ｗ1u，Ｗ
0l1 ，Ｗ2u，Ｗ0l2 は整数である。クラス１およびクラ
ス２のセルと無効セルとの送出比（Ｗ1u：Ｗ0l1 および
Ｗ2u：Ｗ0l2 ）に従って前記優先制御アルゴリズムを用
いて送出することにより、上限帯域を規定することがで
きる。
【００３８】このときに用いるポインタＰ1u,0l1および
Ｐ2u,0l2は、一方のクラスのバッファにセルがないとき
に使用するものであり、両クラスのバッファ１３，１４
に待ちセルが存在するときは次のようにポインタを使い
分ける。２つのクラスの帯域の和（Ｗ1 ＋Ｗ2 ）が出力
回線１７の帯域Ｗを越えるときは、２つのクラスのセル
転送比（Ｗ1 ：Ｗ2 ）に従って送出クラスを決定する。
Ｗに満たないときは、図８（ｃ）のようにＷ1 ：Ｗ2 ：
（Ｗ−Ｗ1 −Ｗ2 ）の比（Ｗ1 ：Ｗ2 ：Ｗ0 ）に従って
送出クラスを決定する。ここで、Ｗ0 は無効セルの送出
割合である。図８（ｃ）の場合は、クラス２バッファ１
４と無効セルバッファ３１を１つのクラスバッファとみ
なし、ポインタとしてＰ1,2+0 を用いる。
Ｐ2u,0l2は、一方のクラスのバッファにセルがないとき
に使用するものであり、両クラスのバッファ１３，１４
に待ちセルが存在するときは次のようにポインタを使い
分ける。２つのクラスの帯域の和（Ｗ1 ＋Ｗ2 ）が出力
回線１７の帯域Ｗを越えるときは、２つのクラスのセル
転送比（Ｗ1 ：Ｗ2 ）に従って送出クラスを決定する。
Ｗに満たないときは、図８（ｃ）のようにＷ1 ：Ｗ2 ：
（Ｗ−Ｗ1 −Ｗ2 ）の比（Ｗ1 ：Ｗ2 ：Ｗ0 ）に従って
送出クラスを決定する。ここで、Ｗ0 は無効セルの送出
割合である。図８（ｃ）の場合は、クラス２バッファ１
４と無効セルバッファ３１を１つのクラスバッファとみ
なし、ポインタとしてＰ1,2+0 を用いる。
【００３９】以上のような制御により、各クラスの使用
帯域の上限値を規定することができる。また、このよう
な制御により、無効セルを均一に分散させて送出するこ
とができるので、次段のスイッチノードへのバーストを
避けることができる。また、シェイピングに相当する機
能を実現できる。
帯域の上限値を規定することができる。また、このよう
な制御により、無効セルを均一に分散させて送出するこ
とができるので、次段のスイッチノードへのバーストを
避けることができる。また、シェイピングに相当する機
能を実現できる。
【００４０】なお、以上の説明では品質クラスの異なる
入力セルに対する優先制御について述べたが、本発明は
ＡＴＭ網におけるセルに限らず、他の信号等に対する優
先制御にも適用できる。
入力セルに対する優先制御について述べたが、本発明は
ＡＴＭ網におけるセルに限らず、他の信号等に対する優
先制御にも適用できる。
【００４１】
【発明の効果】以上述べたように、本発明によればある
任意の品質クラスのバッファにセルがないときは、その
クラスを除いた品質クラス間でのセルの転送比を常に満
たす制御がなされることにより、各品質クラス間のセル
の転送比を常に満足するような優先制御をおこなことが
できる。
任意の品質クラスのバッファにセルがないときは、その
クラスを除いた品質クラス間でのセルの転送比を常に満
たす制御がなされることにより、各品質クラス間のセル
の転送比を常に満足するような優先制御をおこなことが
できる。
【００４２】また、転送比の小さい品質クラスのセルが
均一に分散されて送出されることにより、転送比の大き
な特定の品質クラスのセルの確率的なバーストを避ける
ことができる。
均一に分散されて送出されることにより、転送比の大き
な特定の品質クラスのセルの確率的なバーストを避ける
ことができる。
【図１】本発明に係る入力セルの品質クラスが２クラス
の場合の優先制御装置の実施例を示す構成図
の場合の優先制御装置の実施例を示す構成図
【図２】同実施例における優先制御アルゴリズムを示す
フローチャート
フローチャート
【図３】図２における一部の処理を詳細に示すフローチ
ャート
ャート
【図４】同実施例におけるポインタ設定法を概念的に示
す図
す図
【図５】同実施例に係る制御部内に保持されるテーブル
の構成図
の構成図
【図６】本発明に係る品質クラスが３クラス以上の場合
に拡張した優先制御装置の実施例を示す構成図
に拡張した優先制御装置の実施例を示す構成図
【図７】同実施例における優先制御のアルゴリズムを示
すフローチャート
すフローチャート
【図８】本発明に係る各クラスの使用帯域の上限値を規
定する方法の実施例を説明するための図
定する方法の実施例を説明するための図
【図９】従来のクラス別バッファ方式による優先制御方
法の説明図
法の説明図
１１…入力回線 １２…セル振り分
け部 １３，１４…バッファ １５…制御部 １６…多重化部 １７…出力回線 １８…ポインタ設定部 １９…ポインタ判
定部 ２０…送出クラス決定部 ２１〜２３…バッ
ファ １６ａ〜１６ｄ…多重化部 ３１…無効セルバ
ッファ
け部 １３，１４…バッファ １５…制御部 １６…多重化部 １７…出力回線 １８…ポインタ設定部 １９…ポインタ判
定部 ２０…送出クラス決定部 ２１〜２３…バッ
ファ １６ａ〜１６ｄ…多重化部 ３１…無効セルバ
ッファ
Claims (1)
- 【請求項１】複数の品質クラス別に設けられ、各品質ク
ラスの入力セルをそれぞれ蓄積する複数のバッファと、
これら複数のバッファに蓄積されたいずれかの品質クラ
スのセルを優先的に出力セルとして送出する制御を行う
制御手段とを備え、 前記制御手段は、 予め定めた２つの品質クラス間での前記セルの転送比
（Ｗ1 ：Ｗ2 ）を基に、Ｗ1 あるいはＷ2 をＷ1 ＋Ｗ2
で除した剰余を前ポインタ値に加算したポインタを設定
するポインタ設定手段と、 このポインタ設定手段により設定されたポインタの値を
判定するポインタ判定手段と、 このポインタ判定手段により判定されたポインタの値に
基づいて前記出力セルとして送出すべき品質クラスを決
定する送出クラス決定手段ととからなることを特徴とす
るＡＴＭ交換網における優先制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12962593A JPH06338905A (ja) | 1993-05-31 | 1993-05-31 | Ａｔｍ交換網における優先制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12962593A JPH06338905A (ja) | 1993-05-31 | 1993-05-31 | Ａｔｍ交換網における優先制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338905A true JPH06338905A (ja) | 1994-12-06 |
Family
ID=15014115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12962593A Pending JPH06338905A (ja) | 1993-05-31 | 1993-05-31 | Ａｔｍ交換網における優先制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338905A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332938B1 (ko) * | 1998-08-27 | 2002-04-20 | 가네꼬 히사시 | Ａｔｍ 셀의 멀티플렉싱 장치 및 방법 |
| US6408005B1 (en) | 1997-09-05 | 2002-06-18 | Nec Usa, Inc. | Dynamic rate control scheduler for ATM networks |
| US6831922B1 (en) | 1999-05-12 | 2004-12-14 | Nec Corporation | Contention priority control circuit |
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| US7287061B2 (en) | 2001-08-22 | 2007-10-23 | Nec Corporation | Data transfer apparatus and data transfer method |
-
1993
- 1993-05-31 JP JP12962593A patent/JPH06338905A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408005B1 (en) | 1997-09-05 | 2002-06-18 | Nec Usa, Inc. | Dynamic rate control scheduler for ATM networks |
| US7050451B2 (en) | 1998-05-19 | 2006-05-23 | Nec Corporation | Multi-service-class definition type ATM switch |
| US7212539B2 (en) | 1998-05-19 | 2007-05-01 | Nec Corporation | Multi-service-class definition type ATM switch |
| KR100332938B1 (ko) * | 1998-08-27 | 2002-04-20 | 가네꼬 히사시 | Ａｔｍ 셀의 멀티플렉싱 장치 및 방법 |
| US6831922B1 (en) | 1999-05-12 | 2004-12-14 | Nec Corporation | Contention priority control circuit |
| US7287061B2 (en) | 2001-08-22 | 2007-10-23 | Nec Corporation | Data transfer apparatus and data transfer method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1264430B1 (en) | Non-consecutive data readout scheduler | |
| US5757771A (en) | Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch | |
| US5268900A (en) | Device and method for implementing queueing disciplines at high speeds | |
| US5553061A (en) | Packet processor having service priority and loss priority features | |
| US5487061A (en) | System and method for providing multiple loss and service priorities | |
| US5771234A (en) | Method and system for ATM cell multiplexing under constant bit rate, variable bit rate and best-effort traffic | |
| JP3347926B2 (ja) | メモリ割り付けを改善したパケット通信システム及び方法 | |
| US6175570B1 (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
| EP0471344A1 (en) | Traffic shaping method and circuit | |
| EP0702472A1 (en) | A method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
| JP3002726B1 (ja) | 可変速度ディジタル交換方式 | |
| US7212535B2 (en) | Scheduling items using mini-quantum values | |
| US20020147829A1 (en) | Method and system for traffic control | |
| US5629936A (en) | Control of consecutive packet loss in a packet buffer | |
| JP2001053807A (ja) | パケットスケジューリング装置 | |
| JPH04245742A (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| US6195699B1 (en) | Real-time scheduler method and apparatus | |
| US7565496B2 (en) | Sharing memory among multiple information channels | |
| JPH06338905A (ja) | Ａｔｍ交換網における優先制御装置 | |
| USRE42121E1 (en) | Method and system for a hierarchical traffic shaper | |
| Sabaa et al. | Design and modelling of a nonlocking input-buffer ATM switch | |
| JP2002247081A (ja) | バッファ管理方法およびａｔｍ交換機 | |
| James et al. | A 40 Gb/s packet switching architecture with fine-grained priorities | |
| Kianto et al. | A dynamic priority scheme for broadband switching | |
| JP2001251306A (ja) | Ａｔｍ通信システムおよびａｔｍセル転送制御方法 |