JPH06337851A - ペトリネットに基づく並列制御システム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ペトリネットグラフの発火論理回路における
プログラムの多重起動の制御と、参照プレースの発火。 【構成】 発火可能かをチェックする発火論理回路で、
そのトランジションに接続する入力プレースの情報を記
憶する入力プレース判別手段(101) と、トランジション
に接続する出力プレースの情報を記憶する出力プレース
判別手段(102) と、プレースのトークン状態を記憶／更
新するトークン状態記憶／更新手段１(103) と、プログ
ラムの処理中に、同じプログラムに起動がかからないた
めの多重起動制御手段(104) の出力とを論理演算して、
トランジションの発火が可能か否かをチェックする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプログラムモジ
ュール（タスク、サブルーチン、ステートメント、関数
などのデータ処理の単位）を、複数のプロセッサによっ
て同時に処理をする並列処理の並列実行順序制御システ
ムに関する。

【０００２】

【従来の技術】従来のペトリネットによる並列制御シス
テムを図５及び図９によって説明する。図５は、並列制
御システムを示しており、複数のプロセッサＰＥ(501)
、状態チェック装置ＣＣＭ(502) 、実行順序制御装置
ＮＣＥ(503) から構成されている。各ＰＥは、それぞれ
ローカルにアクセスできるメモリを持っており、そのメ
モリに処理すべき複数のプログラムモジュールが記憶さ
れている。

【０００３】ペトリネットグラフは、形式的に以下のよ
うに定義される。

【０００４】

【数１】

【０００５】図９(a) は、ペトリネットグラフの一例で
ある。図９(a) を例にとって前述の定義を当てはめてみ
ると、以下のようになる。

【０００６】

【数２】

【０００７】各プレースｐ１〜ｐ４には、プロセッサが
処理すべきプログラムモジュールが割り当ててあり、プ
レースがトークンを得たときに、プロセッサはそのプロ
グラムモジュールの処理を開始する。

【０００８】プログラムモジュールの状態遷移を記述し
たペトリネットグラフは表形式に変換され、ＦＣＴ（Fi
re Condition Table) 、ＴＴＴ (Token Transfer Tabl
e) としてＮＣＥ内のレジスタに格納されている。

【０００９】ＦＣＴはプレースに接続している出力トラ
ンジションの状態を表し、図９(a)のグラフを表現する
と図９(b) のような表になる。ＴＴＴはトランジション
に接続している出力プレースの状態を表し、図９(a)の
グラフを表現すると図９(c) のような表になる。

【００１０】又、ペトリネットの状態を表すトークン
は、各プレース毎にトークンの有り無しをＴＳＴ (Toke
n Status Table) (201) に格納している。ＴＳＴはＮＣ
Ｅ内のレジスタであり、プレース毎に１ビットが割りつ
けられていて、トークン有りで‘１’、トークン無しで
‘０’が格納される。

【００１１】ＮＣＥはＦＣＴ、ＴＴＴ及びＴＳＴを参照
して、発火可能なトランジションを発火させる。発火と
は、トランジションの入力プレースの全てにトークンが
入っているときに、入力プレースからトークンを抜き去
り、出力プレースへトークンを分配（ここでは、出力プ
レースのプログラムモジュールに起動をかけること）す
ることを意味する。

【００１２】トークンを分配すべきプレースはＴＴＴか
ら求まる。トークンが分配されると、分配されたプレー
スはプログラムモジュールの処理を開始する。ＮＣＥは
トランジションの発火により処理すべきプレースの番号
を、ＣＣＭ内のＥＸＱ (Excution Queue) (504) に書き
込む。複数のＰＥは、ＥＸＱ内のプレースの番号を競合
しながら読み出し、これに対応するプログラムモジュー
ルを処理する。処理を終了したならば、そのプレースの
番号をＣＣＭ内のＥＤＱ(EnD Queue) (505) に書き込
む。ＮＣＥはＥＤＱ内のプレースの番号を取り出し、そ
れに対応するＴＳＴのビットを‘１’にする。

【００１３】ＮＣＥと各ＰＥは、ＣＣＭをインタフェー
スとして独立に動作している。ＮＣＥはペトリネットグ
ラフの記述に従い、処理可能なプログラムモジュールに
対応するプレースの番号をＥＸＱに書き込む。

【００１４】一方、ＰＥはＥＸＱからプレースの番号を
読み出して、それに対応するプログラムモジュールを処
理するので、ＰＥの数だけプログラムモジュールが並列
に動作することが可能である。

【００１５】ＮＣＥが発火チェックを行うのは、トーク
ンの状態が変化したときでよく、それはつまりＴＳＴに
ビットが書き込まれたときであり、発火チェックをする
トランジションは、トークンが分配されたプレースから
アークの伸びているトランジションである。このように
して、ペトリネットで記述された並列処理が実行制御さ
れる。

【００１６】以下、発火可能かをチェックする発火論理
回路について説明する。発火論理回路はＮＣＥ内に用意
されており、入力プレース判断手段（ＩＴ）、出力プレ
ース判断手段（ＯＴ）及びＴＳＴの３つのレジスタと論
理演算部から構成されている。

【００１７】ＩＴはトランジション毎の入力プレースの
接続情報を表したレジスタで、ＦＣＴを参照して作成可
能であり、トランジションに接続している入力プレース
は‘１’で表され、接続していないものは‘０’で表さ
れる。

【００１８】図９(a) のペトリネットグラフのＩＴは、
図９(d) のように表される。ＯＴはトランジション毎の
出力プレースの接続情報を表したレジスタで、ＴＴＴを
参照して作成可能であり、トランジションに接続してい
る出力プレースは‘１’で表され、接続していないもの
は‘０’で表される。

【００１９】図９(a) のペトリネットグラフのＯＴは、
図９(e) のように表される。発火論理回路はＮＣＥ内
で、新たにトークンが入ったプレースを入力プレースと
するトランジションの番号を受け取ると、ＮＣＥ内に保
存している情報（ＴＳＴ、ＩＴ、ＯＴ）を用いてそのト
ランジションが発火可能かどうかのチェックを行う。

【００２０】全ての入力プレースにトークンが存在する
か否かである。この際に、ネットの安全性のチェックも
行う。ネットの安全性とは、プレースに１つを越えるト
ークンが入らないことを意味する。

【００２１】具体的に言えば、出力プレースにトークン
が入っているうちは、トランジションが発火できなくす
ることである。そのために、トランジションの入力プレ
ースのトークンのチェックのみではなく、出力プレース
のトークンのチェックも行う。以上のチェックで発火可
能となるとそのトランジションは発火し、入力側の全て
のプレースのトークンが消え、出力側の全てのプレース
にトークンが入る。

【００２２】その結果、ＴＳＴが更新される。 発火・更新論理 プレースの有限集合 Ｐ＝｛ p1,p2,---,pi,----,pm
｝ （１≦ｉ≦ｍ） トランジションの有限集合 Ｔ＝｛ t1,t2,---,tj,---
-,tn ｝（１≦ｊ≦ｎ） ＴＳＴレジスタ ＴＳＴ＝ ( tst(p1),tst(p2),-
---,tst(pm) ) トランジションtjのＩＴレジスタ＝ ( it(tj,1),it(tj,
2),----,it(tj,m) ) トランジションtjのＯＴレジスタ＝ ( ot(tj,1),ot(tj,
2),----,ot(tj,m) ) とすると、トランジションtjが発火可能であるための条
件は、

【００２３】

【数３】

【００２４】図１１にプレース数＝４、トランジション
数＝２のときの発火論理回路を、図１２にＴＳＴ更新回
路を示す。図９(a) のペトリネットグラフを使用して以
下の説明を行う。

【００２５】図１１において、トランジション番号がＩ
Ｔに入力されると、そのトランジションに接続される入
力プレースの接続情報が出力される。仮にトランジショ
ン番号としてｔ１が入力されると、it(t1,1)のみが
‘１’となりインバータＩＮＶ４のみが‘０’となり、
他のインバータは全て‘１’となる。又、プレースｐ１
のみにトークンが存在するとすれば、ＴＳＴ出力の内ts
t(p1) のみが‘１’となり他の出力は‘０’となる。そ
の結果ＯＲゲートの出力は全て‘１’となり、入力条件
であるＡＮＤ１０の出力が‘１’となり、入力条件は発
火可能となる。

【００２６】同様に、トランジション番号がＯＴに入力
されると、そのトランジションに接続される出力プレー
スの接続情報が出力される。トランジション番号として
ｔ１が入力されると、ot(t1,2)とot(t1,3)のみが‘１’
となる。又、トークンはｐ１のみに存在するのであるか
ら、tst(p2) とtst(p3) は‘０’となりＮＡＮＤゲート
の出力は全て‘１’となってＡＮＤ１１の出力が‘１’
となり、出力条件も発火可能となる。その結果、ＡＮＤ
１２の出力は‘１’となって、トランジションｔ１は発
火可能となる。

【００２７】図１２は、ＩＴの出力を反転したものと、
ＴＳＴの出力の論理積をとったものをＴＳＴに格納して
いる。トークンはｐ１のみに存在するのであるから、Ｔ
ＳＴの出力の内、tst(p1) のみが‘１’となり、他は全
て‘０’となる。又、ＩＴの内it(t1,1)のみが‘１’と
なり他は全て‘０’となる。そして、インバータの内Ｉ
ＮＶ５の出力のみが‘０’となり、その他のインバータ
は‘１’となる。その結果、ＡＮＤゲートの出力は全て
‘０’となり、ｐ１のトークンが消去されたことにな
る。

【００２８】なお、ＴＳＴの状態に変化があるにもかか
わらず、トランジションが発火出来ない場合が２種類あ
る。まず、入力プレースのいくつかにトークンが入って
いないときである。

【００２９】この場合、残りの入力プレースにトークン
が分配されてきたときの発火チェックで発火の判定が可
能であるので、問題はない。もう１つは入力側プレース
のトークンは全てあるが、出力側プレースにもトークン
があるときである。これは、出力側プレースのトークン
がなくなるまで待たなければならない。また、なくなり
次第、発火できなければならない。しかし、ペトリネッ
ト記述をしたテーブルＦＣＴが入力プレースから発火チ
ェックをするトランジションを引く形なので、出力プレ
ースの変化からそのプレースの番号をもとに発火チェッ
クをすべきトランジションを引くことは難しい。

【００３０】従って、出力プレースが空くまで入力プレ
ースの１つを用いてそのトランジションの発火チェック
を繰り返せばよい。但し、一旦入れたトークンが他のト
ランジションの発火に影響を与える場合もあるので、強
制的にこのトークンを消去して、そのプレース番号をＥ
ＤＱに戻してやる。こうすると、ＮＣＥはそのプレース
のプログラムモジュールの処理が終了したものとみな
し、ＴＳＴのそのプレースのビットを‘１’にする。

【００３１】その結果、出力プレースが空くまでそのプ
レース番号はＮＣＥとＥＤＱを往復して発火チェックを
繰り返す。

【００３２】

【発明が解決しようとする課題】本発明が解決しようと
する課題は以下の通りである。 （１）．従来装置においてのプログラムモジュールの処
理とトークンの関係を、図１０を用いて説明する。

【００３３】(i). トランジションt1は発火可能である
ので、発火してp2のプログラムモジュールの処理を開始
する。 (ii). プログラムモジュールを処理中の状態である。

【００３４】(iii).プログラムモジュールの処理を終了
と同時に、p2にトークンが注入される。 (iv). トランジションt2が発火可能であれば、発火す
る。

【００３５】プログラムモジュールの処理をＰＥが終了
した時に、ＴＳＴにトークンが注入されるので、ＰＥが
プログラムモジュールを処理中は、プレースにトークン
が存在しないという状態が存在する。

【００３６】従って、そのプレースを出力プレースとす
るトランジション（この場合はｔ１）がそのプレースが
空だと認識してしまい、発火してしまう恐れがある。こ
のため、あるプログラムモジュールを処理中にもかかわ
らず、同じプログラムモジュールに起動がかかる可能性
がある。

【００３７】これはトランジションが発火してから、出
力プレースにトークンが注入されるまでの間に時間がか
かることに起因する。トランジションの発火からトーク
ンの注入されるべきプレースの番号がＥＸＱ、ＰＥ、Ｅ
ＤＱを回ってからトークンが注入されるので時間がかか
る。その間に、他のトランジションの発火のチェックを
行うことにより本問題が生じ、トランジションの発火か
らトークン注入までの間は、安全性が保てないという問
題があった。

【００３８】この問題点を図１１を用いて説明する。従
来例で示したように、トランジションｔ１が発火したと
きにＴＳＴのtst(p1)が‘０’となる。その結果、ＡＮ
Ｄ１０の出力が‘０’となりトランジションｔ１の入力
条件は発火不可能となる。しかし出力条件は、発火可能
のままである。

【００３９】仮に、プレースｐ１の入力トランジション
が発火して、ｐ１にトークンが注入された場合に、ＴＳ
Ｔのうちtst(p1) が‘１’となり、再びＡＮＤ１０の出
力が‘１’となり入力条件も発火可能となる。その結果
ｔ１が再び発火することになり、プロセッサはプログラ
ムを処理中であるにもかかわらず、同じプログラムに起
動がかかることになる。 （２）．ペトリネットグラフには、ある一つのプレース
がある一つのトランジションの入力プレースであり、か
つ出力プレースであるということも許されており、これ
はグラフで表すとプレースとトランジションが双方向の
アークで結ばれている状態（図４）である。これを「参
照プレース」と呼ぶ。

【００４０】(i). 参照プレースにトークンがない状態
である。 (ii). 参照プレースにトークンがある状態である。 従来装置においては安全性を保つため、トランジション
の発火には、出力プレースが空いている必要があった。
しかし参照プレースの場合、そのプレースはトランジシ
ョンにとって入力プレースでありかつ出力プレースでも
ある。従って、トランジションからみれば、入力プレー
スにトークンがあるときは出力プレースにもトークンが
あって、発火できず、出力プレースにトークンがないと
きは入力プレースにトークンがなくて発火できない。つ
まり、従来装置の発火論理回路では参照プレースのつな
がったトランジションを正常に発火できないという問題
があった。

【００４１】この問題点を図９と図１１を使用して説明
する。図９のペトリネットグラフのうち、仮にプレース
ｐ４を参照プレースであるとする。ＩＴのうち、it(t2,
2)とit(t2,3)とit(t2,4)が‘１’となる。

【００４２】ｐ４にトークンがない場合、ＴＳＴのうち
tst(p2) とtst(p3) が‘１’となり、その他は‘０’と
なる。その結果、ＯＲゲートのうちＯＲ３４のみが
‘０’となり、ＡＮＤ１０の出力が‘０’となって、入
力条件で発火不可能になる。

【００４３】又、ｐ４にトークンがある場合、ＴＳＴの
うちtst(p2) とtst(p3) とtst(p4)が‘１’となり、tst
(p1) が‘０’となり、ＯＴのうちot(t2,4)のみが
‘１’となり、他は‘０’となる。その結果、ＮＡＮＤ
ゲートのうちＮＡＮＤ３４のみが‘０’となり、それ以
外は‘１’となる。従って、ＡＮＤ１１の出力が‘０’
となって出力条件で発火不可能になる。

【００４４】本発明の課題は、プログラムモジュール実
行中すなわち「トランジション発火からトークン注入ま
での間にある。」という状態を認識できる発火論理回路
と、参照プレースのつながったトランジションの発火が
正常に行える発火論理回路を提供することにある。

【００４５】

【課題を解決するための手段】

（１）．図１は、本発明（１）のブロック図である。入
力プレース判断手段(101) は、トランジションに接続す
る入力プレースの状態であるＩＴの内容が記憶され、メ
モリ、ラッチ回路、Ｆ／Ｆ回路等で構成される。

【００４６】出力プレース判断手段(102) は、トランジ
ションに接続する出力プレースの状態であるＯＴの内容
が記憶され、メモリ、ラッチ回路、Ｆ／Ｆ回路等で構成
される。

【００４７】トークン状態記憶／更新手段１(103) は、
それぞれのプレースのトークン状態が記憶され、発火が
行われると、その発火に関連するプレースのトークン状
態が更新され、論理ゲートとメモリ、ラッチ回路、Ｆ／
Ｆ回路等で構成される。

【００４８】多重起動制御手段(104) は、現在処理中の
プログラムに再起動がかからないようにするために、ダ
ミーのプレースを定義したもので、メモリ、ラッチ回
路、Ｆ／Ｆ回路等で構成される。

【００４９】論理演算手段１(105) は、上記(101) 〜(1
04) の出力から発火可能か否かをチェックする手段であ
り、論理ゲート等で構成される。 （２）．図２は、本発明（２）のブロック図である。

【００５０】入力プレース判断手段(101) は、トランジ
ションに接続する入力プレースの状態であるＩＴの内容
が記憶され、メモリ、ラッチ回路、Ｆ／Ｆ回路等で構成
される。

【００５１】出力プレース判断手段(102) は、トランジ
ションに接続する出力プレースの状態であるＯＴの内容
が記憶され、メモリ、ラッチ回路、Ｆ／Ｆ回路等で構成
される。

【００５２】トークン状態記憶／更新手段２(201) は、
それぞれのプレースのトークン状態が記憶され、発火が
行われると、その発火に関連するプレースのトークン状
態が更新され、論理ゲートとメモリ、ラッチ回路、Ｆ／
Ｆ回路等で構成される。但し、このトークン状態記憶／
更新手段２は、従来のＴＳＴ更新回路と全く同じもので
ある。

【００５３】参照プレース発火手段(202) は、参照プレ
ースを発火可能にするための手段であり、論理ゲート等
で構成される。論理演算手段２(203) は、上記(101) 〜
(102) 及び(201) 〜(202) の出力から発火可能か否かを
チェックする手段であり、論理ゲート等で構成される。

【００５４】

【作用】

（１）．発火論理回路内の各プレースに対して、新たに
ダミーのプレースを定義し、それらにダミーのトークン
を入れられるようにする。トランジションの発火後、出
力プレースの番号をＥＸＱに入れる前に、ダミーのトー
クンをその出力プレースに対するダミープレースに注入
する。このダミーのトークンは、普通のトークンと同じ
くこのダミーのプレースを入力プレースとするトランジ
ションの発火で消去される。プログラムモジュールを処
理中はダミーのトークンがダミーのプレースにあり、プ
ログラムモジュールを処理終了後は普通のトークンがさ
らに付け加わる。

【００５５】トランジションは、出力プレースにトーク
ンがあると発火できない。従って、普通のトークンの代
わりにダミーのトークンで安全性のチェックを行えば、
従来の安全性（プログラムモジュール実行終了後は安全
である）に「プログラムモジュール実行中も安全であ
る」という機能が付け加わる。 （２）．発火論理回路内で行われる発火論理の内、出力
条件のチェックに用いるＯＴの値にＩＴの反転した値で
マスクをかける。これは出力プレースであり入力プレー
スでもあるプレースを、出力条件のチェックから除くこ
とを意味する。

【００５６】発火論理回路内で行われる発火論理の内、
入力条件の論理は変わらないので、入力プレースのプロ
グラムモジュール終了で入力条件は成立する。出力プレ
ースのうち参照プレースにはトークンが入った状態だ
が、マスクをかけてあるので出力条件のチェックから除
かれている。参照プレース以外の出力プレースにトーク
ンがなければ出力条件は成立する。

【００５７】以上の入出力条件がともに成立したとき発
火可能とすれば、参照プレースにつながるトランジショ
ンも正常に発火できる。

【００５８】

【実施例】

（１）．実施例を、図３以下を用いて説明する。 (i). トランジションt1は発火可能であるので、発火し
てプログラムモジュールの処理を開始する。

【００５９】(ii). プログラムモジュールの処理の開始
とともに、ダミーのプレースにトークンを入れる。仮に
p1にトークンが入ったとしても、t1は発火しない。 (iii).プログラムモジュールの処理が終了したためp2に
トークンが入る。

【００６０】(iv). t2が発火可能であれば、発火する。 このようにすれば、プログラムモジュール実行中はダミ
ーの方のプレースにトークンがあるので安全性を保つた
めにトランジションは発火しない。実際にはペトリネッ
トグラフでダミーのプレースを記述するわけではなく、
このダミーのプレースのトークンすなわちダミーのトー
クンを出力条件に用いることを前提に発火論理回路に取
り込む。このときの発火論理回路の発火・更新論理を以
下に示す。

【００６１】ここで、ダミーのプレースのトークンを入
れるＴＳＴをＴＳＴＤとする。 発火・更新論理 ＴＳＴＤレジスタ ＴＳＴＤ＝ ( tstd(p1),tstd(p
2),----,tstd(pm) ) とすると、トランジションtjが発火可能であるための条
件は、

【００６２】

【数４】

【００６３】入力条件にはターゲットのプレースのトー
クンを用い、出力条件にはダミーのプレースのトークン
を用いる。発火のあとのトークンの消去には、ＴＳＴの
更新にはＴＳＴ、ＴＳＴＤの更新にはＴＳＴＤを用い
る。

【００６４】以上のように発火・更新論理を変更するこ
とで、ターゲットのプレースでプログラムモジュールを
実行中でも、ダミーのプレースにトークンがあるので安
全性は保たれる。

【００６５】図６、図７にプレース数＝４、トランジシ
ョン数＝２のときの発火論理回路、ＴＳＴ、ＴＳＴＤ更
新回路を示す。図６を図３の原理図を使って、説明す
る。

【００６６】本来であれば、図９に示すペトリネットグ
ラフの全てのプレースｐ１〜ｐ４にダミーのプレースが
付加されねばならないが、説明を簡単にするためにｐ２
にのみダミーのプレースが付加されているものとする。

【００６７】図６でトランジションｔ１が発火したとす
ると、従来例で示したようにＴＳＴの内容が更新され
て、tst(p1) が‘０’となる。ＩＴの内it(t1,1)のみが
‘１’で、他は全て‘０’であるので、インバータの出
力のうちＩＮＶ１のみが‘０’となり、他は全て‘１’
となる。さらにＯＲゲートのうちＯＲ１のみが‘０’と
なり、他は全て‘１’となる。その結果ＡＮＤ１の出力
は‘０’となり入力条件は、発火不可能となる。

【００６８】又、ＴＳＴＤはtstd(p2)のみが‘１’とな
っていて、他は‘０’となっている。ＯＴのうちot(t1,
2)とot(t1,3)が‘１’であり、他は‘０’であるので、
ＮＡＮＤゲートのうちＮＡＮＤ１のみが‘０’となり、
他は全て‘１’となる。その結果、ＡＮＤ２の出力は
‘０’となって、出力条件も発火不可能となる。

【００６９】仮に、プレースｐ１の入力トランジション
が発火したとすると、ｐ１にトークンが注入されてtst
(p1) が‘１’となり、ＡＮＤ１の出力が‘１’となっ
て入力条件は発火可能になる。

【００７０】しかし、tstd(p2)はプレースｐ２のプログ
ラムの処理が終了するまで‘１’を保つので、プログラ
ムが終了するまでトランジションｔ１は、再び発火する
ことはない。

【００７１】図７は、ＴＳＴＤの更新がＴＳＴの更新と
同じ方法で更新されることが示される。 （２）．参照プレースで問題が生じる原因は、発火論理
回路内で行われる論理のうち、出力条件のチェックでこ
の参照プレースを出力プレースとして認識しないように
すればよい。これは入力プレースでもある出力プレース
を出力条件のチェックから外せばよい。

【００７２】具体的にいうと、入力プレースの情報はＩ
Ｔに入っているので、出力プレースの情報の入っている
テーブルＯＴをこのＩＴでマスクする。そうすれば、出
力条件のチェックのときに参照プレースを出力プレース
として認識しなくなる。

【００７３】ＩＴでマスクするとは、ＩＴの反転した値
で論理積をとることをいう。以上のように改良した発火
・更新論理を以下に示す。 発火・更新論理 トランジションtjが発火可能であるための条件は、

【００７４】

【数５】

【００７５】入力条件の論理は変わらないので、入力プ
レースのプログラムモジュールが全て終了すると（ＴＳ
Ｔの入力プレースの位置の全てにトークンとして‘１’
が入ると）入力条件は成立する。出力プレースの内参照
プレースにはトークンが入った状態だが、マスクをかけ
てあるので出力条件のチェックから除かれている。参照
プレース以外の出力プレースが全て空いていれば（ＴＳ
Ｔの出力プレースの位置の全てにトークンとしての
‘１’が入っていなければ）出力条件は成立する。

【００７６】以上の入出力条件がともに成立したときに
発火可能とすれば、参照プレースにつながるトランジシ
ョンも正常に発火できる。なお、トランジション発火の
場合のトークンの分配先はＴＴＴに格納されている。本
発明ではＴＴＴは変更していないので、ＴＴＴ上ではト
ランジションと参照プレースはつながっており、参照プ
レースのプログラムモジュールにも起動がかかる。

【００７７】図８にプレース数＝４、トランジション数
＝２のときの発火論理回路を示す。図８を図９を使用し
て説明する。ＯＴの出力をＩＴの反転した出力でマスク
する参照プレース発火手段(202) を付加することによ
り、参照プレースを出力条件のチェックから除くことを
示している。

【００７８】仮に、プレースｐ４が参照プレースである
とする。トランジションｔ２が発火可能か否かをチェッ
ク場合、ＩＴのうちit(t2,1)のみが‘０’となり、その
他は‘１’となる。

【００７９】ｐ４にトークンがない場合、従来と同様Ａ
ＮＤ７の出力が‘０’となり入力条件で発火不可能とな
る。又、ｐ４にトークンがある場合、従来と同様にＡＮ
Ｄ７の出力が‘１’となり、入力条件は発火可能とな
る。it(t2,4)は‘１’であるので、インバータＩＮＶ３
は‘０’となり、ＡＮＤ６は‘０’となる。その結果、
ＮＡＮＤ２はtst(p4)がいかなる場合でも‘１’を出力
することになり、ＡＮＤ８は‘１’を出力して出力条件
は発火可能となる。従って、参照プレースが接続された
トランジションであっても発火可能となる。

【００８０】

【発明の効果】

（１）．プレースの状態をトークンの有り無し（起動待
ち／終了）だけでなく、プログラムモジュール実行中の
状態も管理できるので、安全性（１つのプレースに１個
を越えてトークンが入らないこと、具体的に言えば出力
プレースにトークンが入っているうちはトランジション
が発火できなくすること）を確保した発火が実現でき
る。

【００８１】それにより、あるプログラムモジュールを
実行中にもかかわらず同じプレースのプログラムモジュ
ールに、二重三重に起動がかかることがなくなった。 （２）．本発明を用いれば、参照プレースにつながるト
ランジションも正常に発火でき、従来では実現できなか
った「双方向のアーク」を持ったペトリネットグラフに
よる並列制御のスケジューリングができるようになっ
た。

【図面の簡単な説明】

【図１】本発明の並列制御方式（１）の論理ブロック図
である。

【図２】本発明の並列制御方式（２）の論理ブロック図
である。

【図３】本発明（１）の原理図である。

【図４】参照プレースのペトリネット記述である。

【図５】並列制御システムの構成図である。

【図６】本発明（１）の発火論理回路である。

【図７】本発明（１）のＴＳＴ、ＴＳＴＤ更新回路であ
る。

【図８】本発明（２）の発火論理回路である。

【図９】(a) はぺトリネットグラフの一例であり、(b)
はペトリネットグラフのＦＣＴであり、(c) はペトリネ
ットグラフのＴＴＴであり、(d) はペトリネットグラフ
のＩＴであり、(e) はペトリネットグラフのＯＴであ
る。

【図１０】従来のプログラムモジュールの処理と、トー
クンの関係である。

【図１１】従来の発火論理回路である。

【図１２】従来のＴＳＴ更新回路である。

【符号の説明】

１０１ 入力プレース判断手段 １０２ 出力プレース判断手段 １０３ トークン状態記憶／更新手段１ １０４ 多重起動制御手段 １０５ 論理演算手段１ ２０１ トークン状態記憶／更新手段２ ２０２ 参照プレース発火手段 ２０３ 論理演算手段２ ５０１ プロセッサ ５０２ 状態チェック装置 ５０３ 実行順序制御装置 ５０４ Excution Queue ５０５ End Queue

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各々が、独自に異なる処理をすることが
   可能で、内部又は外部にローカルにアクセスすることが
   できるメモリを持つ複数のプロセッサ(501)と、 前記プロセッサ(501) の実行状態を監視する状態チェッ
   ク装置(502) と、 前記プロセッサ(501) 及び前記状態チェック装置(502)
   を制御する実行順序制御装置 (503)とを有するマルチプ
   ロセッサの並列制御システムにおいて、 前記実行順序制御装置(503) 内に、 トランジションに接続する入力プレースの情報を記憶す
   る入力プレース判別手段(101) と、 トランジションに接続する出力プレースの情報を記憶す
   る出力プレース判別手段(102) と、 プレースのトークンの状態を記憶／更新するトークン状
   態記憶／更新手段１(103) と、 プログラムの処理中に、同じプログラムに起動がかから
   ないようにするための多重起動制御手段(104) と、 発火可能か否かを判別する論理演算手段１(105) を具備
   することを特徴とする並列制御システム。
2. 【請求項２】 各々が、独自に異なる処理をすることが
   可能で、内部又は外部にローカルにアクセスすることが
   できるメモリを持つ複数のプロセッサ(501)と、 前記プロセッサ(501) の実行状態を監視する状態チェッ
   ク装置(502) と、 前記プロセッサ(501) 及び前記状態チェック装置(502)
   を制御する実行順序制御装置 (503)とを有するマルチプ
   ロセッサの並列制御システムにおいて、 前記実行順序制御装置(503) 内に、 トランジションに接続する入力プレースの情報を記憶す
   る入力プレース判別手段(101) と、 トランジションに接続する出力プレースの情報を記憶す
   る出力プレース判別手段(102) と、 プレースのトークンの状態を記憶／更新するトークン状
   態記憶／更新手段２(201) と、 トランジションに対して入力プレースであり、出力プレ
   ースでもある参照プレースを、発火可能にするための参
   照プレース発火手段(202) と、 発火可能か否かを判別する論理演算手段２(203) を具備
   することを特徴とする並列制御システム。