JPH06337664A - Signal processing device for raster type picture display system - Google Patents
Signal processing device for raster type picture display systemInfo
- Publication number
- JPH06337664A JPH06337664A JP5148598A JP14859893A JPH06337664A JP H06337664 A JPH06337664 A JP H06337664A JP 5148598 A JP5148598 A JP 5148598A JP 14859893 A JP14859893 A JP 14859893A JP H06337664 A JPH06337664 A JP H06337664A
- Authority
- JP
- Japan
- Prior art keywords
- attribute
- pixel
- image
- counter
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ラスタ型画像表示シス
テム用信号処理装置に係り、とくに情報処理装置等で用
いられる画像表示装置における表示属性切り替え回路を
備えたラスタ型画像表示システム用信号処理装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device for a raster type image display system, and more particularly to a signal processing device for a raster type image display system provided with a display attribute switching circuit in an image display device used in an information processing device or the like. Regarding the device.
【０００２】[0002]
【従来の技術】マルチウィンドウシステムを用いた画像
表示装置等にあって参照するルックアップテーブルが違
うなど表示属性が異なるウィンドウを同時に表示する場
合、従来技術にあっては画像表示用メモリと同じ画素構
成をもつ属性格納メモリを備え、画素毎の表示属性を当
該属性格納メモリに前もって格納しておき、表示画像デ
ータを読み出すのと同時に属性格納メモリから属性デー
タを読み出し、その属性データにより画素毎の表示制御
を行うという手法が採用されていた。2. Description of the Related Art When simultaneously displaying windows having different display attributes such as different lookup tables to be referred to in an image display device using a multi-window system, in the prior art, the same pixel as the image display memory is used. A display attribute for each pixel is stored in advance in the attribute storage memory, and at the same time as the display image data is read out, the attribute data is read out from the attribute storage memory, and the attribute data is used for each pixel. The technique of performing display control has been adopted.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、かかる
従来例にあっては、画像表示用メモリの各画素に１対１
対応するだけの容量を持つ属性格納メモリが必要とな
り、これがため属性格納メモリの容量が大きくなり、装
置全体の大型化およびコスト高を招くという不都合が生
じていた。However, in such a conventional example, each pixel of the image display memory has a one-to-one correspondence.
An attribute storage memory having a sufficient capacity is required, which increases the capacity of the attribute storage memory, resulting in an increase in the size of the entire apparatus and an increase in cost.
【０００４】[0004]
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに属性格納メモリの容量を小さくすると
共に装置全体の小型化および原価低減を図ったラスタ型
画像表示装置を提供することを、その目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a raster type image display device which improves the inconveniences of the prior art, particularly reduces the capacity of the attribute storing memory, downsizes the entire device and reduces the cost. , And its purpose.
【０００５】[0005]
【課題を解決するための手段】本発明では、表示画像を
格納する画像メモリを備えたラスタ型画像表示装置にお
いて、画像メモリの１走査線毎に，その走査線内の画素
毎にある表示属性指定が始まる属性指定開始画素のＸ座
標及びその属性指定が終わる属性指定終了画素のＸ座標
の組を複数組格納する属性格納メモリと、前記画像メモ
リに対する読み出しクロックに同期して作動するカウン
タとを設ける。また、この属性格納メモリからＸ座標の
組を順次読み出すと共に，カウンタ出力を入力し，ある
属性指定開始画素から終了画素の表示期間中とそれ以外
の期間中とで画素毎に二値の属性信号を切り替え出力す
る比較回路を装備する、等の構成を採っている。これに
よって前述した目的を達成しようとするものである。According to the present invention, in a raster type image display device having an image memory for storing a display image, a display attribute is set for each scanning line of the image memory and for each pixel in the scanning line. An attribute storage memory that stores a plurality of sets of the X coordinate of the attribute designation start pixel for which designation starts and the X coordinate of the attribute designation end pixel for which the attribute designation ends, and a counter that operates in synchronization with a read clock for the image memory Set up. In addition, a set of X coordinates is sequentially read from the attribute storage memory, a counter output is input, and a binary attribute signal for each pixel is displayed during a display period from a certain attribute-designated start pixel to an end pixel and other periods. It is equipped with a comparison circuit that switches and outputs. This aims to achieve the above-mentioned object.
【０００６】[0006]
【実施例】以下、本発明の第１実施例を図１に基づいて
説明する。この図１は、表示画像を格納する画像メモリ
を備えたラスタ型画像表示装置において使用される画像
情報の画素毎の表示制御にかかるブロック図を示すもの
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a block diagram showing display control for each pixel of image information used in a raster type image display device having an image memory for storing a display image.
【０００７】この図１に示す実施例は、表示画像を格納
する画像メモリを備えたラスタ型画像表示装置におい
て、画像メモリ１の１走査線毎に，その走査線内の画素
毎にある表示属性指定が始まる属性指定開始画素のＸ座
標ＸS 及びその属性指定が終わる属性指定終了画素のＸ
座標ＸE の組を複数組格納する属性格納メモリ２と、画
像メモリ１に対する読み出しクロックに同期して作動す
るカウンタ３とを備えている。The embodiment shown in FIG. 1 is a raster-type image display device having an image memory for storing a display image, and a display attribute is set for each scanning line of the image memory 1 and for each pixel in the scanning line. X coordinate X S of the attribute-designated start pixel for which designation starts and X of the attribute-designated end pixel for which the attribute designation ends
An attribute storage memory 2 that stores a plurality of sets of coordinates X E and a counter 3 that operates in synchronization with a read clock for the image memory 1 are provided.
【０００８】また、この図１において、符号４は比較回
路を示す。この比較回路４は、属性格納メモリ２からＸ
座標の組ＸS ，ＸE を順次読み出すと共に，カウンタ３
の出力ＸK を入力し，ある属性指定開始画素から終了画
素の表示期間中とそれ以外の期間中とで画素毎に二値の
属性信号を切り替え出力する機能を備えている。Further, in FIG. 1, reference numeral 4 indicates a comparison circuit. This comparison circuit 4 uses the attribute storage memory 2 to X
The pair of coordinates X S and X E are sequentially read out and the counter 3
Output X K is input, and a binary attribute signal is switched and output for each pixel during a display period from a certain attribute-designated start pixel to an end pixel and during other display periods.
【０００９】そして、この図１に示す第１実施例におい
ては、例えばＷ０，Ｗ１の２種の表示属性コードを持つ
ウィンドウを同時に表示する場合、カウンタ３から出力
される画像読み出しＸ座標値と、属性格納メモリ２から
出力される画像読み出しＸ座標値と、属性格納メモリ２
から出力されるある走査線内で同じ属性を持つウィンド
ウの開始画素および終了画素の各Ｘ座標値とを比較回路
４により比較する。そして、この比較回路４により、画
像読み出しＸ座標が開始画素および終了画素の各Ｘ座標
の範囲内に有るときと無いときにより、属性信号が切り
替え出力されるようになっている。In the first embodiment shown in FIG. 1, when simultaneously displaying windows having two kinds of display attribute codes W0 and W1, for example, an image read X coordinate value output from the counter 3 and The image reading X coordinate value output from the attribute storage memory 2 and the attribute storage memory 2
The comparison circuit 4 compares the X coordinate values of the start pixel and the end pixel of the window having the same attribute within a certain scan line output from the comparison circuit 4. The comparison circuit 4 switches and outputs the attribute signal depending on whether the image reading X coordinate is within the range of each X coordinate of the start pixel and the end pixel.
【００１０】次に、第２実施例を図２に基づいて説明す
る。Next, a second embodiment will be described with reference to FIG.
【００１１】この図２に示す実施例は、表示画像を格納
する画像メモリ１１を備えたラスタ型画像表示装置にお
いて、画像メモリ１１の１走査線毎に，その走査線内の
画素毎にある表示属性指定が始まる属性指定開始画素の
Ｘ座標ＸS 及びその属性指定が終わるまでの画素数Ｌw
の組を複数組格納する属性格納メモリ１２と、画像メモ
リ１１に対する読み出しクロックに同期して作動するカ
ウンタ１３と、属性格納メモリ１２からＸ座標と画素数
Ｌw の組を順次読み出すと共に属性指定開始画素のＸ座
標に属性指定が終わるまでの画素数を順次加算する加算
回路１５とが装備されている。The embodiment shown in FIG. 2 is a raster-type image display device having an image memory 11 for storing a display image, and a display is provided for each scanning line of the image memory 11 and for each pixel within the scanning line. The X coordinate X S of the attribute specification start pixel where the attribute specification starts and the number of pixels L w until the attribute specification ends
Attribute storage memory 12 for storing a plurality of sets, a counter 13 operating in synchronization with a read clock for the image memory 11, a set of X coordinates and the number of pixels L w are sequentially read from the attribute storage memory 12, and attribute designation is started. An adder circuit 15 for sequentially adding the number of pixels until the attribute designation is completed is provided to the X coordinate of the pixel.
【００１２】また、この図２において、符号１４は比較
回路を示す。この比較回路１４は、この加算回路１５の
出力とカウンタ１３の出力とを入力し、加算回路１５か
ら出力されるある属性指定開始画素から終了画素の表示
期間中とそれ以外の期間中とで画素毎に二値の属性信号
を切り替え出力する機能を備えている。Further, in FIG. 2, reference numeral 14 indicates a comparison circuit. The comparator circuit 14 receives the output of the adder circuit 15 and the output of the counter 13, and outputs pixels from the attribute-designated start pixel to the end pixel output from the adder circuit 15 during the display period and during the other period. It has a function to switch and output a binary attribute signal for each.
【００１３】そして、この図１に示す第１実施例におい
ては、例えば、Ｗ０，Ｗ１の２種の表示属性コードを持
つウィンドウを同時に表示するに際しては、属性格納メ
モリ１２から出力されるある走査線内で同じ属性を持つ
ウィンドウの開始画素のＸ座標値ＸS と画素数Ｌw とを
加算した値と，カウンタ１３から出力される画像読み出
しＸ座標値ＸK とを比較回路１４により比較する。そし
て、読み出しＸ座標が開始画素Ｘ座標から画素数内に有
るときと無いときにより、属性信号が切り替え出力され
るように成っている。In the first embodiment shown in FIG. 1, for example, when simultaneously displaying windows having two display attribute codes W0 and W1, a certain scanning line output from the attribute storage memory 12 is displayed. The comparison circuit 14 compares the value obtained by adding the X coordinate value X S of the start pixel of the window having the same attribute and the pixel number L w with the image read X coordinate value X K output from the counter 13. The attribute signal is switched and output depending on whether the read X coordinate is within the number of pixels from the start pixel X coordinate or not.
【００１４】次に、第３実施例を図３に基づいて説明す
る。Next, a third embodiment will be described with reference to FIG.
【００１５】この図３に示す実施例は、表示画像を格納
する画像メモリ２１を備えたラスタ型画像表示装置にお
いて、画像メモリ２１の１走査線毎に，その走査線内の
画素毎にある表示属性指定が変化する画素のＸ座標を複
数格納する属性格納メモリ２２と、画像メモリ２１に対
する読み出しクロックに同期して作動するカウンタ２３
とが装備されている。The embodiment shown in FIG. 3 is a raster-type image display device having an image memory 21 for storing a display image, and a display is provided for each scanning line of the image memory 21 and for each pixel within the scanning line. An attribute storage memory 22 that stores a plurality of X coordinates of pixels whose attribute designation changes, and a counter 23 that operates in synchronization with a read clock for the image memory 21.
And are equipped with.
【００１６】また、カウンタ２３から出力される画像読
み出しＸ座標値ＸK と属性格納メモリ２２からの属性切
り替え画素のＸ座標とが一致するか否かを比較する比較
回路２４と、カウンタ２３の出力が属性切り替え画素に
一致した場合に画素毎に二値の属性信号を切り替え出力
するトグルスイッチ１６とが装備されている。The output of the counter 23 and the comparison circuit 24 for comparing the image read X coordinate value X K output from the counter 23 with the X coordinate of the attribute switching pixel from the attribute storage memory 22. Is provided with a toggle switch 16 for switching and outputting a binary attribute signal for each pixel.
【００１７】そして、この図３に示す第３実施例におい
ては、例えば、Ｗ０，Ｗ１の２種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ１３から
出力される画像読み出しＸ座標値ＸK と、属性格納メモ
リ２２から出力されるある走査線内で同じ属性を持つウ
ィンドウの開始画素すなわち属性切り替え画素のＸ座標
値Ｘi （但し、ｉは０を含む正の整数）とを比較回路２
４にて比較する。そして、読み出しＸ座標が、切り替え
画素に一致する度にトグルスイッチ１６が二値の属性信
号を切り替え出力する用になっている。In the third embodiment shown in FIG. 3, for example, when simultaneously displaying windows having two display attribute codes W0 and W1, the image read X coordinate value X output from the counter 13 is displayed. A comparison circuit between K and the X coordinate value X i (where i is a positive integer including 0) of the start pixel of the window having the same attribute, that is, the attribute switching pixel, which is output from the attribute storage memory 22. Two
Compare in 4. Then, the toggle switch 16 switches and outputs a binary attribute signal each time the read X coordinate matches the switching pixel.
【００１８】次に、第４実施例を図４に基づいて説明す
る。Next, a fourth embodiment will be described with reference to FIG.
【００１９】この図４に示す実施例は、表示画像を格納
する画像メモリ３１を備えたラスタ型画像表示装置にお
いて、画像メモリ３１の１走査線毎に，その走査線内の
Ｘ座標原点から属性指定を切り替えるまでの画素数Ｌi
（但し、ｉは０を含む正の整数）を複数個格納する属性
格納メモリ３２と、画像メモリ３１に対する読み出しク
ロックに同期して作動するカウンタ３３と、属性格納メ
モリ３２からＸ座標の画素数Ｌi を順次読み出すと共に
加算する加算回路３５が装備されている。In the embodiment shown in FIG. 4, in a raster type image display device having an image memory 31 for storing a display image, for each scanning line of the image memory 31, the attribute from the X coordinate origin within the scanning line is set. Number of pixels until switching the designation L i
(However, i is a positive integer including 0) A plurality of attribute storage memories 32, a counter 33 that operates in synchronization with a read clock for the image memory 31, and a pixel number L of the X coordinate from the attribute storage memory 32 are stored. An adding circuit 35 for sequentially reading and adding i is provided.
【００２０】また、この図４において、符号３４は比較
回路を示す。この比較回路３４は、加算回路３５の出力
とカウンタ３３の出力とを入力し、当該カウンタ３３か
ら出力される画像読み出しＸ座標値ＸK と加算回路３５
から出力される画素数値Ｌiとが一致する度に二値の属
性信号を切り替え出力する機能を備えている。Further, in FIG. 4, reference numeral 34 indicates a comparison circuit. The comparison circuit 34 inputs the output of the addition circuit 35 and the output of the counter 33, and outputs the image read X coordinate value X K output from the counter 33 and the addition circuit 35.
It has a function of switching and outputting a binary attribute signal each time the pixel numerical value L i output from is matched.
【００２１】そして、この図４に示す第４実施例におい
ては、例えば、Ｗ０，Ｗ１の２種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ３３から
出力される画像読み出しＸ座標値ＸK と、加算回路３５
から出力される属性切り替え画素数値を比較回路３４に
より比較される。そして、読み出しＸ座標が、属性切り
替え画素数値に一致する度に二値の属性信号が比較回路
３４から切り替え出力されるようになっている。In the fourth embodiment shown in FIG. 4, for example, when simultaneously displaying windows having two display attribute codes W0 and W1, the image read X coordinate value X output from the counter 33 is displayed. K and adder circuit 35
The attribute switching pixel numerical values output from are compared by the comparison circuit 34. Then, each time the read X coordinate matches the attribute switching pixel numerical value, a binary attribute signal is switched and output from the comparison circuit 34.
【００２２】次に、第５実施例を図５に基づいて説明す
る。Next, a fifth embodiment will be described with reference to FIG.
【００２３】この図５に示す実施例は、表示画像を格納
する画像メモリ４１を備えたラスタ型画像表示装置にお
いて、画像メモリ４１の１走査線毎に，その走査線内の
属性コードと属性指定終了画素のＸ座標との組を複数個
格納する属性格納メモリ４２と、画像メモリ４１に対す
る読み出しクロックに同期して作動するカウンタ４３と
を装備している。The embodiment shown in FIG. 5 is a raster type image display device provided with an image memory 41 for storing a display image. For each scanning line of the image memory 41, an attribute code and an attribute designation in the scanning line are provided. An attribute storage memory 42 that stores a plurality of sets of X coordinates of end pixels and a counter 43 that operates in synchronization with a read clock for the image memory 41 are provided.
【００２４】また、図５において、符号４４は比較回路
を示す。この比較回路４４は、カウンタ４３からの画像
読み出しＸ座標値と属性格納メモリ４２からの属性指定
終了画素のＸ座標とが一致するか否かを比較する機能を
備えている。Further, in FIG. 5, reference numeral 44 indicates a comparison circuit. The comparison circuit 44 has a function of comparing whether or not the image read X coordinate value from the counter 43 and the X coordinate of the attribute designation end pixel from the attribute storage memory 42 match.
【００２５】更に、この比較回路４４がカウンタ出力と
属性指定終了画素のＸ座標とが一致すると判断された場
合に，属性格納メモリ４２からの属性コード信号をラッ
チして属性信号として出力するフリップフロップ回路４
７が装備されている。Further, when the comparison circuit 44 determines that the counter output and the X coordinate of the attribute designation end pixel match, the flip-flop which latches the attribute code signal from the attribute storage memory 42 and outputs it as the attribute signal. Circuit 4
7 is equipped.
【００２６】そして、この図５に示す第５実施例におい
ては、例えば、Ｗ０，Ｗ１の２種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ５３から
出力される画像読み出しＸ座標値ＸK と、属性格納メモ
リ４２から出力されるある走査線内で同じ属性を持つウ
ィンドウの開始画素Ｘ座標を比較し、一致する度に属性
格納メモリ４２から出力される属性コードをフリップフ
ロップ４７がラッチし出力する用になっている。In the fifth embodiment shown in FIG. 5, for example, when simultaneously displaying windows having two display attribute codes W0 and W1, the image read X coordinate value X output from the counter 53 is displayed. K is compared with the start pixel X coordinate of a window having the same attribute within a certain scan line output from the attribute storage memory 42, and the flip-flop 47 latches the attribute code output from the attribute storage memory 42 each time they match. It is intended for output.
【００２７】次に、第６実施例を図６に基づいて説明す
る。Next, a sixth embodiment will be described with reference to FIG.
【００２８】この図６に示す実施例は、表示画像を格納
する画像メモリ５１を備えたラスタ型画像表示装置にお
いて、画像メモリ５１の１走査線毎に，その走査線内の
属性コードと指定の属性を持つ画素数との組の複数組を
格納する属性格納メモリ５２と、画像メモリ５１に対す
る読み出しクロックに同期して作動するカウンタ５３
と、属性格納メモリ５２からＸ座標の組を順次読み出す
と共に指定の属性を持つ画素数を順次加算する加算回路
５５とが装備されている。In the embodiment shown in FIG. 6, in a raster type image display device provided with an image memory 51 for storing a display image, for each scanning line of the image memory 51, an attribute code and a designation in the scanning line are designated. An attribute storage memory 52 that stores a plurality of sets of pixel numbers having attributes, and a counter 53 that operates in synchronization with a read clock for the image memory 51.
And an adder circuit 55 for sequentially reading a set of X coordinates from the attribute storage memory 52 and sequentially adding the number of pixels having a specified attribute.
【００２９】また、加算回路５５から出力され走査線内
で同じ属性を持つ画素数値とカウンタ５３から出力され
る画像読み出しＸ座標値とが一致するか否かを比較する
比較回路５４が装備されている。更に、加算回路５５か
らの画素数値とカウンタ５３からの画像読み出しＸ座標
値とが一致した場合に前述した属性格納メモリ５２から
の属性コード信号をラッチし属性信号として出力するフ
リップフロップ回路５７が装備されている。Further, a comparison circuit 54 is provided for comparing whether or not the pixel value output from the addition circuit 55 and having the same attribute in the scanning line and the image reading X coordinate value output from the counter 53 match. There is. Further, a flip-flop circuit 57 for latching the attribute code signal from the attribute storage memory 52 and outputting it as an attribute signal when the pixel value from the adder circuit 55 and the image reading X coordinate value from the counter 53 match is provided. Has been done.
【００３０】そして、この図６に示す第６実施例におい
ては、例えば、Ｗ０，Ｗ１の２種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ５３から
出力される画像読み出しＸ座標値ＸK と、属性格納メモ
リ５２から出力され加算回路５５により求められたある
走査線内で同じ属性を持つウィンドウの画素数値とが比
較回路５４で比較され、一致する度に属性格納メモリ５
２から出力される属性コードがをフリップフロップ５７
によりラッチされて出力されるようになっている。In the sixth embodiment shown in FIG. 6, for example, when simultaneously displaying windows having two display attribute codes W0 and W1, the image read X coordinate value X output from the counter 53 is displayed. The comparison circuit 54 compares K with the pixel value of the window output from the attribute storage memory 52 and obtained by the addition circuit 55 and having the same attribute within a certain scanning line.
The attribute code output from 2 is flip-flop 57
Are latched by and output.
【００３１】その他の構成及び作用効果は、前述した図
１に示す実施例とほぼ同一となっている。Other constitutions and effects are almost the same as those of the embodiment shown in FIG.
【００３２】[0032]
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、画像メモリの１走査線毎に，その
走査線内の画素毎にある表示属性指定が始まる属性指定
開始画素のＸ座標及びその属性指定が終わる属性指定終
了画素のＸ座標の組を複数組格納する属性格納メモリを
設けると共に，ある属性指定開始画素から終了画素の表
示期間中とそれ以外の期間中とで画素毎に二値の属性信
号を切り替え出力する比較回路を装備する等の構成を採
用したので、属性格納メモリの容量を小さく設定するこ
とが可能となり、これがため装置全体の小型化および原
価低減装置を図り得るという従来にない優れたラスタ型
画像表示システム用信号処理装置を提供することができ
る。Since the present invention is constructed and functions as described above, according to this, for each scanning line of the image memory, the attribute designation start pixel at which the display attribute designation starts for each pixel in the scanning line is started. An attribute storage memory that stores a plurality of sets of X coordinates and X coordinates of attribute-specified end pixels for which attribute specification ends is provided, and pixels are displayed during a display period from a certain attribute-specified start pixel to an end pixel and during other periods. Since a configuration such as equipping a comparison circuit that switches and outputs a binary attribute signal for each is adopted, it is possible to set the capacity of the attribute storage memory to a small value, which leads to downsizing of the entire device and cost reduction device. It is possible to provide an excellent signal processing device for a raster type image display system which has not been achieved in the past.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の第１実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第２実施例を示すブロック図である。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】本発明の第３実施例を示すブロック図である。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図４】本発明の第４実施例を示すブロック図である。FIG. 4 is a block diagram showing a fourth embodiment of the present invention.
【図５】本発明の第５実施例を示すブロック図である。FIG. 5 is a block diagram showing a fifth embodiment of the present invention.
【図６】本発明の第６実施例を示すブロック図である。FIG. 6 is a block diagram showing a sixth embodiment of the present invention.
１，１１，２１，３１，４１，５１ 画像メモリ ２，１２，２２，３２，４２，５２ 属性格納メモリ ３，１３，２３，３３，４３，５３ カウンタ ４，１４，２４，３４，４４，５４ 比較回路 １５，３５，５５ 加算回路 １６ トグルスイッチ回路 ４７，５７ フリップフロップ回路 1, 11, 21, 31, 41, 51 Image memory 2, 12, 22, 32, 42, 52 Attribute storage memory 3, 13, 23, 33, 43, 53 Counter 4, 14, 24, 34, 44, 54 Comparison circuit 15, 35, 55 Adder circuit 16 Toggle switch circuit 47, 57 Flip-flop circuit
Claims (6)
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内の画素毎
にある表示属性指定が始まる属性指定開始画素のＸ座標
及びその属性指定が終わる属性指定終了画素のＸ座標の
組を複数組格納する属性格納メモリと、前記画像メモリ
に対する読み出しクロックに同期して作動するカウンタ
とを設け、 この属性格納メモリから前記Ｘ座標の組を順次読み出す
と共に，前記カウンタ出力を入力し，ある属性指定開始
画素から終了画素の表示期間中とそれ以外の期間中とで
画素毎に二値の属性信号を切り替え出力する比較回路を
装備したことを特徴とするラスタ型画像表示システム用
信号処理装置。1. A signal processing apparatus for a raster type image display system having an image memory for storing a display image, wherein display attribute designation is started for each scanning line of the image memory and for each pixel within the scanning line. An attribute storage memory that stores a plurality of sets of the X coordinate of the attribute designation start pixel and the X coordinate of the attribute designation end pixel whose attribute designation ends is provided, and a counter that operates in synchronization with a read clock for the image memory. The X coordinate set is sequentially read from the attribute storage memory, the counter output is input, and a binary attribute signal is output for each pixel during a display period from a certain attribute-designated start pixel to an end pixel and during another period. A signal processing device for a raster image display system, which is equipped with a comparison circuit for switching and outputting.
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内の画素毎
にある表示属性指定が始まる属性指定開始画素のＸ座標
及びその属性指定が終わるまでの画素数の組を複数組格
納する属性格納メモリと、前記画像メモリに対する読み
出しクロックに同期して作動するカウンタと、前記属性
格納メモリから前記Ｘ座標と画素数の組を順次読み出す
と共に前記属性指定開始画素のＸ座標に前記属性指定が
終わるまでの画素数を順次加算する加算回路とを設け、 この加算回路の出力と前記カウンタ出力とを入力し、前
記加算回路から出力されるある属性指定開始画素から終
了画素の表示期間中とそれ以外の期間中とで画素毎に二
値の属性信号を切り替え出力する比較回路を装備したこ
とを特徴とするラスタ型画像表示システム用信号処理装
置。2. In a signal processing device for a raster type image display system having an image memory for storing a display image, display attribute designation for each scanning line of the image memory is started for each pixel in the scanning line. An X-coordinate of the attribute-designated start pixel and a plurality of sets of pixel numbers until the attribute designation is completed, an attribute storage memory, a counter that operates in synchronization with a read clock for the image memory, and the attribute storage memory to An adder circuit for sequentially reading a set of X coordinate and the number of pixels and sequentially adding the number of pixels until the attribute designation is completed is added to the X coordinate of the attribute designation start pixel, and the output of the adder circuit and the counter output are Input and output a binary attribute signal for each pixel during the display period from the start pixel to the end pixel specified by the attribute specified by the adder circuit and during the other period. Raster image display system signal processing device characterized by being equipped with a comparator circuit for example output.
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内の画素毎
にある表示属性指定が変化する画素のＸ座標を複数格納
する属性格納メモリと、前記画像メモリに対する読み出
しクロックに同期して作動するカウンタとを設け、 前記カウンタから出力される画像読み出しＸ座標値と前
記属性格納メモリからの属性切り替え画素とが一致する
か否かを比較する比較回路を装備し、前記カウンタ出力
が前記属性切り替え画素に一致した場合に画素毎に二値
の属性信号を切り替え出力するトグルスイッチを装備し
たことを特徴とするラスタ型画像表示システム用信号処
理装置。3. A signal processing device for a raster type image display system having an image memory for storing a display image, wherein a display attribute designation for each scanning line of the image memory is changed for each pixel in the scanning line. An attribute storage memory that stores a plurality of X coordinates of pixels to be stored and a counter that operates in synchronization with a read clock for the image memory are provided, and the image read X coordinate value output from the counter and the attribute from the attribute storage memory It is equipped with a comparison circuit for comparing whether or not it matches the switching pixel, and equipped with a toggle switch for switching and outputting a binary attribute signal for each pixel when the counter output matches the attribute switching pixel. A signal processing device for a characteristic raster image display system.
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内のＸ座標
原点から属性指定を切り替えるまでの画素数を複数個格
納する属性格納メモリと、前記画像メモリに対する読み
出しクロックに同期して作動するカウンタと、前記属性
格納メモリから前記Ｘ座標の画素数を順次読み出すと共
に加算する加算回路とを設け、 この加算回路の出力と前記カウンタ出力とを入力し、前
記カウンタから出力される画像読み出しＸ座標値と前記
加算回路から出力される画素数値とが一致する度に二値
の属性信号を切り替え出力する比較回路を装備したこと
を特徴とするラスタ型画像表示システム用信号処理装
置。4. A signal processing device for a raster type image display system having an image memory for storing a display image, for each scanning line of the image memory, until the attribute designation is switched from the X coordinate origin in the scanning line. A plurality of attribute storage memories for storing a plurality of pixels, a counter that operates in synchronization with a read clock for the image memory, and an adder circuit that sequentially reads and adds the number of pixels of the X coordinate from the attribute storage memory. The output of the adder circuit and the output of the counter are input, and a binary attribute signal is switched and output each time the image reading X coordinate value output from the counter and the pixel value output from the adder circuit match. A signal processing device for a raster image display system, which is equipped with a comparison circuit for
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内の属性コ
ードと属性指定終了画素のＸ座標との組を複数個格納す
る属性格納メモリと、前記画像メモリに対する読み出し
クロックに同期して作動するカウンタとを設け、 前記カウンタからの画像読み出しＸ座標値と前記属性格
納メモリからの属性指定終了画素のＸ座標とが一致する
か否かを比較する比較回路を装備し、 前記カウンタ出力が前記属性指定終了画素のＸ座標と一
致した場合に前記属性格納メモリからの属性コード信号
をラッチし属性信号として出力するフリップフロップ回
路を装備したことを特徴とするラスタ型画像表示システ
ム用信号処理装置。5. A signal processing device for a raster type image display system comprising an image memory for storing a display image, wherein, for each scanning line of the image memory, the attribute code in the scanning line and the X of the attribute designation end pixel are set. An attribute storage memory that stores a plurality of sets of coordinates and a counter that operates in synchronization with a read clock for the image memory are provided, and an image read X coordinate value from the counter and attribute designation from the attribute storage memory are completed. A comparison circuit is provided for comparing whether or not the X coordinate of the pixel matches, and when the counter output matches the X coordinate of the attribute designation end pixel, the attribute code signal from the attribute storage memory is latched and the attribute is stored. A signal processing device for a raster type image display system, comprising a flip-flop circuit for outputting as a signal.
ラスタ型画像表示システム用信号処理装置において、 前記画像メモリの１走査線毎に，その走査線内の属性コ
ードと指定の属性を持つ画素数との組を複数個格納する
属性格納メモリと、前記画像メモリに対する読み出しク
ロックに同期して作動するカウンタと、前記属性格納メ
モリから前記Ｘ座標の組を順次読み出すと共に前記指定
の属性を持つ画素数を順次加算する加算回路とを設け、 この加算回路から出力される前記走査線内で同じ属性を
持つ画素数値と前記カウンタから出力される画像読み出
しＸ座標値とが一致するか否かを比較する比較回路を装
備し、 前記加算回路からの画素数値と前記カウンタからの画像
読み出しＸ座標値とが一致した場合に前記属性格納メモ
リからの属性コード信号をラッチし属性信号として出力
するフリップフロップ回路を装備したことを特徴とする
ラスタ型画像表示システム用信号処理装置。6. A signal processing device for a raster type image display system comprising an image memory for storing a display image, wherein a pixel having an attribute code and a specified attribute in each scanning line of the image memory An attribute storage memory for storing a plurality of sets of numbers, a counter that operates in synchronization with a read clock for the image memory, a pixel that sequentially reads the set of X coordinates from the attribute storage memory and has the specified attribute An adder circuit for sequentially adding the numbers is provided, and it is compared whether or not the pixel value having the same attribute in the scanning line output from the adder circuit and the image reading X coordinate value output from the counter match. And an attribute from the attribute storage memory when the pixel value from the adder circuit and the image reading X coordinate value from the counter match. A signal processing device for a raster type image display system, comprising a flip-flop circuit for latching a code signal and outputting it as an attribute signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148598A JP2903949B2 (en) | 1993-05-27 | 1993-05-27 | Signal processing device for raster image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148598A JP2903949B2 (en) | 1993-05-27 | 1993-05-27 | Signal processing device for raster image display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06337664A true JPH06337664A (en) | 1994-12-06 |
| JP2903949B2 JP2903949B2 (en) | 1999-06-14 |
Family
ID=15456346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148598A Expired - Lifetime JP2903949B2 (en) | 1993-05-27 | 1993-05-27 | Signal processing device for raster image display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903949B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669684A (en) * | 1979-11-10 | 1981-06-11 | Ricoh Kk | System for controlling attribute of crt display device |
| JPS62279394A (en) * | 1986-05-28 | 1987-12-04 | 株式会社富士通ゼネラル | Memory address generation system for bit map display unit |
-
1993
- 1993-05-27 JP JP5148598A patent/JP2903949B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669684A (en) * | 1979-11-10 | 1981-06-11 | Ricoh Kk | System for controlling attribute of crt display device |
| JPS62279394A (en) * | 1986-05-28 | 1987-12-04 | 株式会社富士通ゼネラル | Memory address generation system for bit map display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2903949B2 (en) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243143B1 (en) | Effecting video transitions between video streams | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| US5467442A (en) | Image processing apparatus | |
| JP3451722B2 (en) | Video data transfer device | |
| US20060203002A1 (en) | Display controller enabling superposed display | |
| US20070030260A1 (en) | Circuit for controlling display of modulated image in an image display device, and image display method and device | |
| JPH06337664A (en) | Signal processing device for raster type picture display system | |
| JPH0757098A (en) | Image data storage device | |
| JP3484763B2 (en) | Video data transfer device and computer system | |
| US5784074A (en) | Image output system and method | |
| US5905821A (en) | Compression/expansion circuit having transfer means and storage means with address management of the storage means | |
| KR100249219B1 (en) | OSD device | |
| JP3646839B2 (en) | Digital oscilloscope | |
| JPS6224298A (en) | Pixel rounding processing method and apparatus | |
| JP2959574B2 (en) | Image processing device | |
| JP2959486B2 (en) | Multi-window display control memory | |
| JP2989642B2 (en) | Video display device | |
| JP3894173B2 (en) | Computer system for video data transfer | |
| WO1997008889A1 (en) | Caption moving | |
| JPH05297841A (en) | Display controller | |
| JPH01126687A (en) | Display memory control circuit | |
| JPH11191077A (en) | Memory address generating device | |
| JPH0865704A (en) | Image processor | |
| JPH0497390A (en) | Displaying device | |
| JPH057353A (en) | Video display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |