JPH06333824A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH06333824A JPH06333824A JP14288093A JP14288093A JPH06333824A JP H06333824 A JPH06333824 A JP H06333824A JP 14288093 A JP14288093 A JP 14288093A JP 14288093 A JP14288093 A JP 14288093A JP H06333824 A JPH06333824 A JP H06333824A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- nickel
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 結晶シリコン膜中の金属元素の影響を低減す
る。 【構成】 基板１０１上にＰＳＧ膜９９を設け、さらに
絶縁膜１０２を設け、さらにアモルファスシリコン膜１
０４を設け、さらに１００の領域に金属元素を導入し、
この金属元素を触媒材料として、６００℃以下の温度で
シリコン膜１０４を結晶化させる。この際、ＰＳＧ膜９
９の作用で、金属元素をゲッタリングし、その影響を低
減する。
る。 【構成】 基板１０１上にＰＳＧ膜９９を設け、さらに
絶縁膜１０２を設け、さらにアモルファスシリコン膜１
０４を設け、さらに１００の領域に金属元素を導入し、
この金属元素を触媒材料として、６００℃以下の温度で
シリコン膜１０４を結晶化させる。この際、ＰＳＧ膜９
９の作用で、金属元素をゲッタリングし、その影響を低
減する。
Description
【０００１】
【産業上に利用分野】本発明は、アモルファスシリコン
膜を加熱アニールによって結晶化させた結晶シリコン膜
を半導体装置に利用することに関する。
膜を加熱アニールによって結晶化させた結晶シリコン膜
を半導体装置に利用することに関する。
【０００２】
【従来の技術】従来より、ガラス基板上に多数のＴＦＴ
（薄膜トランジスタ、一般には薄膜シリコン半導体を用
いた絶縁ゲイト型電界効果半導体装置が用いられる）を
マトリック状に設け、やはりマトリックス状に設けられ
た画素を駆動するアクティブマトリクス型液晶表示装置
が知られている。このアクティブマトリックス型液晶表
示装置の画素の駆動に用いられるＴＦＴとしては、アモ
ルファスシリコンを用いたものが一般的であるが、さら
なる性能の向上を計るためには、結晶性を有するシリコ
ン（以下結晶シリコンという）を用いることが有効であ
る。
（薄膜トランジスタ、一般には薄膜シリコン半導体を用
いた絶縁ゲイト型電界効果半導体装置が用いられる）を
マトリック状に設け、やはりマトリックス状に設けられ
た画素を駆動するアクティブマトリクス型液晶表示装置
が知られている。このアクティブマトリックス型液晶表
示装置の画素の駆動に用いられるＴＦＴとしては、アモ
ルファスシリコンを用いたものが一般的であるが、さら
なる性能の向上を計るためには、結晶性を有するシリコ
ン（以下結晶シリコンという）を用いることが有効であ
る。
【０００３】結晶シリコンを形成する方法としては、気
相法やスパッタ法で形成したアモルファスシリコンにレ
ーザー光のエネルギーを与えて結晶化させる方法、さら
には気相法やスパッタ法で形成したアモルファスシリコ
ンを加熱アニールし、結晶化させる方法が知られてい
る。しかしながら、レーザー光を用いる方法は、レーザ
ー光の照射面積が小さく、また再現性の問題等から実用
性が低い。また加熱アニールによる方法は、加熱温度が
６００℃以上必要であり、基板としてガラス基板（一般
にコーニング７０５９ガラスが用いられる）を用いる場
合には、６００℃の温度では温度がやや高く（コーニン
グ７０５９ガラスの歪点は５９３℃）、大面積基板を用
いる場合には問題があった。またこの場合、６００℃の
温度で２４時間程度加熱アニールする必要があり、生産
性の観点からも問題があった。
相法やスパッタ法で形成したアモルファスシリコンにレ
ーザー光のエネルギーを与えて結晶化させる方法、さら
には気相法やスパッタ法で形成したアモルファスシリコ
ンを加熱アニールし、結晶化させる方法が知られてい
る。しかしながら、レーザー光を用いる方法は、レーザ
ー光の照射面積が小さく、また再現性の問題等から実用
性が低い。また加熱アニールによる方法は、加熱温度が
６００℃以上必要であり、基板としてガラス基板（一般
にコーニング７０５９ガラスが用いられる）を用いる場
合には、６００℃の温度では温度がやや高く（コーニン
グ７０５９ガラスの歪点は５９３℃）、大面積基板を用
いる場合には問題があった。またこの場合、６００℃の
温度で２４時間程度加熱アニールする必要があり、生産
性の観点からも問題があった。
【０００４】一方、アモルファスシリコン膜に微量のニ
ッケル元素を導入し、しかる後に加熱アニールを行う
と、５５０℃、４時間程度の加熱アニールによって結晶
化することが実験的に確かめられている。しかしなが
ら、このニッケルを触媒材料として、熱アニールによる
結晶化を助長する方法は、結晶シリコン中に金属元素で
あるニッケルが残留してしまい、この結晶シリコンを用
いて半導体装置（例えばＴＦＴ）を作製した際に、その
性能や信頼性に低下をきたすことが懸念される。
ッケル元素を導入し、しかる後に加熱アニールを行う
と、５５０℃、４時間程度の加熱アニールによって結晶
化することが実験的に確かめられている。しかしなが
ら、このニッケルを触媒材料として、熱アニールによる
結晶化を助長する方法は、結晶シリコン中に金属元素で
あるニッケルが残留してしまい、この結晶シリコンを用
いて半導体装置（例えばＴＦＴ）を作製した際に、その
性能や信頼性に低下をきたすことが懸念される。
【０００５】
【発明が解決しようとする課題】そこで、本発明は、５
５０℃程度（実験では４５０℃程度でも結晶化が見られ
た）の温度でのアニールで結晶性シリコン膜がガラス基
板上に形成できる方法において、結晶シリコン膜中に残
存する結晶化のための触媒材料である金属元素の影響を
低減させる構成、さらにはその方法を提供することを目
的とする。
５０℃程度（実験では４５０℃程度でも結晶化が見られ
た）の温度でのアニールで結晶性シリコン膜がガラス基
板上に形成できる方法において、結晶シリコン膜中に残
存する結晶化のための触媒材料である金属元素の影響を
低減させる構成、さらにはその方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】〔第１の発明〕第１の発
明は、請求項１に記載されているように、基板上に設け
られたＰＳＧ膜と、該ＰＳＧ膜上に設けられた絶縁膜
と、該絶縁膜上に設けられた結晶シリコン膜と、を有し
た半導体装置であって、前記結晶シリコン膜中には、該
結晶シリコン膜の結晶化を助長するための金属元素が含
まれていること、を要旨とする半導体装置である。
明は、請求項１に記載されているように、基板上に設け
られたＰＳＧ膜と、該ＰＳＧ膜上に設けられた絶縁膜
と、該絶縁膜上に設けられた結晶シリコン膜と、を有し
た半導体装置であって、前記結晶シリコン膜中には、該
結晶シリコン膜の結晶化を助長するための金属元素が含
まれていること、を要旨とする半導体装置である。
【０００７】上記第１の発明は、基板上に設けられたＰ
ＳＧ膜によって、結晶化を助長するために導入した触媒
材料である結晶シリコン膜中の金属元素（例えばニッケ
ル）をゲッタリングさせんとするものである。上記発明
において、ＰＳＧ膜というのは、リンシリサイドガラス
（Phosphosilicate Glass)のことであり、公知のように
塗布や気相法によって形成することができる。
ＳＧ膜によって、結晶化を助長するために導入した触媒
材料である結晶シリコン膜中の金属元素（例えばニッケ
ル）をゲッタリングさせんとするものである。上記発明
において、ＰＳＧ膜というのは、リンシリサイドガラス
（Phosphosilicate Glass)のことであり、公知のように
塗布や気相法によって形成することができる。
【０００８】シリコン膜の結晶化を助長するための触媒
材料である金属元素としては、ニッケル、鉄、コバル
ト、白金の内、少なくとも一つの元素を用いることがで
きる。
材料である金属元素としては、ニッケル、鉄、コバル
ト、白金の内、少なくとも一つの元素を用いることがで
きる。
【０００９】〔第３の発明〕第３の発明は、請求項３に
記載されているように、基板上にＰＳＧ膜を形成する工
程と、前記ＰＳＧ膜上に下地膜として絶縁膜を形成する
工程と、前記下地膜上に実質的なアモルファス状態のシ
リコン膜を形成する工程と、前記シリコン膜にニッケ
ル、鉄、コバルト、白金のうち、少なくとも一つを導入
する工程と、前記シリコン膜を通常のアモルファスシリ
コン膜の結晶化温度以下の温度でアニールし、前記ニッ
ケル、鉄、コバルト、白金のうち、少なくとも一つが導
入された領域の前記シリコン膜を結晶化させる工程と、
を有する半導体装置作製方法を要旨とするものである。
記載されているように、基板上にＰＳＧ膜を形成する工
程と、前記ＰＳＧ膜上に下地膜として絶縁膜を形成する
工程と、前記下地膜上に実質的なアモルファス状態のシ
リコン膜を形成する工程と、前記シリコン膜にニッケ
ル、鉄、コバルト、白金のうち、少なくとも一つを導入
する工程と、前記シリコン膜を通常のアモルファスシリ
コン膜の結晶化温度以下の温度でアニールし、前記ニッ
ケル、鉄、コバルト、白金のうち、少なくとも一つが導
入された領域の前記シリコン膜を結晶化させる工程と、
を有する半導体装置作製方法を要旨とするものである。
【００１０】上記第３の発明は、第１の発明を得るため
の作製工程を示すものである。上記第３の発明におい
て、実質的なアモルファス状態の膜の作製方法として
は、公知のプラズマＣＶＤ法や減圧熱ＣＶＤ法、さらに
は光ＣＶＤ法やスパッタ法を挙げることができる。この
実質的なアモルファス状態の膜というのは、通常アモル
ファスシリコン太陽電池やアモルファスシリコンＴＦＴ
に用いられるアモルファスシリコン半導体膜のことであ
る。
の作製工程を示すものである。上記第３の発明におい
て、実質的なアモルファス状態の膜の作製方法として
は、公知のプラズマＣＶＤ法や減圧熱ＣＶＤ法、さらに
は光ＣＶＤ法やスパッタ法を挙げることができる。この
実質的なアモルファス状態の膜というのは、通常アモル
ファスシリコン太陽電池やアモルファスシリコンＴＦＴ
に用いられるアモルファスシリコン半導体膜のことであ
る。
【００１１】通常のアモルファスシリコン膜の結晶化温
度というのは、前述したように６００℃以上の温度のこ
とをいう。即ち、本発明においては、６００℃以下の温
度で結晶化ができることを特徴とするものである。本発
明における結晶化の工程は、５５０℃の温度であれば４
時間程度で十分であることが確認されており、また４５
０℃程度の温度でも可能であることが確認されている。
従って、本発明における結晶化のためのアニール温度
は、４５０℃〜５５０℃の温度（勿論基板の耐熱性等の
問題が許せばそれ以上の温度でもよい）であると定める
ことができる。
度というのは、前述したように６００℃以上の温度のこ
とをいう。即ち、本発明においては、６００℃以下の温
度で結晶化ができることを特徴とするものである。本発
明における結晶化の工程は、５５０℃の温度であれば４
時間程度で十分であることが確認されており、また４５
０℃程度の温度でも可能であることが確認されている。
従って、本発明における結晶化のためのアニール温度
は、４５０℃〜５５０℃の温度（勿論基板の耐熱性等の
問題が許せばそれ以上の温度でもよい）であると定める
ことができる。
【００１２】
【作用】ＰＳＧ膜が存在することによって、シリコン膜
を結晶化させる際に触媒として作用させたニッケル等の
金属元素をゲッタリングすることができ、この結晶化し
たシリコン膜を利用した半導体装置の電気的特性や安定
性を向上させるこができる。
を結晶化させる際に触媒として作用させたニッケル等の
金属元素をゲッタリングすることができ、この結晶化し
たシリコン膜を利用した半導体装置の電気的特性や安定
性を向上させるこができる。
【００１３】
【実施例】〔実施例１〕本実施例は、ガラス基板上に結
晶シリコンを用いたＰチャネル型ＴＦＴ（ＰＴＦＴとい
う）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相補
型に組み合わせた回路を形成する例である。本実施例の
構成は、アクティブ型の液晶表示装置の周辺ドライバー
回路や画素部分のスッチング素子（相補型回路によって
画素の駆動を行う）に利用することができる。
晶シリコンを用いたＰチャネル型ＴＦＴ（ＰＴＦＴとい
う）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相補
型に組み合わせた回路を形成する例である。本実施例の
構成は、アクティブ型の液晶表示装置の周辺ドライバー
回路や画素部分のスッチング素子（相補型回路によって
画素の駆動を行う）に利用することができる。
【００１４】図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０１上にスピ
ンコート法によって１０００Åの厚さにＰＳＧ膜９９を
形成する。そして２００℃のベーク工程を経て成膜を完
了する。ＰＳＧ膜の材料としては、市販の酸化珪素膜系
被膜の形成用塗布液を用い、Ｐの濃度が５×１０14〜５
×１０21ｃｍ-3となるようにした。またその厚さは、２
００〜２０００Åの厚さの範囲で設定すればよい。
す。まず、基板（コーニング７０５９）１０１上にスピ
ンコート法によって１０００Åの厚さにＰＳＧ膜９９を
形成する。そして２００℃のベーク工程を経て成膜を完
了する。ＰＳＧ膜の材料としては、市販の酸化珪素膜系
被膜の形成用塗布液を用い、Ｐの濃度が５×１０14〜５
×１０21ｃｍ-3となるようにした。またその厚さは、２
００〜２０００Åの厚さの範囲で設定すればよい。
【００１５】次に、スパッタリング法によって厚さ１０
０〜２０００Åここでは５００Å厚さに酸化珪素の下地
膜１０２を形成した。この下地膜中には塩素を添加する
ことがゲッタリング効果を高める上で効果がある。つぎ
に、プラズマＣＶＤ法によって、厚さ５００〜１５００
Å、例えば１０００Åの真性（Ｉ型）のアモルファスシ
リコン膜１０４を堆積した。そしてメタルマスクまたは
酸化珪素膜等によって構成されたマスク１０３を設け
る。このマスク１０３は、スリット状にシリコン膜１０
４を露呈させる。即ち、図１（Ａ）の状態を上面から見
ると、スリット状にシリコン膜１０４は露呈しており、
他の部分はマスクされている状態となっている。
０〜２０００Åここでは５００Å厚さに酸化珪素の下地
膜１０２を形成した。この下地膜中には塩素を添加する
ことがゲッタリング効果を高める上で効果がある。つぎ
に、プラズマＣＶＤ法によって、厚さ５００〜１５００
Å、例えば１０００Åの真性（Ｉ型）のアモルファスシ
リコン膜１０４を堆積した。そしてメタルマスクまたは
酸化珪素膜等によって構成されたマスク１０３を設け
る。このマスク１０３は、スリット状にシリコン膜１０
４を露呈させる。即ち、図１（Ａ）の状態を上面から見
ると、スリット状にシリコン膜１０４は露呈しており、
他の部分はマスクされている状態となっている。
【００１６】上記マスク１０３を設けた後、スパッタリ
ング法によって、厚さ５〜２００Å、例えば２０Åの珪
化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）を成膜する。この工程によっ
て、シリコン膜１０４上の領域１００の部分に選択的に
珪化ニッケル膜が導入されることになる。
ング法によって、厚さ５〜２００Å、例えば２０Åの珪
化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）を成膜する。この工程によっ
て、シリコン膜１０４上の領域１００の部分に選択的に
珪化ニッケル膜が導入されることになる。
【００１７】次にマスク１０３除去し、これを水素還元
雰囲気下（好ましくは、水素の分圧が０．１〜１気
圧）、５５０℃で４時間アニールして結晶化させた。こ
の際、珪化ニッケル膜が選択的に成膜された１００の領
域においては、基板１０１に対して垂直方向にシリコン
膜１０４の結晶化が起こる。そして、領域１００以外の
領域では、矢印１０５で示すように、領域１００から横
方向（基板と平行な方向）に結晶成長が行われる。
雰囲気下（好ましくは、水素の分圧が０．１〜１気
圧）、５５０℃で４時間アニールして結晶化させた。こ
の際、珪化ニッケル膜が選択的に成膜された１００の領
域においては、基板１０１に対して垂直方向にシリコン
膜１０４の結晶化が起こる。そして、領域１００以外の
領域では、矢印１０５で示すように、領域１００から横
方向（基板と平行な方向）に結晶成長が行われる。
【００１８】上記工程の結果、アモルファスシリコン膜
を結晶化させて、結晶シリコン膜１０４を得ることがで
きた。その後、結晶シリコン膜１０４をパターニングす
ることで素子間分離を行った。つぎに、スパッタリング
法によって厚さ１０００Åの酸化珪素膜１０６をゲイト
絶縁膜として堆積した。スパッタリングには、ターゲッ
トとして酸化珪素を用い、スパッタリング時の基板温度
は２００〜４００℃、例えば３５０℃、スパッタリング
雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．
５、例えば０．１以下とした。引き続いて、スパッタリ
ング法によって、厚さ６０００〜８０００Å、例えば６
０００Åのアルミニウム（０．１〜２％のシリコンを含
む）を堆積した。なお、この酸化珪素膜１０６とアルミ
ニウム膜の成膜工程は連続的に行うことが望ましい。
を結晶化させて、結晶シリコン膜１０４を得ることがで
きた。その後、結晶シリコン膜１０４をパターニングす
ることで素子間分離を行った。つぎに、スパッタリング
法によって厚さ１０００Åの酸化珪素膜１０６をゲイト
絶縁膜として堆積した。スパッタリングには、ターゲッ
トとして酸化珪素を用い、スパッタリング時の基板温度
は２００〜４００℃、例えば３５０℃、スパッタリング
雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．
５、例えば０．１以下とした。引き続いて、スパッタリ
ング法によって、厚さ６０００〜８０００Å、例えば６
０００Åのアルミニウム（０．１〜２％のシリコンを含
む）を堆積した。なお、この酸化珪素膜１０６とアルミ
ニウム膜の成膜工程は連続的に行うことが望ましい。
【００１９】そして、シリコン膜をパターニングして、
ゲイト電極１０７、１０９を形成した。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１０８、１１０を形成した。この陽極酸化は、酒石酸
が１〜５％含まれたエチレングリコール溶液中で行っ
た。得られた酸化物層１０８、１１０の厚さは２０００
Åであった。なお、この酸化物１０８と１１０とは、後
のイオンドーピング工程において、オフセットゲイト領
域を形成する厚さとなるので、オフセットゲイト領域の
長さを上記陽極酸化工程で決めることができる。
ゲイト電極１０７、１０９を形成した。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１０８、１１０を形成した。この陽極酸化は、酒石酸
が１〜５％含まれたエチレングリコール溶液中で行っ
た。得られた酸化物層１０８、１１０の厚さは２０００
Åであった。なお、この酸化物１０８と１１０とは、後
のイオンドーピング工程において、オフセットゲイト領
域を形成する厚さとなるので、オフセットゲイト領域の
長さを上記陽極酸化工程で決めることができる。
【００２０】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極１０７とその周囲の酸化層１０
８、ゲイト電極１０９とその周囲の酸化層１１０をマス
クとして不純物（燐およびホウ素）を注入した。ドーピ
ングガスとして、フォスフィン（ＰＨ3 ）およびジボラ
ン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０
〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８
０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15
〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、
ホウ素を５×１０15ｃｍ-2とした。ドーピングに際して
は、一方の領域をフォトレジストで覆うことによって、
それぞれの元素を必要とする場所に選択的にドーピング
した。この結果、Ｎ型の不純物領域１１４と１１６、Ｐ
型の不純物領域１１１と１１３が形成され、Ｐチャネル
型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（Ｎ
ＴＦＴ）との領域を形成することができた。
コン領域にゲイト電極１０７とその周囲の酸化層１０
８、ゲイト電極１０９とその周囲の酸化層１１０をマス
クとして不純物（燐およびホウ素）を注入した。ドーピ
ングガスとして、フォスフィン（ＰＨ3 ）およびジボラ
ン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０
〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８
０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15
〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、
ホウ素を５×１０15ｃｍ-2とした。ドーピングに際して
は、一方の領域をフォトレジストで覆うことによって、
それぞれの元素を必要とする場所に選択的にドーピング
した。この結果、Ｎ型の不純物領域１１４と１１６、Ｐ
型の不純物領域１１１と１１３が形成され、Ｐチャネル
型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（Ｎ
ＴＦＴ）との領域を形成することができた。
【００２１】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射した。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱すること
は有用である。このレーザアニール工程において、先に
結晶化された領域にはニッケルが拡散しているので、こ
のレーザー光の照射によって、再結晶化が容易に進行
し、Ｐ型を付与する不純物がドープされた不純物領域１
１１と１１３、さらにはＮを付与する不純物がドープさ
れた不純物領域１１４と１１６は、容易に活性化させる
ことができた。
ル行った。レーザー光としては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射した。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱すること
は有用である。このレーザアニール工程において、先に
結晶化された領域にはニッケルが拡散しているので、こ
のレーザー光の照射によって、再結晶化が容易に進行
し、Ｐ型を付与する不純物がドープされた不純物領域１
１１と１１３、さらにはＮを付与する不純物がドープさ
れた不純物領域１１４と１１６は、容易に活性化させる
ことができた。
【００２２】続いて、厚さ６０００Åの酸化珪素膜１１
８を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線１１７、１２０、１１９を形成した。最
後に、１気圧の水素雰囲気で３５０℃、３０分のアニー
ルをおこなった。以上の工程によって半導体回路が完成
した。（図１（Ｄ））この回路は、ゲイト電極が入力と
なり、電極１２０が出力となる相補型の構成となる。
８を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線１１７、１２０、１１９を形成した。最
後に、１気圧の水素雰囲気で３５０℃、３０分のアニー
ルをおこなった。以上の工程によって半導体回路が完成
した。（図１（Ｄ））この回路は、ゲイト電極が入力と
なり、電極１２０が出力となる相補型の構成となる。
【００２３】上記に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
【００２４】図２に、図１（Ｄ）を上面から見た概要を
示す。図２におけるＮｉ添加領域が図１（Ａ）で示され
る領域１００の部分になる。またゲイト電極はそれぞれ
１０７と１０９に対応し、ソース／ドレイン領域は１１
１と１１６、ドレイン／ソース領域は１１３と１１４に
対応する。また図２においてゲイト電極下には、ゲイト
絶縁膜とチャネル形成領域が設けられている。図２を見
れば分かるように、Ｎｉ添加領域をさらに長くする（図
２でいうと、上下に延ばす）ことによって、複数のＴＦ
Ｔを同時に形成することができる。
示す。図２におけるＮｉ添加領域が図１（Ａ）で示され
る領域１００の部分になる。またゲイト電極はそれぞれ
１０７と１０９に対応し、ソース／ドレイン領域は１１
１と１１６、ドレイン／ソース領域は１１３と１１４に
対応する。また図２においてゲイト電極下には、ゲイト
絶縁膜とチャネル形成領域が設けられている。図２を見
れば分かるように、Ｎｉ添加領域をさらに長くする（図
２でいうと、上下に延ばす）ことによって、複数のＴＦ
Ｔを同時に形成することができる。
【００２５】本実施例においては、ニッケルを導入する
方法として、アモルファスシリコン膜１０４上に選択的
にニッケルを薄膜（極めて薄いので、膜として観察する
ことは困難である）として形成し、この部分から結晶成
長を行わす方法を採用したが、アモルファスシリコン膜
１０４を形成前に、選択的に珪化ニッケル膜を成膜する
方法でもよい。即ち、結晶成長はアモルファスシリコン
膜の上面から行ってもよいし、下面から行ってもよい。
また、予めアモルファスシリコンを成膜し、さらにイオ
ンドーピング法を用いて、ニッケルイオンをアモルファ
スシリコン膜１０４に選択的に注入する方法を採用して
もよい。この場合は、ニッケル元素の濃度を制御するこ
とができるという特徴を有する。
方法として、アモルファスシリコン膜１０４上に選択的
にニッケルを薄膜（極めて薄いので、膜として観察する
ことは困難である）として形成し、この部分から結晶成
長を行わす方法を採用したが、アモルファスシリコン膜
１０４を形成前に、選択的に珪化ニッケル膜を成膜する
方法でもよい。即ち、結晶成長はアモルファスシリコン
膜の上面から行ってもよいし、下面から行ってもよい。
また、予めアモルファスシリコンを成膜し、さらにイオ
ンドーピング法を用いて、ニッケルイオンをアモルファ
スシリコン膜１０４に選択的に注入する方法を採用して
もよい。この場合は、ニッケル元素の濃度を制御するこ
とができるという特徴を有する。
【００２６】なお本実施例において、結晶シリコン中の
ニッケル濃度をＳＩＭＳ（二次イオン質量分析法）によ
って調べたところ、１０17〜１０18ｃｍ3 であった。
ニッケル濃度をＳＩＭＳ（二次イオン質量分析法）によ
って調べたところ、１０17〜１０18ｃｍ3 であった。
【００２７】〔実施例２〕本実施例は、アクティブ型の
液晶表示装置において、Ｎチャネル型ＴＦＴをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数（一般に
は数十万）の画素が同様な構造で形成される。
液晶表示装置において、Ｎチャネル型ＴＦＴをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数（一般に
は数十万）の画素が同様な構造で形成される。
【００２８】本実施例の作製工程の概略を図３に示す。
本実施例において、透光性の絶縁基板３０１として、コ
ーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００
×４００ｍｍ）を使用した。このガラス基板上に実施例
１と同様にして、ＰＳＧ膜３０２を２００〜２０００Å
ここでは１０００Åの厚さにスピンコート法で塗布し、
２００℃、３０分のベーク工程で成膜を行った。次に下
地膜３０３（酸化珪素）を５００Åの厚さにスパッタ法
で形成する。
本実施例において、透光性の絶縁基板３０１として、コ
ーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００
×４００ｍｍ）を使用した。このガラス基板上に実施例
１と同様にして、ＰＳＧ膜３０２を２００〜２０００Å
ここでは１０００Åの厚さにスピンコート法で塗布し、
２００℃、３０分のベーク工程で成膜を行った。次に下
地膜３０３（酸化珪素）を５００Åの厚さにスパッタ法
で形成する。
【００２９】この後、ＬＰＣＶＤ法もしくはプラズマＣ
ＶＤ法でアモルファスシリコン膜３０４（厚さ３００〜
１５００Å、ここでは１０００Å）を形成し、この後珪
化ニッケル膜を成膜した。この珪化ニッケル膜は、スパ
ッタリング法によって、厚さ５〜２００Å、例えば２０
Åの厚さに形成する。この珪化ニッケル膜は、化学式Ｎ
ｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０で
示される。即ち、本実施例の構成においては、図３
（Ｂ）に示されるようにアモルファスシリコン膜３０４
を成膜後に、その上面にニッケルを珪化ニッケル膜とし
て導入した。
ＶＤ法でアモルファスシリコン膜３０４（厚さ３００〜
１５００Å、ここでは１０００Å）を形成し、この後珪
化ニッケル膜を成膜した。この珪化ニッケル膜は、スパ
ッタリング法によって、厚さ５〜２００Å、例えば２０
Åの厚さに形成する。この珪化ニッケル膜は、化学式Ｎ
ｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０で
示される。即ち、本実施例の構成においては、図３
（Ｂ）に示されるようにアモルファスシリコン膜３０４
を成膜後に、その上面にニッケルを珪化ニッケル膜とし
て導入した。
【００３０】この後、４００℃で１時間脱水素化を行
い、加熱アニールによって結晶化を行った。このアニー
ル工程は、水素還元雰囲気下（好ましくは、水素の分圧
が０．１〜１気圧）、５５０℃で４時間行った。この
際、アモルファスシリコン膜３０４上には、珪化ニッケ
ル膜が成膜されているので、珪化ニッケル膜から結晶化
が基板３０１に垂直方向に起こる。そして、基板３０１
に垂直方向に結晶成長した結晶シリコン膜を得ることが
できる。
い、加熱アニールによって結晶化を行った。このアニー
ル工程は、水素還元雰囲気下（好ましくは、水素の分圧
が０．１〜１気圧）、５５０℃で４時間行った。この
際、アモルファスシリコン膜３０４上には、珪化ニッケ
ル膜が成膜されているので、珪化ニッケル膜から結晶化
が基板３０１に垂直方向に起こる。そして、基板３０１
に垂直方向に結晶成長した結晶シリコン膜を得ることが
できる。
【００３１】そして、この結晶性シリコンよりなる半導
体領域（３０４で示される部分）をパターニング（素子
間分離）して島状の半導体領域（ＴＦＴの活性層）を形
成した。さらにテトラ・エトキシ・シラン（ＴＥＯＳ）
を原料として、酸素雰囲気中のプラズマＣＶＤ法によっ
て、酸化珪素のゲイト絶縁膜（厚さ７００〜１２００
Å、典型的には１０００Å）３０５を形成した。基板温
度はガラスの縮みやソリを防止するために４００℃以
下、好ましくは２００〜３５０℃とした。しかしなが
ら、この程度の基板温度では、酸化膜中には多量の炭化
水素基が含まれ、多くの再結合中心が存在し、例えば、
界面準位密度は１０12ｃｍ-2以上でゲイト絶縁膜として
は使用できないレベルのものであった。
体領域（３０４で示される部分）をパターニング（素子
間分離）して島状の半導体領域（ＴＦＴの活性層）を形
成した。さらにテトラ・エトキシ・シラン（ＴＥＯＳ）
を原料として、酸素雰囲気中のプラズマＣＶＤ法によっ
て、酸化珪素のゲイト絶縁膜（厚さ７００〜１２００
Å、典型的には１０００Å）３０５を形成した。基板温
度はガラスの縮みやソリを防止するために４００℃以
下、好ましくは２００〜３５０℃とした。しかしなが
ら、この程度の基板温度では、酸化膜中には多量の炭化
水素基が含まれ、多くの再結合中心が存在し、例えば、
界面準位密度は１０12ｃｍ-2以上でゲイト絶縁膜として
は使用できないレベルのものであった。
【００３２】そこで、ＫｒＦレーザー光を照射して、こ
の結晶性シリコン膜３０４の結晶性を助長せしめると同
時に、ゲイト酸化膜３０５の再結合中心（トラップセン
ター）を減少させ、ゲイト酸化膜３０５の特性の改善を
図った。また、このレーザー照射は１０ｔｏｒｒ以下の
減圧下で行われるのが好ましい。なぜならば、減圧状態
の方が酸化膜中の炭素原子の離脱が容易であるからであ
る。このときにはレーザー光のエネルギー密度は２５０
〜３００ｍＪ／ｃｍ2 と設定し、また、ショット数も１
０回とした。この際基板温度を好ましくは、２００〜４
００℃、代表的には３００℃に保つと良い。その結果、
シリコン膜２０４は結晶性が改善され、また、ゲイト酸
化膜の界面準位密度も１０11ｃｍ-2以下に減少した。
の結晶性シリコン膜３０４の結晶性を助長せしめると同
時に、ゲイト酸化膜３０５の再結合中心（トラップセン
ター）を減少させ、ゲイト酸化膜３０５の特性の改善を
図った。また、このレーザー照射は１０ｔｏｒｒ以下の
減圧下で行われるのが好ましい。なぜならば、減圧状態
の方が酸化膜中の炭素原子の離脱が容易であるからであ
る。このときにはレーザー光のエネルギー密度は２５０
〜３００ｍＪ／ｃｍ2 と設定し、また、ショット数も１
０回とした。この際基板温度を好ましくは、２００〜４
００℃、代表的には３００℃に保つと良い。その結果、
シリコン膜２０４は結晶性が改善され、また、ゲイト酸
化膜の界面準位密度も１０11ｃｍ-2以下に減少した。
【００３３】次に、アウミニウムのゲイト電極３０６を
形成し、基板ごと電解溶液に浸漬して、これを陽極とし
て通電し、ゲイト電極等のアルミニウム配線表面に陽極
酸化物の層３１４を厚さ２０００Å形成した。この工程
の完了した様子を図３（Ｃ）に示す。また、陽極酸化工
程が終了した後に、逆に負の電圧、例えば−１００〜−
２００Ｖの電圧を０．１〜５時間印加してもよい。この
ときには、基板温度は１００〜２５０℃、代表的には１
５０℃とすることが好ましい。この工程によって、酸化
珪素中あるいは酸化珪素とシリコン界面にあった可動イ
オンがゲイト電極（Ａｌ）に引き寄せられる。
形成し、基板ごと電解溶液に浸漬して、これを陽極とし
て通電し、ゲイト電極等のアルミニウム配線表面に陽極
酸化物の層３１４を厚さ２０００Å形成した。この工程
の完了した様子を図３（Ｃ）に示す。また、陽極酸化工
程が終了した後に、逆に負の電圧、例えば−１００〜−
２００Ｖの電圧を０．１〜５時間印加してもよい。この
ときには、基板温度は１００〜２５０℃、代表的には１
５０℃とすることが好ましい。この工程によって、酸化
珪素中あるいは酸化珪素とシリコン界面にあった可動イ
オンがゲイト電極（Ａｌ）に引き寄せられる。
【００３４】その後、Ｎ型の不純物として、硼素をイオ
ンドーピング法でシリコン膜３０５に自己整合的に注入
し、ＴＦＴのソース／ドレイン３０８、３０９を形成し
た。さらに、図２（Ｃ）に示すように、これにＫｒＦレ
ーザー光を照射して、このイオンドーピングのために結
晶性の劣化したシリコン膜の結晶性を改善せしめた。こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ2 と設定した。このレーザー照射によっ
て、このＴＦＴのソース／ドレインのシート抵抗は３０
０〜８００Ω／ｃｍ2 となった。
ンドーピング法でシリコン膜３０５に自己整合的に注入
し、ＴＦＴのソース／ドレイン３０８、３０９を形成し
た。さらに、図２（Ｃ）に示すように、これにＫｒＦレ
ーザー光を照射して、このイオンドーピングのために結
晶性の劣化したシリコン膜の結晶性を改善せしめた。こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ2 と設定した。このレーザー照射によっ
て、このＴＦＴのソース／ドレインのシート抵抗は３０
０〜８００Ω／ｃｍ2 となった。
【００３５】その後、ポリイミドによって層間絶縁物３
１０を形成し、さらに、画素電極３１３をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にクロム／アルミニウム多
層膜で電極３１１、３１２を形成し、このうち一方の電
極３１２は画素電極であるＩＴＯ３１にも接続するよう
にした。クロム／アルミニウム多層膜は、下層にクロム
膜２０〜２０００Åここでは１０００Å、上層にアルミ
ニウム膜１０００〜２００００Åここでは５０００Åが
堆積されてできている。これらは連続的にスパッタ法に
て形成することが望まれる。最後に、水素中で２００〜
３００℃で２時間アニールして、シリコンの水素化を完
了した。このようにして、ＴＦＴが完成した。そして、
同時に作製した多数のＴＦＴをマトリクス状に配列せし
めてアクティブマトリクス型液晶表示装置の表示部分の
一方の基板を完成させた。本実施例においても、結晶シ
リコン膜中のニッケル濃度は、１０17〜１０18ｃｍ-3で
あった。
１０を形成し、さらに、画素電極３１３をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にクロム／アルミニウム多
層膜で電極３１１、３１２を形成し、このうち一方の電
極３１２は画素電極であるＩＴＯ３１にも接続するよう
にした。クロム／アルミニウム多層膜は、下層にクロム
膜２０〜２０００Åここでは１０００Å、上層にアルミ
ニウム膜１０００〜２００００Åここでは５０００Åが
堆積されてできている。これらは連続的にスパッタ法に
て形成することが望まれる。最後に、水素中で２００〜
３００℃で２時間アニールして、シリコンの水素化を完
了した。このようにして、ＴＦＴが完成した。そして、
同時に作製した多数のＴＦＴをマトリクス状に配列せし
めてアクティブマトリクス型液晶表示装置の表示部分の
一方の基板を完成させた。本実施例においても、結晶シ
リコン膜中のニッケル濃度は、１０17〜１０18ｃｍ-3で
あった。
【００３６】以上の実施例１および実施例２の構成を採
用することで、結晶シリコン中に存在するニッケル元素
を電気的に固定化（ゲッタリング）させることができ、
装置の動作時において、ニッケル元素が悪影響を及ぼす
ことを防ぐことができる。
用することで、結晶シリコン中に存在するニッケル元素
を電気的に固定化（ゲッタリング）させることができ、
装置の動作時において、ニッケル元素が悪影響を及ぼす
ことを防ぐことができる。
【００３７】また、以上の本実施例においては、ゲッタ
リングを行う材料としてＰＳＧ膜（リンシリケイトガラ
ス）を用いたが、この他にＢＳＧ膜（ボロンシリケイト
ガラス）やＢＰＳＧ膜を用いることができる。さらに、
これらの膜中にハロゲン元素（例えば塩素）を添加し、
ゲッタリング効果を高めてもよい。また、これらの膜の
成膜方法としては、平坦性を確保するためにスピンコー
ト法を用いたが、気相法で作製する方法を採用したもよ
い。
リングを行う材料としてＰＳＧ膜（リンシリケイトガラ
ス）を用いたが、この他にＢＳＧ膜（ボロンシリケイト
ガラス）やＢＰＳＧ膜を用いることができる。さらに、
これらの膜中にハロゲン元素（例えば塩素）を添加し、
ゲッタリング効果を高めてもよい。また、これらの膜の
成膜方法としては、平坦性を確保するためにスピンコー
ト法を用いたが、気相法で作製する方法を採用したもよ
い。
【００３８】
【効果】基板上にＰＳＧ膜を形成し、しかる後に下地酸
化珪素膜を形成し、さらにニッケルによって低温結晶化
（従来よりも低温での結晶化という意味）させた結晶シ
リコンを形成する構成とすることによって、この結晶シ
リコンを用いた半導体装置の電気的特性が、ニッケルの
存在によって悪影響を受けることを防ぐことができた。
化珪素膜を形成し、さらにニッケルによって低温結晶化
（従来よりも低温での結晶化という意味）させた結晶シ
リコンを形成する構成とすることによって、この結晶シ
リコンを用いた半導体装置の電気的特性が、ニッケルの
存在によって悪影響を受けることを防ぐことができた。
【図１】 実施例の作製工程を示す。
【図２】 実施例の構成を示す。
【図３】 実施例の作製工程を示す。
９９ ＰＳＧ膜 １０１ ガラス基板 １０２ ＰＳＧ膜 １０３ マスク １０４ シリコン膜 １０５ 結晶成長方向 １０６ ゲイト絶縁膜 １０７ ゲイト電極 １０８ 陽極酸化層 １０９ ゲイト電極 １１０ 陽極酸化物層 １１１ ソース／ドレイン領域 １１２ チャネル形成領域 １１３ ドレイン／ソース領域 １１４ ソース／ドレイン領域 １１５ チャネル形成領域 １１６ ドレイン／ソース領域 １１７ 電極 １１８ 層間絶縁物 １２０ 電極 １１９ 電極 ３０１ ガラス電極 ３０２ ＰＳＧ膜 ３０３ 下地膜（酸化珪素膜） ３０４ シリコン膜 ３０５ ゲイト絶縁膜 ３０６ ゲイト電極 ３０７ ソース／ドレイン領域 ３０８ チャネル形成領域 ３０９ ドレイン／ソース領域 ３１０ 層間絶縁物 ３１１ 電極 ３１２ 電極 ３１３ ＩＴＯ（画素電極） ３１４ 陽極酸化物層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (3)
- 【請求項１】 基板上に設けられたＰＳＧ膜と、 該ＰＳＧ膜上に設けられた絶縁膜と、 該絶縁膜上に設けられた結晶シリコン膜と、 を有した半導体装置であって、 前記結晶シリコン膜中には、該結晶シリコン膜の結晶化
を助長するための金属元素が含まれていることを特徴と
する半導体装置。 - 【請求項２】 請求項１において、金属元素は、ニッケ
ル、コバルト、鉄、白金のうち、少なくとも一つである
ことを特徴とする半導体装置。 - 【請求項３】 基板上にＰＳＧ膜を形成する工程と、 前記ＰＳＧ膜上に下地膜として絶縁膜を形成する工程
と、 前記下地膜上に実質的なアモルファス状態のシリコン膜
を形成する工程と、 前記シリコン膜にニッケル、鉄、コバルト、白金のう
ち、少なくとも一つを導入する工程と、 前記シリコン膜を通常のアモルファスシリコン膜の結晶
化温度以下の温度でアニールし、前記ニッケル、鉄、コ
バルト、白金のうち、少なくとも一つが導入された領域
の前記シリコン膜を結晶化させる工程と、 を有する半導体装置作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14288093A JP3190482B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14288093A JP3190482B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333824A true JPH06333824A (ja) | 1994-12-02 |
| JP3190482B2 JP3190482B2 (ja) | 2001-07-23 |
Family
ID=15325747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14288093A Expired - Fee Related JP3190482B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190482B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705829A (en) * | 1993-12-22 | 1998-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed using a catalyst element capable of promoting crystallization |
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US6197626B1 (en) | 1997-02-26 | 2001-03-06 | Semiconductor Energy Laboratory Co. | Method for fabricating semiconductor device |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| US6399454B1 (en) | 1997-07-14 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film and method of manufacturing a semiconductor device |
| JP2002208599A (ja) * | 2000-12-01 | 2002-07-26 | Pt Plus Ltd | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 |
| US6664144B2 (en) | 1997-07-14 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device using a group XV element for gettering by means of infrared light |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| KR100529234B1 (ko) * | 1997-02-12 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의제조방법 |
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| US7230256B2 (en) | 2003-06-04 | 2007-06-12 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
| US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
-
1993
- 1993-05-21 JP JP14288093A patent/JP3190482B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6955954B2 (en) | 1993-12-22 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5705829A (en) * | 1993-12-22 | 1998-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed using a catalyst element capable of promoting crystallization |
| US6624445B2 (en) | 1993-12-22 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method of manufacturing the same |
| US6071766A (en) * | 1994-09-29 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| USRE38266E1 (en) | 1994-09-29 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| US7569440B2 (en) | 1995-04-20 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US6991976B2 (en) * | 1996-01-23 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor thin film |
| US7553716B2 (en) | 1996-01-23 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor thin film |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| KR100529234B1 (ko) * | 1997-02-12 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의제조방법 |
| US6448118B2 (en) | 1997-02-26 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film manufacturing with selective introduction of crystallization promoting material |
| US6197626B1 (en) | 1997-02-26 | 2001-03-06 | Semiconductor Energy Laboratory Co. | Method for fabricating semiconductor device |
| US6664144B2 (en) | 1997-07-14 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device using a group XV element for gettering by means of infrared light |
| US7026197B2 (en) | 1997-07-14 | 2006-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US6399454B1 (en) | 1997-07-14 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film and method of manufacturing a semiconductor device |
| JP2002208599A (ja) * | 2000-12-01 | 2002-07-26 | Pt Plus Ltd | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 |
| US7230256B2 (en) | 2003-06-04 | 2007-06-12 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
| US7745803B2 (en) | 2004-02-03 | 2010-06-29 | Sharp Kabushiki Kaisha | Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device |
| JP2007116187A (ja) * | 2006-12-11 | 2007-05-10 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190482B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762215B2 (ja) | 薄膜トランジスタおよび半導体装置の作製方法 | |
| US5569936A (en) | Semiconductor device employing crystallization catalyst | |
| US7585715B2 (en) | Semiconductor device and process for fabricating the same | |
| KR100186886B1 (ko) | 반도체장치 제작방법 | |
| KR0157471B1 (ko) | 트랜지스터 및 그의 제작방법 | |
| US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5677549A (en) | Semiconductor device having a plurality of crystalline thin film transistors | |
| US6589824B2 (en) | Process for fabricating semiconductor device | |
| JP3190482B2 (ja) | 半導体装置およびその作製方法 | |
| JP3190483B2 (ja) | 半導体装置作製方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| US5937304A (en) | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2003100629A (ja) | 半導体装置及びその製造方法 | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| JP3488361B2 (ja) | 半導体装置の作製方法 | |
| JP3197431B2 (ja) | 半導体装置作製方法、半導体装置、電気光学装置の作製方法、電気光学装置および液晶表示装置 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3488441B2 (ja) | アクティブ型液晶表示装置の作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH07183537A (ja) | 半導体装置およびその作製方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100518 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100518 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110518 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120518 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |