JPH06333343A

JPH06333343A - ディジタル信号処理回路

Info

Publication number: JPH06333343A
Application number: JP5122319A
Authority: JP
Inventors: Tetsuya Mizushima; 哲也水島; Yoshinori Yamamoto; 芳紀山本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-05-25
Filing date: 1993-05-25
Publication date: 1994-12-02
Anticipated expiration: 2017-05-13
Also published as: JP3282289B2

Abstract

(57)【要約】【目的】ディジタルデータを記録再生するディジタル
信号記録再生装置のディジタル信号処理回路に関するも
のであり、同期ブロックの検出精度を高めることを目的
とする。【構成】同期ブロック検出に基づき同期ブロックの周
期ずれを考慮した前記同期ブロック検出のマスク動作を
行うマスク回路１０と、再生ディジタルデータ中の第１
のマスク動作が許す同期ブロック長間隔離れた３箇所の
位置の同期パターンとＩＤとＩＤパリティとにより同期
ブロック検出する同期ブロック検出保護回路９と、同期
ブロック長よりも短いある範囲内に同期ブロックを２つ
以上検出した場合は後ろの同期ブロックを採用する第２
のマスク回路１１を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータを記
録再生するディジタル信号処理回路に関するものであ
る。

【０００２】

【従来の技術】円筒状のシリンダ上に取り付けられたｒ
（ｒは１以上の整数）個のヘッドにより、テープ上の斜
めのトラックとして、ディジタル信号を記録再生するデ
ィジタル信号記録再生装置において、１トラック分の記
録信号は、ブロック化したディジタルデータの始まりを
示す同期パターンと、データの情報信号としての位置を
示しかつブロックの順番を示すＩＤと前記ＩＤの誤りを
検出または訂正するＩＤパリティとを含むデータとから
成る同期ブロックを複数連結して構成される１個以上の
信号領域とから構成される。従来の一例として、１トラ
ック分の記録信号を、音声信号用Ａｕｄｉｏ領域と、映
像信号用Ｖｉｄｅｏ領域とから構成される場合を考え
る。図７にトラックパターンを示す。ここで、Ａｕｄｉ
ｏ領域とＶｉｄｅｏ領域は、ブロック化したディジタル
データの始まりを示す同期パターンと、ブロックの順番
を示すＩＤとＩＤの誤りを検出するＩＤパリティと映像
信号データまたは音声信号データを変調したパターンと
から成る同期ブロック単位で構成される。又各信号領域
間にはギャップが設けられている。図８に同期ブロック
の構成を示す。図８（ａ）は、変調前の同期ブロックの
構成であり、データの情報信号としての位置を示しかつ
同期ブロックの順番を示すＩＤとＩＤの誤りを検出する
ＩＤパリティとから構成される。前記パターン（ａ）を
変調し、同期パターンを付加した同期ブロックの構成を
図８（ｂ）に示す。

【０００３】記録されたテープのＡｕｄｉｏ領域、Ｖｉ
ｄｅｏ領域の再生処理を行なう場合、再生ディジタルデ
ータ同期パターン検出とＩＤの値とＩＤパリティーによ
り同期ブロックを検出し、同期ブロックが存在するかど
うかを判定する。

【０００４】以下、図面を参照しながら、従来の動作を
説明する。図９は従来のディジタル信号処理回路のブロ
ック図である。１３１は再生ディジタル信号１５１を１
同期ブロック長遅延させた信号１５２を出力する遅延回
路、１３２は遅延信号１５２を１同期ブロック長遅延さ
せた信号１５３を出力する遅延回路である。１３３は再
生ディジタル信号１５１中の同期パターンを検出して同
期パターン検出パルス１５４を出力する同期パターン検
出回路、１３４は遅延信号１５２中の同期パターンを検
出して同期パターン検出パルス１５５を出力する同期パ
ターン検出回路、１３５は遅延信号１５３中の同期パタ
ーンを検出して同期パターン検出パルス１５６を出力す
る同期パターン検出回路、１３６は再生ディジタル信号
１５１中のＩＤを検出して検出されたＩＤ１５７を出力
し、検出されたＩＤ１５７とＩＤパリティにより誤りを
検出しＩＤ誤りフラッグ１５８を出力するＩＤ検出回
路、１３７は遅延信号１５２中のＩＤを検出して検出さ
れたＩＤ１５９を出力し、検出されたＩＤ１５９とＩＤ
パリティにより誤りを検出しＩＤ誤りフラッグ１６０を
出力するＩＤ検出回路、１３８は遅延信号１５３中のＩ
Ｄを検出して検出されたＩＤ１６１を出力し、検出され
たＩＤ１６１とＩＤパリティにより誤りを検出しＩＤ誤
りフラッグ１６２を出力するＩＤ検出回路である。１３
９は、ウィンド１６６が真の時、同期パターン検出パル
ス１５４、１５５、１５６と、検出ＩＤ１５７、１５
９、１６１とＩＤ誤りフラッグ１５８、１６０、１６２
とにより、再生ディジタルデータ１５１と遅延回路１３
１の出力データ１５２と遅延回路１３２の出力データ１
５３中に３つの同期ブロックが存在するかどうか判定し
て、３同期ブロック検出パルス１６３を発生し、出力デ
ータ１５３に存在する同期ブロックの推定されるＩＤを
修正ＩＤ１６４として出力する同期ブロック検出保護回
路である。１４０は、３同期ブロック検出パルス１６３
トリガで、動作するマスク回路であり、以下のような動
作をする。

【０００５】３同期ブロック検出パルス１６３が出力さ
れたら出力１５３に検出した３つの同期ブロックの先頭
が出力されるタイミングを示す同期ブロック検出パルス
１６５を３同期ブロック分出力する。

【０００６】また、３同期ブロック検出パルス１６３が
出力されたら、ウィンド１６６を偽にし、以降同期ブロ
ック検出保護回路で同期パターン検出パルス１５４、１
５５、１５６と、検出ＩＤ１５７、１５９、１６１とＩ
Ｄ誤りフラッグ１５８、１６０、１６２とを検出するで
あろうタイミングで同期ブロック長間隔おきに１ビット
の幅で２回ウィンド１６６を真にし、その後１同期ブロ
ック後にウィンド１６６を常時真とする。１４１は、同
期ブロック検出パルス１６５と修正ＩＤ１６４とによ
り、データ１５３中の同期ブロックを復調し、かつ、誤
っているＩＤを修正し、復調データ１６８と同期ブロッ
クの先頭を示す同期ブロック先頭パルス１６９とを出力
する復調回路である。

【０００７】同期ブロック検出回路１３９は、同期パタ
ーン検出パルスが２つ以上検出され、かつ、ＩＤ誤りフ
ラッグのたっていないＩＤが２つ以上存在し、かつその
ＩＤの連続性が満たされている場合に、３つの同期ブロ
ックが存在すると判定し、３同期ブロック検出パルス１
６３を発生する。また、修正ＩＤ１３９はＩＤ誤りフラ
ッグのたっていないＩＤから作成する。

【０００８】図１０と図１１に従来のディジタル信号処
理回路の動作例を示す。上記回路構成により、再生ディ
ジタルデータ中から、同期ブロック長間隔で連続して３
箇所から同期パターンとＩＤとＩＤパリティとを検出
し、再生ディジタルデータ中の３箇所から取り出したデ
ータ中に同期ブロックが存在するかどうかを判定する。

【０００９】まず、図１０により、同期ブロック検出の
動作を説明する。同期ブロック検出回路１３９単独の動
作により、図１０中のａに示すように、同期ブロック抜
けを補正し、かつ、図１０中のｂに示すように、周期性
の満たされていない偽の同期ブロックを排除する。

【００１０】また、同期ブロック検出回路１３９とカウ
ンタ１４０とにより、図１０中のｃに示すように、同期
ブロック周期で発生する偽の同期ブロックを排除する。

【００１１】次に、図１１に誤動作する場合を示す。図
１１中のｄ，ｆに示すように、再生クロックの誤動作な
どにより、再生ディジタルデータ中の同期パターンの周
期が変化した場合について説明する。

【００１２】ｄに示すように同期ブロック周期が短くな
ってしまった場合、同期ブロック周期が短くなった後の
同期ブロックの同期パターンとＩＤは正常に検出できな
いため、同期パターンと検出ＩＤに誤りがあると判定し
て、同期ブロック抜けを補正してしまう。従って、ｅに
示す同期ブロックデータ（ＩＤ＝６）は誤ってしまう。
また、ウィンド１６７により、次の同期ブロックが検出
できなくなる。

【００１３】ｆに示すように同期ブロック周期が長くな
ってしまった場合、同期ブロック周期が長くなった後の
同期ブロックの同期パターンとＩＤは正常に検出できな
いため、同期パターンと検出ＩＤに誤りがあると判定し
て、同期ブロック抜けを補正してしまう。従って、ｈに
示す同期ブロックデータ（ＩＤ＝１０）は誤ってしま
う。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
ディジタル信号処理回路では、再生クロックの誤動作な
どにより、再生ディジタルデータ中の同期パターンの周
期が変化した場合、正常に同期検出ができず、誤った同
期ブロックを検出してしまう。同期ブロックを誤ると、
同期ブロック内のデータ全てを誤ることになり、再生デ
ータに非常に大きな悪影響を与えてしまう。

【００１５】本発明は上記のような課題を解決するもの
であって、再生データに悪影響を与えないディジタル信
号処理回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】前記課題を解決するため
に、本発明のディジタル信号処理回路は、円筒状のシリ
ンダ上に取り付けられたｒ個のヘッドにより、テープ上
の斜めのトラックとして記録された、ブロック化したデ
ィジタルデータの始まりを示す同期パターンとデータの
情報信号としての位置を示しかつブロックの順番を示す
ＩＤと前記ＩＤの誤りを検出または訂正するＩＤパリテ
ィとを含むデータとから成る同期ブロックを複数連結し
て構成される１個以上の信号領域のデータを再生するデ
ィジタル信号再生装置のディジタル信号処理回路であっ
て、再生ディジタルデータ中の第１のマスク手段が示す
同期ブロック長間隔離れた２以上のｘ箇所の位置を中心
に前ｍビット後ろｎビットの幅から同期パターンを検出
し、同期ブロック長間隔離れたｘ箇所の位置を中心に前
ｍビット後ろｎビットの幅に存在する同期パターンの位
置に対応する前記同期ブロック長間隔離れたｘ個の位置
を中心に前ｍビット後ろｎビットの幅からＩＤとＩＤパ
リティを検出し、ｘ個の同期パターン検出と前記（ｍ＋
ｎ＋１）ビットの幅のうちどの位置に同期パターンが存
在するかを示すｘ個の同期パターン検出位置と、ｘ個の
検出ＩＤと前記（ｍ＋ｎ＋１）ビットの幅のうちどの位
置に検出ＩＤが存在するかを示すｘ個のＩＤ検出位置と
ｘ個のＩＤパリティとにより、ｘ以下のｙ個の同期ブロ
ックを検出する同期ブロック検出手段と、同期ブロック
検出手段がｙ個の同期ブロックを検出した場合、同期ブ
ロック検出手段が、以前に検出したｙ個の同期ブロック
のうち同期パターンに誤りがないかまたは検出したＩＤ
に誤りがないと判定される同期ブロックを検出できる範
囲で動作する間は、以前に検出した同期ブロック位置よ
り予想される同期ブロック位置を中心に前ｍビット後ろ
ｎビットの幅のみで同期ブロック検出動作を行い、同期
ブロック検出手段が、以前に検出したｙ個の同期ブロッ
クのうち同期パターンに誤りがないかまたは検出したＩ
Ｄに誤りがないと判定される同期ブロックを含まない同
期ブロックのみを検出できる範囲で動作する間は、以前
に検出した同期ブロック位置より予想される同期ブロッ
ク位置を中心に前ｉビット後ろｊビットの幅（ｉ＞ｍ，
ｊ＞ｎ）で同期ブロック検出動作を行い、同期ブロック
検出手段が以前に検出したｙ個の同期ブロックを検出で
きる範囲外で動作する場合は、以前に検出したｙ個の同
期ブロック位置より予想される次の同期ブロック位置よ
りｋビット前から常時同期ブロック検出動作を行えるよ
うな第１のマスク手段と、同期ブロック検出手段が、同
期ブロック長よりも短いｊビットの期間内で同時に２つ
以上同期ブロックを検出した場合、後に検出された同期
ブロックのみを採用する第２のマスク手段とにより構成
される。

【００１７】

【作用】本発明は上記した構成により、再生ディジタル
データ中の同期ブロック長間隔離れた２以上のｘ箇所の
位置を中心に前ｍビット後ろｎビットの幅から同期ブロ
ックの情報を検出するため、同一の同期ブロックが存在
する位置を、少なくともｘ回検出し、ｘ回同期ブロック
と判定される機会が存在し、これにより、偽の同期ブロ
ックの排除、同期ブロック検出抜けの補正の精度を上げ
ることができる。また、（ｍ＋ｎ＋１）ビットの幅を持
っているため＋ｎビットから−ｍビットまでの同期ブロ
ックの周期ずれを含めて検出できる。

【００１８】更に、第１のマスク動作により、周期性の
ある偽の同期ブロックを排除すると共に、第１のマスク
動作において検出された同期ブロックの状態により、ウ
ィンドの幅を変えることと、第２のマスク動作で同期ブ
ロック長よりも短い期間内で同時に２つ以上同期ブロッ
クを検出した場合、後に検出された同期ブロックのみを
採用することとにより、更に大きな＋ｊビットから−ｉ
ビットまでの同期ブロックの周期ずれにも対応すること
ができる。

【００１９】前記同期ブロック検出回路で（ｍ＋ｎ＋
１）ビットの幅を持って検出することは、同期ブロック
の周期ずれに有効ではあるが、幅を広くすればするほ
ど、回路が複雑にかつ規模も大きくなる。そこで、第１
のマスク動作と第２のマスク動作により、回路を複雑に
することなく、同期ブロックの周期ずれに対応すること
ができる。

【００２０】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００２１】円筒状のシリンダ上に取り付けられたｋ
（ｋは１以上の整数）個のヘッドにより、テープ上の斜
めのトラックとして、ディジタル信号を記録再生するデ
ィジタル信号記録再生装置において、１トラック分の記
録信号は、ブロック化したディジタルデータの始まりを
示す同期パターンと、データの情報信号としての位置を
示しかつブロックの順番を示すＩＤと前記ＩＤの誤りを
検出または訂正するＩＤパリティとを含むデータとから
成る同期ブロックを複数連結して構成される１個以上の
信号領域とから構成される。従来の一例として、１トラ
ック分の記録信号を、音声信号用Ａｕｄｉｏ領域と、映
像信号用Ｖｉｄｅｏ領域とから構成される場合を考え
る。図７にトラックパターンを示す。トラックパターン
は従来例と同じ構成である。ここで、Ａｕｄｉｏ領域と
Ｖｉｄｅｏ領域は、ブロック化したディジタルデータの
始まりを示す同期パターンと、ブロックの順番を示すＩ
ＤとＩＤの誤りを検出するＩＤパリティと映像信号デー
タまたは音声信号データを変調したパターンとから成る
同期ブロック単位で構成される。又各信号領域間にはギ
ャップが設けられている。図８に同期ブロックの構成を
示す。同期ブロックの構成は従来例と同じ構成である。
図８（ａ）は、変調前の同期ブロックの構成であり、デ
ータの情報信号としての位置を示しかつ同期ブロックの
順番を示すＩＤとＩＤの誤りを検出するＩＤパリティと
から構成される。前記パターン（ａ）を変調し、同期パ
ターンを付加した同期ブロックの構成を図８（ｂ）に示
す。

【００２２】記録されたテープのＡｕｄｉｏ領域、Ｖｉ
ｄｅｏ領域の再生処理を行なう場合、再生ディジタルデ
ータ同期パターン検出とＩＤの値とＩＤパリティーによ
り同期ブロックを検出し、同期ブロックが存在するかど
うかを判定する。

【００２３】図１は本発明の一実施例のディジタル信号
処理回路のブロック図である。１は再生ディジタル信号
１４を１同期ブロック長遅延させた信号１５を出力する
遅延回路、２は遅延信号１５を１同期ブロック長遅延さ
せた信号１６を出力する遅延回路である。３は再生ディ
ジタル信号１４中の同期パターンを検出して同期パター
ン検出パルス１７を出力する同期パターン検出回路、４
は遅延信号１５中の同期パターンを検出して同期パター
ン検出パルス１８を出力する同期パターン検出回路、５
は遅延信号１６中の同期パターンを検出して同期パター
ン検出パルス１９を出力する同期パターン検出回路、６
は再生ディジタル信号１４中のＩＤを検出して検出され
たＩＤ２０を出力し、検出されたＩＤ２０とＩＤパリテ
ィにより誤りを検出しＩＤ誤りフラッグ２１を出力する
ＩＤ検出回路、７は遅延信号１５中のＩＤを検出して検
出されたＩＤ２２を出力し、検出されたＩＤ２２とＩＤ
パリティにより誤りを検出しＩＤ誤りフラッグ２３を出
力するＩＤ検出回路、８は遅延信号１６中のＩＤを検出
して検出されたＩＤ２４を出力し、検出されたＩＤ２４
とＩＤパリティにより誤りを検出しＩＤ誤りフラッグ２
５を出力するＩＤ検出回路である。

【００２４】９は、ウィンド２９が真の時、同期パター
ン検出パルス１７、１８、１９と、検出ＩＤ２０、２
２、２４とＩＤ誤りフラッグ２１、２３、２５とによ
り、再生ディジタルデータ１４と遅延回路１の出力デー
タ１５と遅延回路２の出力データ１６中に３つの同期ブ
ロックが存在するかどうか判定して、３同期ブロック検
出パルス２６とビットスリップ対策パルス２７を発生
し、出力データ１６に存在する同期ブロックの推定され
るＩＤを修正ＩＤ２８として出力する同期ブロック検出
保護回路である。同期ブロック検出保護回路は、３つの
同期パターン検出パルス１７、１８、１９のうち２つ以
上真で、かつ、検出ＩＤ２０、２２、２４とＩＤ誤りフ
ラッグ２１、２３、２５とにより誤りがなく連続性が満
たされているＩＤが２つ以上存在する場合、３つの同期
ブロックが存在するとして、３同期ブロック検出パルス
２６を真とする。また、３同期ブロック検出パルス２６
を真とする時、同期パターン検出パルス１７が偽で、か
つ、ＩＤ誤りフラッグ２１が真で、検出ＩＤ２０に誤り
がある場合、再生データ１４に存在すると認識された同
期ブロックは、同期ブロックの周期ずれのため、ずれた
所に存在する可能性があることを示すビットスリップ対
策パルス２７を真とする。

【００２５】１０は、３同期ブロック検出パルス２６ト
リガで、動作するカウンタで構成される第１のマスク回
路であり、図２に示すような動作をする。

【００２６】３同期ブロック検出パルス２６が真の場
合、出力１６に前記検出した３つの同期ブロックの先頭
が出力されるタイミングを示す同期ブロック検出パルス
３０を３同期ブロック分出力する。

【００２７】また、３同期ブロック検出パルス２６が真
で、かつ、ビットスリップ対策パルス２７が偽の場合、
ウィンド２９を偽にし、同期ブロック検出保護回路で前
記同期パターン検出パルス１７、１８、１９と、検出Ｉ
Ｄ２０、２２、２４とＩＤ誤りフラッグ２１、２３、２
５とを検出すると予想されるタイミングでウィンド２９
を真にする動作を２回行い、次に同期ブロック検出保護
回路で同期パターン検出パルス１７、１８、１９と、検
出ＩＤ２０、２２、２４とＩＤ誤りフラッグ２１、２
３、２５とを検出すると予想されるタイミングよりｋビ
ット前からウィンド２９を常時真とする。３同期ブロッ
ク検出パルス２６が真で、かつ、ビットスリップ対策パ
ルス２７が真の場合、ウィンド２９を偽にし、同期ブロ
ック検出保護回路で前記同期パターン検出パルス１７、
１８、１９と、検出ＩＤ２０、２２、２４とＩＤ誤りフ
ラッグ２１、２３、２５とを検出すると予想されるタイ
ミングでウィンド２９を真にし、次に、同期ブロック検
出保護回路で同期パターン検出パルス１７、１８、１９
と、検出ＩＤ２０、２２、２４とＩＤ誤りフラッグ２
１、２３、２５とを検出すると予想されるタイミングを
中心に前ｉビット後ろｊビットの幅でウィンド２９を真
にし、次に、同期ブロック検出保護回路で同期パターン
検出パルス１７、１８、１９と、検出ＩＤ２０、２２、
２４とＩＤ誤りフラッグ２１、２３、２５とを検出する
と予想されるタイミングよりｋビット前からウィンド２
９を常時真とする。

【００２８】１１は、同期ブロック長よりも短いｊビッ
トの期間内で同時に２つ以上同期ブロック検出パルス３
０に真が存在した場合、後に検出された同期ブロック検
出パルスのみを採用してマスクされた同期ブロック検出
パルス３１を出力する第２のマスク回路である。図３
に、回路例を示す。ここで、ｊ＝６としている。３６、
３７、３８、３９、４０はＤフリップフロップ、４１、
４２、４３、４４、４５はアンドゲート、４６は反転ゲ
ートである。４７は、動作クロックである。

【００２９】動作例を、図４に示す。１２は、同期ブロ
ック検出パルス３１と修正ＩＤ２８とにより、データ１
６中の同期ブロックを復調し、かつ、誤っているＩＤを
修正し、復調データ３２と同期ブロックの先頭を示す同
期ブロック先頭パルス３３とを出力する復調回路であ
る。

【００３０】図５と図６に本発明の一実施例のディジタ
ル信号処理回路の動作例を示す。上記回路構成により、
再生ディジタルデータ中から、同期ブロック長間隔で連
続して３箇所から同期パターンとＩＤとＩＤパリティと
を検出し、再生ディジタルデータ中の３箇所から取り出
したデータ中に同期ブロックが存在するかどうかを判定
する。

【００３１】まず、図５により、同期ブロック検出の動
作を説明する。同期ブロック検出保護回路９単独の動作
により、図５中のａに示すように、同期ブロック抜けを
補正し、かつ、図５中のｂに示すように、周期性の満た
されていない偽の同期ブロックを排除する。

【００３２】また、同期ブロック検出回路９と第１のマ
スク回路１０とにより、図５中のｃに示すように、同期
ブロック周期で発生する偽の同期ブロックを排除する。

【００３３】次に、図６に同期ブロックの周期がずれる
場合の動作を示す。図６中のｄ，ｆに示すように、再生
クロックの誤動作などにより、再生ディジタルデータ中
の同期パターンの周期が変化した場合について説明す
る。

【００３４】ｄに示すように同期ブロック周期が短くな
ってしまった場合（ｉビット以内）、ＩＤ＝６の同期ブ
ロックが早めに現れることになるが、第１のマスク回路
における図２（ｂ）の動作により、ウィンドが早めに真
となるため、ＩＤ＝６の同期ブロック以降も誤らずに検
出できる。

【００３５】ｆに示すように同期ブロック周期が長くな
ってしまった場合（ｊビット以内）、同期ブロック周期
が長くなった後の同期ブロックの同期パターンとＩＤは
正常に検出する前に、同期ブロック抜けと判断して同期
ブロック検出パルス３０をｈで真としてしまい、誤った
同期ブロックを出力してしまう。また、第１のマスク回
路における図２（ｂ）の動作により、同期ブロック周期
が長くなった後の同期ブロックも検出でき、同期ブロッ
ク検出パルス３０をｇで真とする。従って、同じＩＤ＝
１０と認識した同期ブロックがｊビット内に、２つ存在
することになってしまう。しかし、第２のマスク回路
で、ｇの同期ブロック検出パルスをマスクすることによ
り、同期ブロック周期が長くなってしまった場合も正常
に動作することができる。

【００３６】本実施例は、同期ブロック検出保護回路９
は、同期ブロック長間隔離れた３箇所の位置に同期ブロ
ックが存在すると仮定して動作するが、３個の同期ブロ
ック検出に限らず一般に、同期ブロック長間隔離れた２
以上のｘ箇所の位置に同期ブロックが存在すると仮定し
て、その内のｙ個（ｙ＜ｘ）の同期ブロックを採用する
動作にしても同様の効果が得られる。

【００３７】上記の場合、第１のマスク回路１０は、ｙ
個の同期ブロックのうち同期パターンに誤りがないかま
たは検出したＩＤに誤りがないと判定される全ての同期
ブロックの同期ブロックデータを出力する間は、前記検
出した同期ブロック位置のみで同期ブロック検出動作を
行い、前記ｙ個同期ブロックのうち最後に連続して存在
する同期パターンに誤りがありかつ検出したＩＤに誤り
があると判定される同期ブロックの同期ブロックデータ
を出力する間は、前記検出した同期ブロック位置を中心
に前ｉビット後ろｊビットの幅で同期ブロック検出動作
を行い、前記検出したｙ個の同期ブロックデータの最終
ビットからｋビット前のデータを出力以降は常時同期ブ
ロック検出動作を行うようなマスク動作をする。

【００３８】また、同期ブロック検出保護回路９を同期
ブロック長間隔離れた２以上のｘ箇所の位置を中心に前
ｍビット後ろｎビットの幅に同期ブロックが存在すると
仮定して、その内のｙ個（ｙ＜ｘ）の同期ブロックを採
用する動作にしても同様の効果が得られる。上記の場
合、第１のマスク回路と第２のマスク回路のｉ，ｊ，ｋ
は、ｉ＞ｍ，ｊ＞ｎ，ｋ＞ｍの関係である。

【００３９】同期ブロック長間隔離れたｘ箇所の位置を
中心に（ｍ＋ｎ＋１）ビットの範囲で同期ブロックを検
出することは、同期ブロックの周期ずれも考慮したｘ個
の同期ブロック検出位置からのデータを利用するため、
同期ブロックの周期ずれに有効な検出方法である。特
に、同期ブロック検出の引き込み時につまり周期性のあ
る偽の同期ブロックを排除するためのマスク動作の開始
時に有効である。しかし、幅を広くすればするほど、回
路が複雑にかつ規模も大きくなるという欠点がある。

【００４０】そこで、第１のマスク動作と第２のマスク
動作により、回路を複雑にすることなく、同期ブロック
の更に大きな周期ずれに対応することができる。

【００４１】同期ブロック検出保護回路９に（ｍ＋ｎ＋
１）の幅を持たせて検出する１例を以下に述べる。

【００４２】再生処理速度を低くする方法として、再生
データをシリアルデータからｑビットのパラレルデータ
に変換して動作クロックの周波数をｑ分の１にする方法
がある。この場合、同期ブロック検出保護回路９では、
同期ブロック長間隔離れた２以上のｘ箇所から１クロッ
ク内にｑビットの幅を持って同期パターンとＩＤを検出
することになる。つまり、同期ブロック長間隔離れたｘ
箇所の位置を中心に（ｍ＋ｎ＋１）＝ｑビットの幅で同
期ブロックを検出することになる。

【００４３】また、ＩＤ検出回路６、７、８において、
ＩＤパリティにより誤りを検出しているが、ＩＤ検出回
路６、７、８にＩＤパリティにより誤り訂正の機能を加
えて、訂正できなかったＩＤにＩＤ誤りフラッグが発生
するとしても良い。

【００４４】また、遅延回路１、２を用いた上記構成に
より、上記動作を実現したが、上記構成を用いないで
も、再生ディジタルデータ中の同期ブロック長間隔離れ
た２以上のｘ箇所から同期ブロックの情報を取り出すこ
とにより、同様の効果を得ることができる。

【００４５】

【発明の効果】本発明は上記した構成により、再生ディ
ジタルデータ中の同期ブロック長間隔離れた２以上のｘ
箇所の位置を中心に前ｍビット後ろｎビットの幅から同
期ブロックの情報を検出するため、同一の同期ブロック
が存在する位置を、少なくともｘ回検出し、ｘ回同期ブ
ロックと判定される機会が存在し、これにより、偽の同
期ブロックの排除、同期ブロック検出抜けの補正の精度
を上げることができる。また、（ｍ＋ｎ＋１）ビットの
幅を持っているため＋ｎビットから−ｍビットまでの同
期ブロックの周期ずれを含めて検出できる。

【００４６】更に、第１のマスク動作により、周期性の
ある偽の同期ブロックを排除すると共に、第１のマスク
動作において検出された同期ブロックの状態により、ウ
ィンドの幅を変えることと、第２のマスク動作で同期ブ
ロック長よりも短い期間内で同時に２つ以上同期ブロッ
クを検出した場合、後に検出された同期ブロックのみを
採用することとにより、更に大きな＋ｊビットから−ｉ
ビットまでの同期ブロックの周期ずれにも対応すること
ができる。

【００４７】前記同期ブロック検出回路で（ｍ＋ｎ＋
１）ビットの幅を持って検出することは、同期ブロック
の周期ずれに有効ではあるが、幅を広くすればするほ
ど、回路が複雑にかつ規模も大きくなる。そこで、第１
のマスク動作と第２のマスク動作により、回路を複雑に
することなく、同期ブロックの周期ずれに対応すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例のディジタル信号処理回路

【図２】第１のマスク回路の動作説明のためのタイミン
グ図

【図３】第２のマスク回路図

【図４】第２のマスク回路の動作説明のためのタイミン
グ図

【図５】本発明の実施例の動作説明のためのタイミング
図

【図６】本発明の実施例の動作説明のためのタイミング
図

【図７】トラックパターンの一例を示す模式図

【図８】同期ブロックの一例を示す模式図

【図９】従来のデジタル信号処理回路のブロック図

【図１０】従来のディジタル信号処理回路の動作説明の
ためのタイミング図

【図１１】従来のディジタル信号処理回路の動作説明の
ためのタイミング図

【符号の説明】

１遅延回路２遅延回路３同期パターン検出回路４同期パターン検出回路５同期パターン検出回路６ＩＤ検出回路７ＩＤ検出回路８ＩＤ検出回路９同期ブロック検出保護回路１０第１のマスク回路１１第２のマスク回路１２復調回路

Claims

【特許請求の範囲】

【請求項１】媒体上に記録された、ブロック化したデ
ィジタルデータの始まりを示す同期パターンとデータの
情報信号としての位置を示しかつブロックの順番を示す
ＩＤと前記ＩＤの誤りを検出または訂正するＩＤパリテ
ィとデータとから成る同期ブロックを複数連結して構成
される信号領域のデータを再生するディジタル信号再生
装置のディジタル信号処理回路であって、再生ディジタルデータ中の第１のマスク手段が示す同期
ブロック長間隔離れた２以上のｘ箇所の位置を中心に前
ｍビット後ろｎビットの幅から同期パターンを検出し、
前記同期ブロック長間隔離れたｘ箇所の位置を中心に前
ｍビット後ろｎビットの幅に存在する同期パターンの位
置に対応する前記同期ブロック長間隔離れたｘ個の位置
を中心に前ｍビット後ろｎビットの幅からＩＤとＩＤパ
リティを検出し、ｘ個の前記同期パターン検出と前記
（ｍ＋ｎ＋１）ビットの幅のうちどの位置に同期パター
ンが存在するかを示すｘ個の同期パターン検出位置と、
ｘ個の前記検出ＩＤと前記（ｍ＋ｎ＋１）ビットの幅の
うちどの位置に前記検出ＩＤが存在するかを示すｘ個の
ＩＤ検出位置とｘ個の前記ＩＤパリティとにより、ｘ以
下のｙ個の同期ブロックを検出する同期ブロック検出手
段を有することを特徴とするディジタル信号処理回路。
【請求項２】同期ブロック検出手段がｙ個の同期ブロ
ックを検出した場合、同期ブロック検出手段が、以前に
検出した前記ｙ個の同期ブロックのうち同期パターンに
誤りがないかまたは検出したＩＤに誤りがないと判定さ
れる同期ブロックを検出できる範囲で動作する間は、以
前に検出した前記同期ブロック位置より予想される同期
ブロック位置を中心に前ｍビット後ろｎビットの幅のみ
で同期ブロック検出動作を行い、同期ブロック検出手段が、以前に検出した前記ｙ個の同
期ブロックのうち同期パターンに誤りがないかまたは検
出したＩＤに誤りがないと判定される同期ブロックを含
まない同期ブロックのみを検出できる範囲で動作する間
は、以前に検出した前記同期ブロック位置より予想され
る同期ブロック位置を中心に前ｉビット後ろｊビットの
幅（ｉ＞ｍ，ｊ＞ｎ）で同期ブロック検出動作を行い、同期ブロック検出手段が以前に検出した前記ｙ個の同期
ブロックを検出できる範囲外で動作する場合は、以前に
検出した前記ｙ個の同期ブロック位置より予想される次
の同期ブロック位置よりｋビット前から常時同期ブロッ
ク検出動作を行えるような第１のマスク手段を有するこ
とを特徴とする請求項１記載のディジタル信号処理回
路。
【請求項３】同期ブロック検出手段が、同期ブロック
長よりも短いｊビットの期間内で同時に２つ以上同期ブ
ロックを検出した場合、後に検出された同期ブロックの
みを採用する第２のマスク手段を有することを特徴とす
る請求項１記載のディジタル信号処理回路。