JPH06332633A

JPH06332633A - 記憶装置の欠陥救済装置

Info

Publication number: JPH06332633A
Application number: JP11822493A
Authority: JP
Inventors: Nobuo Amano; 宣夫天野; Manabu Yamamoto; 学山本
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-05-20
Filing date: 1993-05-20
Publication date: 1994-12-02

Abstract

(57)【要約】【目的】記憶装置の欠陥救済を経済的、かつ高速に行
なう。【構成】欠陥番地記憶レジスタ１０３ー１、１０４ー
１は主記憶領域１０２の欠陥番地を記憶し、切り換え先
番地記憶レジスタ１０３ー２、１０４ー２はこれら欠陥
番地の切り換え先となる予備記憶領域１０５の番地を記
憶する。マッチャー１０７は主記憶領域１０２の番地指
定レジスタ１０６の内容とレジスタ１０３ー１または１
０４ー１の欠陥番地を比較し、一致すると入力データ線
の入力データをアンドゲートを経て、予備記憶領域１０
５の、レジスタ１０３ー２または１０４ー２の切り換え
先番地に書込み、あるいは該切り換え番地の読出しデー
タをアンドゲート１２１〜１２８、オアゲート１７１〜
１７８を経て出力する。制御装置は、欠陥番地と切り換
え先番地の対応表である欠陥番地登録表を持ち、レジス
タ１０３、１０４を書き換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳＲＡＭ及び光
磁気ディスク等を使用したランダムアクセス型半導体記
憶素子やシリアル記憶等の記憶装置の欠陥救済装置に関
する。

【０００２】

【従来の技術】図４は、そのような記憶素子内の欠陥ビ
ット救済手段を有する従来の記憶装置のブロック図であ
る。半導体記憶素子３０１の領域「００」部分、半導体
記憶素子３０２の領域「０１」部分、半導体記憶素子３
０３の領域「１０」部分、半導体記憶素子３０４の領域
「１１」部分にそれぞれ欠陥ビットが存在し、領域「０
０」用の予備領域「０００」、領域「０１」用の予備領
域「００１」、領域「１０」用の予備領域「０１０」お
よび領域「１１」用の予備領域「０１１」を有する予備
記憶素子３０５が設けられている。アンドゲート３１
１、３１３、３１５、３１７、３１９はそれぞれ半導体
記憶素子３０１、３０２、３０３、３０４、予備記憶素
子３０５からの読出しデータＤ_OUT1、Ｄ_OUT2、Ｄ_OUT3、
Ｄ_OUT4、Ｄ_OU _T5の出力を制御するゲートである。アンド
ゲート３１２、３１４、３１６、３１８、３２０はそれ
ぞれ半導体記憶素子３０１、３０２、３０３、３０４、
予備記憶素子３０５への入力データＤ_IN1、Ｄ_IN2，Ｄ
_IN3、Ｄ_IN4、Ｄ_IN5の書込みを制御するゲートであ
る。アドレス情報ＡＤ１、ＡＤ２は素子選択用レジスタ
３２１に記憶された後、デコーダ３２２でデコードされ
る。デコーダ３２２の４本の出力信号線はアンドゲート
３１１と３１２、アンドゲート３１３と３１４、アンド
ゲート３１５と３１６、アンドゲート３１７と３１８に
接続され、デコード結果に応じていずれかの信号線が
“１”になる。予備素子切り換え信号ＰＳは通常は
“０”であり、半導体記憶素子３０１、３０２、３０
３、３０４の欠陥領域にアクセスするとき“１”にな
る。この予備素子切り換え信号ＰＳはアンドゲート３１
９と３２０に入力され、またインバータ３２３で論理が
反転されて、アンドゲート３１１〜３１８に入力され
る。Ｒ／Ｗは読出し／書込み切り換え信号（読出しのと
き“０”、書込みのとき“１”）で、アンドゲート３１
２、３１４、３１６、３１８、３２０に入力されるとと
もに、インバータ３２４で論理が反転されてアンドゲー
ト３１１、３１３、３１５、３１７、３１９に入力され
る。

【０００３】半導体記憶素子３０１〜３０４の欠陥領域
へのアクセス時には予備素子切り換え信号ＰＳによりア
ンドゲート３１１〜３１８が閉じられて、欠陥領域への
入力データＤ_IN1〜Ｄ_IN4の書込みおよび欠陥領域から
の読出しデータＤ_OUT1〜Ｄ_OU _T4の出力が禁止されるとと
もに、アンドゲート３１９、３２０が開かれて予備記憶
素子３０５における対応予備記憶領域への入力データＤ
_IN5の書込みあるいは読出しデータＤ_OUT5の出力が可能
となる。

【０００４】

【発明が解決しようとする課題】上述した従来の記憶装
置では、半導体記憶素子３０１〜３０４を４分割等して
該分割した個々の領域毎に欠陥領域の救済をしているの
で、半導体記憶素子１個の記憶容量が、例えば４０００
語である場合、１０００語単位で救済することになる。
この場合、わずか１語の欠陥でも１０００語単位で救済
することになるので、正常ビットの無駄が多く甚だ不経
済であった。しかも、欠陥ビットを予備記憶素子に切り
換える場合、記憶素子が多数になった時に、周辺の切り
換え金物量が多くなる欠点があった。

【０００５】また、図は省略するが、光磁気ディスク記
憶装置等は、欠陥ビット等があった場合通常エラー訂正
コードで対処するが、欠陥領域が多数あったり、欠陥領
域が大きかった場合等交代処理方式という１セクタ（１
セクタは１０２４バイト）毎、代替領域へ切り換える方
式がとられていた。この場合、欠陥セクタ内の正常ビッ
トも切り換えられ、損失が大であった。

【０００６】本発明の目的は、半導体記憶素子及び光磁
気ディスク内における欠陥の救済を経済的に、かつ高速
に行い得る、記憶装置の欠陥救済装置を提供することに
ある。

【０００７】

【課題を解決するための手段】本発明の、記憶装置の欠
陥救済装置は、単一または複数ビットからなる語から構
成される記憶ブロックを複数有する主記憶領域の番地を
指定する主記憶領域番地指定レジスタと、該主記憶領域
の欠陥番地を番地単位で切り換えて救済する予備記憶領
域と、前記記憶ブロックの欠陥番地および該欠陥番地の
切り換え先となる前記予備記憶領域の番地である切り換
え先番地を記憶する１個以上の切り換え先番地指定レジ
スタと、前記主記憶領域番地指定レジスタの内容が指定
された前記切り換え先番地指定レジスタの内容の一部で
ある欠陥番地と一致するかどうか調べるマッチング手段
と、前記マッチング手段の出力が不一致を示しておれ
ば、前記主記憶領域への入力データを前記主記憶領域へ
書込み、前記マッチング手段の出力が一致を示しておれ
ば、前記主記憶領域への入力データを前記予備記憶領域
の、前記切り換え先番地指定レジスタの内容の他の一部
である切り換え先番地に書込むゲート手段と、前記マッ
チング手段の出力が不一致を示しておれば、前記主記憶
領域の読出しデータを出力し、前記マッチング手段の出
力が一致を示しておれば、前記予備記憶領域の、前記切
り換え先番地指定レジスタの内容の他の一部である切り
換え先番地の読出しデータを出力するゲート手段と、前
記欠陥番地およびそれと対応する切り換え先番地の登録
表を有する記憶領域を持ち、前記主記憶領域のある記憶
ブロックにアクセスのあった時、アクセスの開始時ある
いは情報の連続転送の途中で、前記登録表から主記憶領
域の欠陥番地とそれに対応する前記予備記憶領域の切り
換え先番地を読出し、前記切り換え先番地指定レジスタ
が１個の場合には該欠陥番地と該切り換え先番地を前記
切り換え先番地指定レジスタに書込み、前記主記憶領域
の欠陥番地を前記予備記憶領域に切り換えるのを終了
後、次の欠陥番地とこれに対応する前記予備記憶領域の
切り換え先番地を前記切り換え先番地指定レジスタに書
き換え、前記切り換え先番地指定レジスタが２個以上の
場合にも前記と同様に欠陥番地と切り換え先番地を順次
書き換える制御を行なう制御装置を有する。

【０００８】

【作用】主記憶領域にアクセスがあった時に、欠陥番地
がある毎に切り換え先番地指定レジスタの内容を欠陥番
地毎に順次書き換えるだけで良く、切り換えが連続して
行われ、主記憶領域を予備記憶領域へ瞬時に切り換える
ことができるため、転送が途切れることなく高速転送が
可能となる。また、欠陥領域を番地単位で救済している
ので、記憶ブロック等の複数番地単位でしか救済できな
かった従来装置に比べ、正常ビットの無駄が少なく経済
的になる。また、予備記憶領域への切り換え金物量も比
較的少なくて済む利点がある。さらに、多数欠陥のある
記憶素子でも、素子内で欠陥救済するのでなく、外部回
路で欠陥救済するので、非常に経済的である。

【０００９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１０】図１および図２は、本発明の一実施例の記
憶装置の欠陥救済装置のブロック図である。主記憶領域
１０２はＮ個の記憶ブロック１０２−１〜１０２−Ｎか
ら構成される。各記憶ブロック１０２−１〜１０２−Ｎ
は例えば５１２語で構成され、各語は図示例では、８ビ
ットから成っているとする。各記憶ブロック１０２−１
〜１０２−Ｎ内の１語に対し１番地とする。×印は欠陥
ビットの位置を示し、記憶ブロック１０２−１における
１０１番地の４ビット目、２５１番地の１ビット目と６
ビット目、３００番地の２ビット目と４ビット目と７ビ
ット目に欠陥ビットが存在する場合を示す。１０５は予
備記憶領域であり、３番地の５ビット目に欠陥ビットを
有する。これは、主記憶領域１０２に存在する欠陥ビッ
トを救済する予備記憶領域である。

【００１１】第１の切り換え先番地指定レジスタ１０３
と第２の切り換え先番地指定レジスタ１０４は、主記憶
領域１０２の欠陥番地と予備記憶領域１０５の切り換え
先番地を記憶する。即ち、主記憶領域１０２の欠陥ビッ
トを有する番地に対応する番地と予備記憶領域１０５内
における当該欠陥番地の救済先の予備記憶領域１０５の
番地が各々１番地ずつ書込まれる。図示例では、切り換
え先番地指定レジスタ１０３、１０４の主記憶領域１０
２の欠陥番地記憶レジスタ１０３−１、１０４−１にそ
れぞれ“１０１”、“２５１”が記憶されており、また
予備記憶領域１０５の切り換え先番地記憶レジスタ１０
３−２、１０４−２にそれぞれ“１”、“２”が書込ま
れており、予備記憶領域１０５の番地“１”、“２”が
それぞれ救済先予備記憶領域の番地に指定されている。
なお、切り換え先番地記憶レジスタ１０３−２、１０４
−２から予備記憶領域１０５へのアドレスバスは図示省
略されている。

【００１２】入力データ信号線１８１〜１８８は、アン
ドゲート１３１〜１３８を介して主記憶領域１０２に接
続されるとともに、アンドゲート１４１〜１４８を介し
て予備記憶領域１０５に接続されている。主記憶領域１
０２の出力データは、アンドゲート１１１〜１１８およ
びオアゲート１７１〜１７８を介して出力データ線１９
１〜１９８に接続され、予備記憶領域１０５の出力デー
タはアンドゲート１２１〜１２８およびオアゲート１７
１〜１７８を介して同じく出力データ線１９１〜１９８
に接続されている。

【００１３】制御装置１００はマイクロコンピュータ等
の制御装置であり、その記憶回路に欠陥番地登録表１０
１が記憶されている。この欠陥番地登録表１０１は記憶
ブロック名登録領域１０１−１と記憶ブロック内欠陥番
地登録領域１０１−２と切り換え先予備記憶領域番地登
録領域１０１−３とから構成されている。各記憶ブロッ
ク１０２−１〜１０２−Ｎ内の欠陥番地と予備記憶領域
１０５の切り換え先番地とが一対一に対応するように該
当番地を書込む。欠陥番地登録表１０１は、制御装置１
００により、主記憶領域１０２と予備記憶領域１０５の
各番地の各ビットを公知の方法で主記憶領域１０２と予
備記憶領域１０５を使用前に試験して作成する。即ち、
初期の試験で欠陥ビットが見つかったら欠陥ビットのあ
る番地とその予備記憶領域１０５の切り換え先番地とを
書込む。図示例では、記憶ブロック１０２−１内の欠陥
番地１０１番地に対応して予備記憶領域１０５の１番地
が登録されている。同様に、２５１番地に対応して予備
記憶領域１０５の切り換え先の２番地、３００番地に対
応して予備記憶領域１０５の欠陥ビットのある３番地を
除いて次の４番地等、各記憶ブロック１０２−１〜１０
２−Ｎの欠陥番地登録が行われる。

【００１４】切り換え先番地指定レジスタ１０３、１０
４の内容は、書き換え信号線１１０を介して制御装置１
００の制御のもとに欠陥番地登録表１０１の内容に従っ
て記憶ブロック１０２−１〜１０２−Ｎ内の欠陥番地１
番地毎に切り換え先番地指定レジスタ１０３、１０４を
交互に書き換える。この書き換えは使用する記憶ブロッ
クにアクセスのあった時に、第１の切り換え先番地指定
レジスタ１０３と第２の切り換え先番地指定レジスタ１
０４に１番地ずつ交互に実施される。この動作はダイレ
クトメモリアクセス（ＤＭＡ）等を用いて高速で行え
る。アンドゲート１５１〜１５３、１５４〜１５６は、
切り換え先番地指定レジスタ１０３、１０４に書き換え
信号線１１０の信号を入力するためのアンドゲートであ
り、信号線１０８の信号によって切り換え先番地指定レ
ジスタ１０３または１０４に入力する情報の通過をゲー
ト制御する。アンドゲート１５７〜１５９、１６０〜１
６２は切り換え先番地指定レジスタ１０３、１０４の出
力を、オアゲート１６３〜１６５を通して主記憶領域１
０２の番地指定レジスタ１０６との一致をとるマッチャ
ー１０７（マッチング手段）へ入力するためのアンドゲ
ートであり、信号線１０９の信号によってマッチャー１
０７に入力する情報の通過をゲート制御する。ただし、
アンドゲート１５２〜１５３、１５５〜１５６、１５８
〜１５９、１６１〜１６２、１６４〜１６５の間には、
複数個のアンドゲート、オアゲートがあるが、これらは
省略されている。

【００１５】次に、本実施例の装置の動作概要を説明す
る。ここで、通常の読み書き動作時には、切り換え先番
地指定レジスタ１０３、１０４へ、アクセスの初期に１
０３−１に“１０１”、１０３−２に“１”、１０４−
１に“２５１”、１０４−２に“２”を制御装置２００
から書込む。従って、例えば記憶ブロック１０２−１の
記憶内容を１記憶ブロック分連続して読み出す場合、０
番地〜１００番地、１０２番地〜２５０番地、２５２番
地〜２９９番地、３０１番地〜５１１番地は、切り換え
先番地指定レジスタ１０３、１０４と主記憶領域番地レ
ジスタ１０６とは内容が不一致であり、マッチャー１０
７の出力が“０”となるので記憶ブロック１０２−１の
内容がそのまま出力データ線１９１〜１９８に出力され
る。しかし、１０１番地、２５１番地は主記憶領域１０
２の欠陥番地記憶レジスタ１０３−１、１０４−１の内
容であり、これが主記憶領域１０２の番地指定レジスタ
１０６の出力と一致した時、それぞれ予備記憶領域１０
５の切り換え先番地記憶レジスタ１０３−２、１０４−
２の内容が“１”、“２”であるので主記憶領域１０２
の番地指定レジスタ１０６の出力が“１０１”となった
時、マッチャー１０７の出力は“１”となり、予備記憶
領域１０５の出力が有効となる。従って、１０１番地ア
クセス時には、予備記憶領域１０５の１番地の記憶内容
が出力データ線１９１〜１９８に出力され、２５１番地
アクセス時には、前記と同じように予備記憶領域２番地
の記憶内容が出力データ線１９１〜１９８に出力され
る。

【００１６】ここで、切り換え先番地指定レジスタ１０
３が使用された段階で、切り換え先番地指定レジスタ１
０３には新たに１０３−１に記憶ブロック１０２−１の
欠陥番地３００番地を書き込み、１０３−２に予備記憶
領域１０５の４番地を書込む。そして、記憶ブロック１
０２−１の３００番地のアクセス時には、予備記憶領域
１０５の４番地の記憶内容が出力データ線１９１〜１９
８に出力される。

【００１７】もし、記憶ブロック１０２−１に欠陥番地
が多数あった場合は、切り換え先番地指定レジスタ１０
３と１０４を交互に順次用いる。記憶ブロック１０２−
１への書込み時にも同様に、１０１番地、２５１番地、
３００番地アクセス時のみマッチャー１０７の出力によ
り、アンドゲート１３１〜１３８が閉、アンドゲート１
４１〜１４８が開となり、記憶ブロック１０２−１の欠
陥番地が予備記憶領域１０５へ切り換えられる。他の記
憶ブロック１０２−２〜２０２−Ｎにアクセスのあった
時も同様に制御装置１００の制御下で欠陥番地登録表１
０１の該当する記憶ブロックの登録内容を信号線１０８
に適当な信号を付加することにより、切り換え先番地指
定レジスタ１０３、１０４へ交互に書込み、前述と同様
に欠陥番地を予備記憶領域１０５へ切り換えを行う。

【００１８】このように本実施例の場合、アクセスのあ
った時に、欠陥番地がある毎に切り換え先番地指定レジ
スタ１０３、１０４の内容を欠陥番地毎に交互に書き換
えるだけで良く、切り換えが連続して行われ、主記憶領
域１０２を予備記憶領域１０５へ瞬時に切り換えること
ができるため、転送が途切れることなく高速転送が可能
となる。また、欠陥領域を番地単位で救済しているの
で、記憶ブロック等の複数番地単位でしか救済できなか
った従来装置に比べ、正常ビットの無駄が少なく経済的
になる。また、予備記憶領域１０５への切り換え金物量
も比較的少なくて済む利点がある。さらに、記憶素子内
で欠陥救済する場合、救済できる欠陥ビットの数は限ら
れているが、本装置では多数欠陥のある素子、製造後欠
陥ビットが発生した記憶素子を、素子内で欠陥救済する
のでなく、外部回路で欠陥救済ができ、非常に経済的に
有利な方式といえる。

【００１９】ここで、切り換え先番地指定レジスタの数
は、書込み速度が遅い場合等は３個以上にして順次に切
り換えて使用してもよい。また、切り換え先番地指定レ
ジスタは１つのみの場合でも、リード・モディファイ・
ライトモード動作等のように読み出したら即座に次の情
報を書込む動作を使用すれば、１個のレジスタで行える
ことができる利点がある。

【００２０】さらに、主記憶領域の語が１ビットや２ビ
ット誤り等少ないビット数誤り等を含む時は、予備記憶
領域も語単位だけでなく、語単位と１ビットあるいは２
ビット単位等の複合構成とすれば、予備記憶領域を有効
に活用でき、金物量の節約が可能となる。勿論、その時
は、主記憶領域の語の欠陥ビットの位置は指定できるよ
うにしておく。

【００２１】また、図は省略するが、本実施例のように
予備記憶領域１０５を別個に設けるのではなく、主記憶
領域１０２の各記憶ブロック１０２−１〜１０２−Ｎの
記憶領域中の一部分の番地を予備記憶領域として用い、
主記憶領域１０２に欠陥番地が有った時、その欠陥番地
を主記憶領域１０２中の予備記憶領域へ切り換えること
により、欠陥救済を行える金物を構成することも可能で
ある。但し、主記憶領域１０２の番地指定レジスタ１０
６および切り換え先番地指定レジスタ１０３、１０４お
よびその他周辺回路は、上記のことができるように構成
しておく。本構成によれば、予備記憶領域を別に設ける
必要が無く、金物量が少なくて済む利点がある。

【００２２】また、本発明は、光磁気ディスクのような
データがシリアルに記録されている記憶装置にも応用で
きる。例えば図３に示すように、２０１を光磁気ディス
ク基板とする。２０２をデータトラックとする。このデ
ータトラック２０２は、●印を“１”、○印を“０”と
すると、２０３のようにシリアルに“１”、“０”の情
報が記録されている。このシリアルなトラックデータも
２０４のようにデータを折り返して考えれば、番地をバ
イト単位の８ビットの語とみなすことができる。このた
め、２０４に示すような形に変形したとすれば一見シリ
アルに記録する記憶も複数ビットの語からなる単位と同
様な考え方ができる。ここで、前記実施例で示す１記憶
ブロックは、光磁気ディスク上の１データトラックとか
１セクタに対応しているとして置き換えれば考えやす
い。

【００２３】さらに、光磁気ディスクのようにシリアル
記憶の場合は、１語当り１ビットで構成されると考えて
も前記実施例で示す同様の方法が応用できる。

【００２４】以上述べてきたように、ＭＯＳＲＡＭ等
ランダム記憶装置や光磁気ディスク等シリアル記憶装置
だけでなく、光ディスクや磁気ディスクのような他の回
転体状の記憶装置にも応用できる利点がある。

【００２５】

【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。

【００２６】（１）請求項１の発明は、主記憶領域の欠
陥領域を番地単位で、切り換え先番地レジスタで指定さ
れた、予備記憶領域の番地に切り換えることにより、従
来例と比べて主記憶領域の欠陥領域を小さい単位で救済
できると同時に、主記憶領域の容量が大となった時等、
切り換え先番地指定レジスタ等の周辺の切り換え回路の
金物量が少なくて済むため経済的であり、かつ欠陥領域
の救済を高速に行なうことができる。

【００２７】（２）請求項２の発明は、主記憶領域の各
記憶ブロック内の一部の領域を予備記憶領域として用い
ることにより、金物量がさらに少なくて済む。

【００２８】（３）請求項３の発明は、予備記憶領域の
一語が、異なるビット数から構成される複数の予備記憶
領域からなることにより、予備記憶領域を有効に活用で
き、金物量の節約が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の記憶装置の欠陥救済装置の
ブロック図である。

【図２】本発明の一実施例の記憶装置の欠陥救済装置の
ブロック図である。

【図３】光磁気ディスクの基板とトラック上のデータの
並べ換えの説明図である。

【図４】従来の欠陥救済装置を示すブロック図である。

【符号の説明】

１００制御装置１０１欠陥番地登録表１０１−１記憶ブロック名登録領域１０１−２記憶ブロック内欠陥番地登録領域１０１−３切り換え先予備記憶領域番地登録領域１０２主記憶領域１０２−１〜１０２−Ｎ記憶ブロック１０３第１の切り換え先番地指定レジスタ１０３−１、１０４−１欠陥番地記憶レジスタ１０４第２の切り換え先番地指定レジスタ１０３−２、１０４−２切り換え先番地記憶レジス
タ１０５予備記憶領域１０６主記憶領域１０２の番地指定レジスタ１０７マッチャー１０８，１０９信号線１１０切り換え先番地指定レジスタ１０３と１０４
の書き換え信号線１１１〜１１８，１２１〜１２８、１３１〜１３８、１
４１〜１４８、１５１〜１６２アンドゲート１６３〜１６５，１７１〜１７８オアゲート１８１〜１８８入力データ信号線１９１〜１９８出力データ信号線２０１光磁気ディスク基板２０２トラック２０３トラック２０２上のデータを直線的に描いた
もので、●印は“１”、○印は“０” ２０４トラック２０２上のデータを８ビット単位に
並べ変えて整理したもの

Claims

【特許請求の範囲】

【請求項１】単一または複数ビットからなる語から構
成される記憶ブロックを複数有する主記憶領域の番地を
指定する主記憶領域番地指定レジスタと、該主記憶領域の欠陥番地を番地単位で切り換えて救済す
る予備記憶領域と、前記記憶ブロックの欠陥番地および該欠陥番地の切り換
え先となる前記予備記憶領域の番地である切り換え先番
地を記憶する１個以上の切り換え先番地指定レジスタ
と、前記主記憶領域番地指定レジスタの内容が指定された前
記切り換え先番地指定レジスタの内容の一部である欠陥
番地と一致するかどうか調べるマッチング手段と、前記マッチング手段の出力が不一致を示しておれば、前
記主記憶領域への入力データを前記主記憶領域へ書込
み、前記マッチング手段の出力が一致を示しておれば、
前記主記憶領域への入力データを前記予備記憶領域の、
前記切り換え先番地指定レジスタの内容の他の一部であ
る切り換え先番地に書込むゲート手段と、前記マッチング手段の出力が不一致を示しておれば、前
記主記憶領域の読出しデータを出力し、前記マッチング
手段の出力が一致を示しておれば、前記予備記憶領域
の、前記切り換え先番地指定レジスタの内容の他の一部
である切り換え先番地の読出しデータを出力するゲート
手段と、前記欠陥番地およびそれと対応する切り換え先番地の登
録表を有する記憶領域を持ち、前記主記憶領域のある記
憶ブロックにアクセスのあった時、アクセスの開始時あ
るいは情報の連続転送の途中で、前記登録表から主記憶
領域の欠陥番地とそれに対応する前記予備記憶領域の切
り換え先番地を読出し、前記切り換え先番地指定レジス
タが１個の場合には該欠陥番地と該切り換え先番地を前
記切り換え先番地指定レジスタに書込み、前記主記憶領
域の欠陥番地を前記予備記憶領域に切り換えるのを終了
後、次の欠陥番地とこれに対応する前記予備記憶領域の
切り換え先番地を前記切り換え先番地指定レジスタに書
き換え、前記切り換え先番地指定レジスタが２個以上の
場合にも前記と同様に欠陥番地と切り換え先番地を順次
書き換える制御を行なう制御装置とを有する、記憶装置
の欠陥救済装置。
【請求項２】前記主記憶領域の各記憶ブロック内の一部
の領域が予備記憶領域として用いられている請求項１記
載の欠陥救済装置。
【請求項３】前記予備記憶領域の一語が、異なるビット
数から構成される複数の予備記憶領域からなる請求項１
記載の欠陥救済装置。